KR20160050084A - 배선 기판 및 이것을 사용한 실장 구조체 - Google Patents

배선 기판 및 이것을 사용한 실장 구조체 Download PDF

Info

Publication number
KR20160050084A
KR20160050084A KR1020167008915A KR20167008915A KR20160050084A KR 20160050084 A KR20160050084 A KR 20160050084A KR 1020167008915 A KR1020167008915 A KR 1020167008915A KR 20167008915 A KR20167008915 A KR 20167008915A KR 20160050084 A KR20160050084 A KR 20160050084A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
resin
frame body
inorganic insulating
Prior art date
Application number
KR1020167008915A
Other languages
English (en)
Other versions
KR101835452B1 (ko
Inventor
카츠라 하야시
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20160050084A publication Critical patent/KR20160050084A/ko
Application granted granted Critical
Publication of KR101835452B1 publication Critical patent/KR101835452B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(과제) 전기적 신뢰성이 우수한 배선 기판 및 이것을 사용한 실장 구조체를 제공한다.
(해결 수단) 본 발명의 일형태에 있어서의 배선 기판(3)은 절연층(7)과, 절연층 상에 배치된 프레임체(6)를 구비하고, 프레임체(6)는 관통 구멍(P)을 갖고, 절연층(7)은 프레임체(6)측의 일주면에 오목부(33)를 갖고 있고, 평면으로부터 보았을 때에 오목부(33)는 관통 구멍(P)에 위치하는 제 1 부분(34)과, 프레임체(6)에 위치하여 제 1 부분(34)에 연속하는 제 2 부분(35)을 갖고, 제 2 부분(35)에 있어서의 프레임체(6)와 절연층(7) 사이에 공극(36)을 갖는다. 그 결과, 전기적 신뢰성이 우수한 배선 기판(3)을 얻을 수 있다.

Description

배선 기판 및 이것을 사용한 실장 구조체{WIRING BOARD AND MOUNTING STRUCTURE USING SAME}
본 발명은 전자 기기(예를 들면, 각종 오디오 비주얼 기기, 가전 기기, 통신 기기, 컴퓨터 기기 및 그 주변 기기)에 사용되는 배선 기판 및 이것을 사용한 실장 구조체에 관한 것이다.
종래, 전자 부품을 배선 기판에 실장해서 이루어지는 실장 구조체가 전자 기기에 사용되고 있다.
예를 들면, 특허문헌 1에는 수지 절연층(절연층) 및 절연층 상에 배치되어 있음과 아울러 두께 방향을 따른 관통 구멍을 갖는 보강재(프레임체)를 구비한 배선 기판이 기재되어 있다. 또한, 특허문헌 1에는 상술한 배선 기판과, 관통 구멍 내에서 절연층 상에 배치된 칩 부품(전자 부품)과, 전자 부품과 절연층의 일주면 상에 배치된 언더필재(수지 부재)를 구비한 실장 구조체가 기재되어 있다.
일본 특허공개 2010-283043호 공보
그런데, 전자 부품의 실장시나 사용시에 실장 구조체에 열이 가해지면 절연층과 프레임체의 열팽창률의 차이에 기인해서 절연층과 프레임체 사이에 응력이 가해져 절연층과 프레임체가 박리되는 경우가 있다. 여기에서, 절연층과 프레임체 사이에 복수의 도전층이 형성되어 있을 경우에는 박리된 개소에 있어서 이온 마이그레이션이 발생하기 쉬워진다. 그 결과, 도전층끼리가 단락되기 쉬워져 배선 기판의 전기적 신뢰성이 저하되기 쉽다.
본 발명은 전기적 신뢰성이 우수한 배선 기판 및 이것을 사용한 실장 구조체를 제공하는 것을 목적으로 하는 것이다.
본 발명의 배선 기판은 절연층과, 상기 절연층 상에 배치된 프레임체를 구비하고, 상기 프레임체는 관통 구멍을 갖고, 상기 절연층은 상기 프레임체측의 일주면에 오목부를 갖고 있고, 평면으로부터 보았을 때에 상기 오목부는 상기 관통 구멍에 위치하는 제 1 부분과, 상기 프레임체에 위치하여 상기 제 1 부분에 연속하는 제 2 부분을 갖고, 상기 제 2 부분에 있어서의 상기 프레임체와 상기 절연층 사이에 공극을 갖는 것을 특징으로 한다.
본 발명의 실장 구조체는 상술한 배선 기판과, 상기 관통 구멍 내에 있어서의 상기 절연층 상에 배치된 전자 부품과, 상기 제 1 부분에 배치되어 일부가 상기 공극에 넣어진 수지 부재를 구비한 것을 특징으로 한다.
(발명의 효과)
본 발명의 배선 기판에 의하면 제 2 부분에 있어서의 프레임체와 절연층 사이에 공극을 갖기 때문에 이 공극에 수지 부재가 넣어져 옴으로써 프레임체와 절연층의 박리를 저감할 수 있어 전기적 신뢰성이 우수한 배선 기판을 얻을 수 있다.
본 발명의 실장 구조체에 의하면 상술한 배선 기판을 구비하고 있음과 아울러 수지 부재의 일부가 프레임체와 절연층 사이의 공극에 넣어져 있기 때문에 전기적 신뢰성이 우수한 실장 구조체를 얻을 수 있다.
도 1은 본 발명의 일실시형태에 있어서의 실장 구조체를 두께 방향으로 절단한 단면도이다.
도 2는 도 1의 배선 기판의 평면도이다.
도 3(a)는 도 1의 R1 부분의 확대도이며, 도 3(b)는 도 3(a)의 R3 부분의 확대도이다.
도 4는 도 1의 R2 부분의 확대도이다.
도 5(a)~도 5(c)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이며, 도 5(d)는 도 5(c)의 슬러리의 부분 확대도이다.
도 6(a)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이며, 도 6(b)는 도 6(a)의 분말층의 부분 확대도이며, 도 6(c)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이며, 도 6(d)는 도 6(c)의 무기 절연층의 부분 확대도이다.
도 7(a)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이며, 도 7(b)는 도 7(a)의 무기 절연층의 부분 확대도이다.
도 8(a)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이며, 도 8(b)는 도 8(a)의 무기 절연층의 부분 확대도이다.
도 9(a) 및 도 9(b)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이다.
도 10(a) 및 도 10(b)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이다.
도 11(a)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이며, 도 11(b)는 도 11(a)의 R4 부분의 확대도이다.
도 12(a)는 도 1에 나타내는 실장 구조체의 제조 공정을 설명하는 단면도이며, 도 12(b)는 도 12(a)의 R5 부분의 확대도이다.
이하에 본 발명의 일실시형태에 의한 배선 기판을 구비한 실장 구조체를 도면을 참조하면서 상세하게 설명한다.
도 1에 나타낸 실장 구조체(1)는, 예를 들면 각종 오디오 비주얼 기기, 가전기기, 통신 기기, 컴퓨터 장치 또는 그 주변 기기 등의 전자 기기에 사용된다. 이 실장 구조체(1)는 전자 부품(2)과, 전자 부품(2)이 실장된 배선 기판(3)을 포함하고 있다.
전자 부품(2)은, 예를 들면 IC, LSI, CCD 또는 CMOS 등의 반도체 소자, SAW 디바이스 또는 MEMS 디바이스 등이다. 이 전자 부품(2)은 배선 기판(3)에 땜납 등의 도전 재료로 이루어지는 범프(4)를 통해 플립 칩 실장되어 있다.
배선 기판(3)은 기판(5)과, 기판(5) 상에 배치되어 두께 방향(Z방향)으로 관통한 관통 구멍(P)을 갖는 프레임체(6)를 갖는다. 이 배선 기판(3)은 마더 보드 등의 외부 회로 기판(도시 생략)에 실장된다.
기판(5)은 전자 부품(2)을 구동 또는 제어하기 위한 전원이나 신호를 외부 회로 기판으로부터 전자 부품(2)으로 공급하는 기능을 갖는다. 이 기판(5)은 복수의 절연층(7)과, 절연층(7)의 양쪽 주면 각각에 배치되어 절연층(7)의 두께 방향 또는 주면 방향(XY 평면 방향)으로 서로 멀어진 복수의 도전층(8)과, 절연층(7)을 두께 방향으로 관통하고, 도전층(8)에 전기적으로 접속한 복수의 비아 도체(9)를 구비하고 있다. 절연층(7)의 내부에는 도전층(8)이 배치되어 있지 않다. 비아 도체(9)는 절연층(7)을 통해 두께 방향으로 멀어진 2개의 도전층(8)을 전기적으로 접속하고 있다. 본 실시형태에 있어서 기판(5)은 코어 기판을 갖고 있지 않은 코어리스 기판이며, 절연층(7)은 2층이며, 도전층(8)은 3층이다. 또한, 절연층(7) 및 도전층(8)은 몇층이어도 상관없다. 프레임체(6)는 절연층(7)의 두께 방향을 따른 관통 구멍(P)을 갖고 구성되어 있다.
절연층(7)은 두께 방향 또는 주면 방향으로 멀어진 도전층(8)끼리의 절연 부재나 주면 방향으로 멀어진 비아 도체(9)끼리의 절연 부재로서 기능한다. 이 절연층(7)은 제 1 수지층(10)과, 제 1 수지층(10)의 전자 부품(2)과는 반대측에 배치된 무기 절연층(11)과, 무기 절연층(11)의 제 1 수지층(10)과는 반대측에 배치된 제 2 수지층(12)을 갖는다.
제 1 수지층(10)은 다른 절연층(7) 또는 프레임체(6)와 접착하기 위한 접착 부재로서 기능한다. 제 1 수지층(10)은 도 3(a)에 나타내는 바와 같이 제 1 수지(13)와 제 1 수지(13) 중에 분산된 복수의 제 1 필러 입자(14)를 포함하고 있다. 제 1 수지층(10)의 두께는, 예를 들면 3㎛ 이상 30㎛ 이하이다. 제 1 수지층(10)의 영률은, 예를 들면 0.2㎬ 이상 20㎬ 이하이다. 제 1 수지층(10)의 각 방향으로의 열팽창률은, 예를 들면 20ppm/℃ 이상 50ppm/℃ 이하이다.
또한, 제 1 수지층(10)의 영률은 MTS Systems Corporation제 Nano Indenter XP를 사용해서 ISO14577-1:2002에 준한 방법에 의해 측정된다. 또한, 제 1 수지층(10)의 열팽창률은 시판된 TMA(Thermo-Mechanical Analysis) 장치를 사용해서 JIS K7197-1991에 준한 측정 방법에 의해 측정된다. 이하, 각 부재의 영률 및 열팽창률은 제 1 수지층(10)과 마찬가지로 측정된다.
제 1 수지(13)는 제 1 수지층(10)의 주요부이며, 접착 부재로서 기능한다. 이 제 1 수지층(13)은, 예를 들면 에폭시 수지, 비스말레이미드트리아진 수지, 시아네이트 수지 또는 폴리이미드 수지 등의 수지 재료로 이루어지고, 그 중에서도 에폭시 수지로 이루어지는 것이 바람직하다.
제 1 필러 입자(14)는 제 1 수지층(10)을 저열 팽창률이며, 또한 고강성으로 한다. 제 1 필러 입자(14)는, 예를 들면 산화 규소, 산화 알루미늄, 질화 알루미늄, 수산화 알루미늄 또는 탄산 칼슘 등의 무기 절연 재료로 이루어지고, 그 중에서도 산화 규소로 이루어지는 것이 바람직하다. 제 1 필러 입자(14)의 입자 지름은, 예를 들면 0.5㎛ 이상 5㎛ 이하이다. 제 1 수지층(10)에 있어서의 제 1 필러 입자(14)의 함유 비율은, 예를 들면 3체적% 이상 60체적% 이하이다.
또한, 제 1 필러 입자(14)의 입자 지름은, 배선 기판(3)의 두께 방향으로의 단면에 있어서 각 입자의 입자 지름을 산출함으로써 측정할 수 있다. 또한, 제 1 수지층(10)에 있어서의 제 1 필러 입자(14)의 함유 비율은 배선 기판(3)의 두께 방향으로의 단면에 있어서 제 1 수지층(10)에 있어서 제 1 필러 입자(14)가 차지하는 면적의 비율을 함유 비율(체적%)로 간주함으로써 측정할 수 있다. 이하, 각 입자의 입자 지름 및 함유 비율은 제 1 필러 입자(14)와 마찬가지로 측정된다.
무기 절연층(11)은 제 1 수지층(10) 및 제 2 수지층(12)보다 영률이 크고, 또한 열팽창률이 작은 점에서 전자 부품(2)과 배선 기판(3)의 열팽창률의 차를 저감하는 것이다. 이것에 의해 전자 부품(2)의 실장시나 작동시에 실장 구조체(1)에 열이 가해졌을 때에 전자 부품(2)과 배선 기판(3)의 열팽창률의 차이에 기인한 휨을 억제할 수 있다. 따라서, 이 휨에 기인한 전자 부품(2)과 배선 기판(3)의 접속부의 파괴를 억제하여 전자 부품(2)과 배선 기판(3)의 접속 신뢰성을 높일 수 있다.
무기 절연층(11)은 도 3(a) 및 도 3(b)에 나타내는 바와 같이 일부가 서로 접속한 복수의 무기 절연 입자(15)와, 무기 절연 입자(15)끼리의 간극(16)의 일부에 배치된 수지부(17)를 포함한다. 또한, 무기 절연층(11)은 무기 절연 입자(15)끼리가 서로 접속함으로써 삼차원 망눈형상 구조인 다공질체를 이루고 있다. 복수의 무기 절연 입자(15)끼리의 접속부는 수축형상이며, 네크 구조를 이루고 있다. 무기 절연층(11)의 두께는, 예를 들면 3㎛ 이상 30㎛ 이하이다. 무기 절연층(11)의 영률은, 예를 들면 10㎬ 이상 50㎬ 이하이다. 또한, 무기 절연층(11)의 각 방향으로의 열팽창률은 예를 들면 0ppm/℃ 이상 10ppm/℃ 이하이다.
복수의 무기 절연 입자(15)는 일부가 서로 접속하고 있는 점에서 서로 구속해서 유동하지 않기 때문에 무기 절연층(11)의 영률을 높임과 아울러 각 방향의 열팽창률을 저감하는 것이다. 이 무기 절연 입자(15)는 일부가 서로 접속한 복수의 제 1 무기 절연 입자(18)와, 제 1 무기 절연 입자(18)보다 평균 입자 지름이 크고, 일부가 제 1 무기 절연 입자(18)와 접속되어 있음과 아울러 제 1 무기 절연 입자(18)를 사이에 두고 서로 멀어진 복수의 제 2 무기 절연 입자(19)를 포함하고 있다.
제 1 무기 절연 입자(18)는 무기 절연층(11)에 있어서 접속 부재로서 기능한다. 또한, 제 1 무기 절연 입자(18)는 입자 지름이 작은 점에서 후술하는 바와 같이 강고하게 접속되기 때문에 무기 절연층(11)을 저열 팽창률이며, 또한 고영률로 할 수 있다. 이 제 1 무기 절연 입자(18)는, 예를 들면 산화 규소, 산화 지르코늄, 산화 알루미늄, 산화 붕소, 산화 마그네슘 또는 산화 칼슘 등의 무기 절연 재료로 이루어지고, 그 중에서도 저열 팽창률이며, 또한 저유전 정접의 관점으로부터 산화 규소로 이루어지는 것이 바람직하다. 이 산화 규소는 결정 구조에 기인한 열팽창률의 이방성을 저감하기 위해서 아모르퍼스(비정질) 상태인 것이 바람직하다. 제 1 무기 절연 입자(18)에 있어서의 산화 규소의 함유 비율은, 예를 들면 99.9질량% 이상 100질량% 이하이다. 제 1 무기 절연 입자(18)는, 예를 들면 구형상이다. 제 1 무기 절연 입자(18)의 입자 지름은, 예를 들면 3㎚ 이상 110㎚ 이하이다.
제 2 무기 절연 입자(19)는 제 1 무기 절연 입자(18)보다 입자 지름이 큰 점에서 무기 절연층(11)에 발생한 크랙의 신장을 억제하는 것이다. 제 2 무기 절연 입자(19)는, 예를 들면 제 1 무기 절연 입자(18)와 마찬가지의 재료, 특성을 갖는다. 제 2 무기 절연 입자(19)는, 예를 들면 구형상이다. 제 2 무기 절연 입자(19)의 입자 지름은, 예를 들면 0.5㎛ 이상 5㎛ 이하이다.
무기 절연층(11)은 간극(16)을 갖고 있고, 이 간극(16)은 열린 기공이며, 무기 절연층(11)의 일주면 및 타주면에 개구를 갖는다. 또한, 일부가 서로 접속한 복수의 무기 절연 입자(15)가 다공질체를 이루고 있기 때문에 간극(16)의 적어도 일부는 무기 절연층(11)의 두께 방향으로의 단면에 있어서 무기 절연 입자(15)에 둘러싸여 있다.
수지부(17)는 무기 절연 재료보다 탄성 변형되기 쉬운 수지 재료로 이루어지기 때문에 무기 절연층(11)에 가해진 응력을 저감하여 무기 절연층(11)에 있어서의 크랙의 발생을 억제하는 것이다. 본 실시형태의 수지부(17)는 간극(16)에 넣어진 제 1 수지층(10)을 구성하는 제 1 수지(13)의 일부이다. 그 결과, 무기 절연층(11)과 제 1 수지층(10)의 접착 강도를 높일 수 있다.
제 2 수지층(12)은 두께 및 영률이 제 1 수지층(10)보다 작은 점에서 무기 절연층(11)과 도전층(8) 사이의 열응력을 완화하는 기능을 갖는다. 제 2 수지층(12)의 두께는, 예를 들면 0.1㎛ 이상 5㎛ 이하이다. 제 2 수지층(12)의 영률은, 예를 들면 0.05㎬ 이상 5㎬ 이하이다. 제 2 수지층(12)의 각 방향으로의 열팽창률은, 예를 들면 20ppm/℃ 이상 100ppm/℃ 이하이다.
제 2 수지층(12)은 도 3(a)에 나타내는 바와 같이 제 2 수지(20) 및 제 2 수지(20) 중에 분산된 복수의 제 2 필러 입자(21)를 포함하고 있다. 제 2 수지층(12)에 있어서의 제 2 필러 입자(21)의 함유 비율은, 예를 들면 0.05체적% 이상 10체적% 이하이다.
제 2 수지(20)는, 예를 들면 제 1 수지(13)와 마찬가지의 재료, 특성을 갖는다. 제 2 필러 입자(21)는, 예를 들면 제 1 필러 입자(14)와 마찬가지의 재료, 특성을 갖는다. 제 2 필러 입자(21)는, 예를 들면 구형상이며, 제 2 필러 입자(21)의 입자 지름은, 예를 들면 0.05㎛ 이상 0.7㎛ 이하이다.
도전층(8)은 접지용 배선, 전력 공급용 배선 또는 신호용 배선 등의 배선으로서 기능한다. 도전층(8)은, 예를 들면 구리, 은, 금, 알루미늄, 니켈 또는 크롬 등의 도전 재료로 이루어진다. 도전층(8)의 두께는, 예를 들면 3㎛ 이상 20㎛ 이하이다. 도전층(8)의 각 방향으로의 열팽창률은, 예를 들면 14ppm/℃ 이상 18ppm/℃ 이하이다. 또한, 도전층(8)의 영률은, 예를 들면 70㎬ 이상 150㎬ 이하이다.
여기에서, 도 1에 나타내는 바와 같이 편의상 복수의 절연층(7) 중 전자 부품(2)측의 최외층에 배치된 절연층(7)을 제 1 절연층(22)으로 한다.
도전층(8)은 제 1 절연층(22)의 전자 부품(2)측의 일주면에 있어서 프레임체(6)의 관통 구멍(P) 내에 노출된 복수의 패드(23)와, 제 1 절연층(22)의 일주면과 프레임체(6) 사이에 배치되었거나 또는 복수의 절연층(7) 중 제 1 절연층(22) 이외의 절연층(7)의 양쪽 주면에 배치된 접속 도체(24)를 포함하고 있다.
패드(23)는 범프(4)를 통해 전자 부품(2)에 전기적으로 접속되는 단자로서 기능한다. 패드(23)는 니켈로 이루어지는 것이 바람직하다. 그 결과, 패드(23)의 니켈과 범프(4)의 땜납이 취약한 금속간 화합물을 형성하기 어렵기 때문에 패드(23)와 범프(4)의 접속 강도를 높일 수 있다. 복수의 패드(23) 각각에는 비아 도체(9)가 전기적으로 접속되어 있다. 패드(23)는, 예를 들면 원판형상이다. 패드(23)의 폭(직경)은, 예를 들면 30㎛ 이상 150㎛ 이하이다. 또한, 배선 기판(3)에 전자 부품(2)을 실장하기 전에는 패드(23)의 표면에 금으로 이루어지는 도금막이 형성되어 있어도 상관없다. 배선 기판(3)에 전자 부품(2)을 실장할 때에 도금막의 금이 범프(4) 내에 확산되기 때문에 도금막이 소실된다.
접속 도체(24)는 두께 방향 또는 평면 방향을 따라 서로 멀어진 비아 도체(9) 끼리를 전기적으로 접속하는 기능을 갖는다. 접속 도체(24)는, 예를 들면 패드(23)와 다른 도전 재료로 이루어진다. 접속 도체(24)는 구리로 이루어지는 것이 바람직하다. 그 결과, 접속 도체(24)의 도전율을 높여 접속 도체(24)에 있어서의 신호 전송 특성을 높일 수 있다. 접속 도체(24)는, 예를 들면 비아 도체(9)가 전기적으로 접속된 원판형상인 복수의 랜드와, 복수의 랜드끼리를 서로 접속한 가늘고 긴 형상인 복수의 배선 도체를 포함하고 있다.
비아 도체(9)는 도전층(8)과 함께 배선으로서 기능한다. 비아 도체(9)는, 예를 들면 도전층(8)과 마찬가지의 재료, 특성을 갖는다. 비아 도체(9)는 절연층(7)을 두께 방향으로 관통하는 비아 구멍(V) 내에 배치되어 있다. 본 실시형태의 비아 도체(9)는 비아 구멍(V) 내에 충전되어 있다. 비아 구멍(V)은 전자 부품(2)과는 반대측으로부터 전자 부품(2)측을 향해서 폭이 작은 테이퍼형상이다. 비아 도체(9)의 전자 부품(2)측의 단부의 폭(직경)은, 예를 들면 10㎛ 이상 100㎛ 이하이다. 비아 도체(9)의 전자 부품(2)과는 반대측의 단부의 폭(직경)은, 예를 들면 12㎛ 이상 120㎛ 이하이다.
프레임체(6)는 기판(5)보다 강성이 높기 때문에 기판(5)의 일주면에 접착함으로써 기판(5)의 휨을 억제하는 보강 부재로서 기능한다. 또한, 프레임체(6)의 기판(5)과는 반대측의 일주면에는 실장 부품(도시 생략)이 실장된다. 실장 부품은 전자 부품(2) 및 배선 기판(3)과 함께 실장 구조체(1)를 구성한다. 실장 부품은, 예를 들면 전자 부품(2)과 마찬가지의 구성을 갖는다.
프레임체(6)는 기판(5)의 일주면에 접착한 코어 기판(25)과, 코어 기판(25)의 기판(5)은 반대측에 배치된 빌드업층(26)을 포함하고 있다. 프레임체(6)의 관통 구멍(P)은 코어 기판(25)의 관통 구멍과, 빌드업층(26)의 관통 구멍이 연통해서 구성되어 있다.
코어 기판(25)은 기판(5)의 강성을 높이는 것이다. 이 코어 기판(25)은 기체(27)와, 기체(27)를 두께 방향으로 관통한 스루 홀 내에 배치된 통형상의 스루 홀 도체(28)와, 스루 홀 도체(28)에 둘러싸인 기둥형상의 절연체(29)를 포함하고 있다. 기체(27)는, 예를 들면 에폭시 수지 등의 수지와, 수지에 피복된 유리 클로스 등의 기재와, 수지 중에 분산된 산화 규소 등으로 이루어지는 필러 입자를 포함하고 있다. 스루 홀 도체(28)는 기판(5)의 도전층(8)에 전기적으로 접속되어 있고, 예를 들면 도전층(8)과 마찬가지의 재료, 특성을 갖는다. 절연체(29)는, 예를 들면 에폭시 수지 등의 수지를 포함하고 있다.
빌드업층(26)은 기판(5)과 마찬가지의 구성을 가짐과 아울러 코어 기판(25)의 기판(5)과는 반대측에 배치되어 있다. 그 결과, 배선 기판(3)에 열이 가해졌을 때에 코어 기판(25)과 빌드업층(26) 사이에 가해지는 열응력이 코어 기판(25)과 기판(5) 사이에 가해지는 열응력과 반대 방향으로 작용하기 때문에 배선 기판(3)의 휨을 억제할 수 있다. 빌드업층(26)은 기판(5)과 마찬가지로 절연층(7), 도전층(8) 및 비아 도체(9)를 포함하고 있다. 빌드업층(26)의 도전층(8) 및 비아 도체(9)는 실장 부품과 스루 홀 도체(28)를 전기적으로 접속함으로써 실장 부품과 외부 회로 기판 또는 전자 부품(2) 사이에서 전원 또는 신호를 전송하는 배선으로서 기능한다.
관통 구멍(P)은 도 1 및 도 2에 나타내는 바와 같이 배선 기판(3)의 기판(5)과는 반대측의 일주면에 개구되어 있다. 또한, 관통 구멍(P) 내에는 제 1 절연층(22)의 일주면에 패드(23)가 노출되어 있다. 이 관통 구멍(P) 내에는 전자 부품(2) 및 수지 부재(30)가 배치되어 있다. 본 실시형태의 관통 구멍(P)은 도 2에 나타내는 바와 같이 사각기둥형상이다. 관통 구멍(P)의 평면으로부터 보았을 때에 있어서의 세로 방향(Y방향) 및 가로 방향(X방향)의 길이는, 예를 들면 1㎜ 이상 30㎜ 이하이다. 또한, 관통 구멍(P)은 기둥형상이면 좋고, 평면으로부터 보았을 때에 원기둥형상이나 다각기둥형상이어도 상관없다.
수지 부재(30)는 전자 부품(2)을 피복하고 있음과 아울러 전자 부품(2)과 제 1 절연층(22)의 일주면 사이에 배치되어 있다. 이 수지 부재(30)는 전자 부품(2), 배선 기판(3) 및 실장 부품과 함께 실장 구조체(1)를 구성한다. 수지 부재(30)는, 예를 들면 제 3 수지(31) 및 제 3 수지(31) 중에 분산된 복수의 제 3 필러 입자(32)를 포함하고 있다. 수지 부재(30)에 있어서의 제 3 필러 입자(32)의 함유 비율은, 예를 들면 30체적% 이상 70체적% 이하이다. 제 3 수지(31)는, 예를 들면 제 1 수지(13)와 마찬가지의 재료로 이루어진다. 제 3 필러 입자(32)는, 예를 들면 제 1 필러 입자(14)와 마찬가지의 재료로 이루어진다.
그런데, 전자 부품(2)의 실장시나 사용시에 실장 구조체(1)에 열이 가해지면 제 1 절연층(22)과 프레임체(6)의 열팽창률의 차이에 기인해서 제 1 절연층(22)과 프레임체(6) 사이에 응력이 가해지는 경우가 있다.
한편, 본 실시형태에 있어서 도 1 및 도 4에 나타내는 바와 같이 배선 기판(3)은 제 1 절연층(22)(절연층(7))과, 제 1 절연층(22)의 두께 방향을 따른 관통 구멍(P)을 갖는 프레임체(6)를 구비한다. 제 1 절연층(22)은 프레임체(6)측의 일주면에 오목부(33)를 갖고 있다. 오목부(33)는 평면으로부터 보았을 때에 관통 구멍(P)에 위치하는 제 1 부분(34)과, 프레임체(6)에 위치하고, 제 1 부분(34)에 연속하는 제 2 부분(35)을 갖고 있다. 환언하면, 관통 구멍(P)에 연결된 제 1 부분(34)과, 제 1 부분(34)에 연결됨과 아울러 제 1 절연층(22)과 프레임체(6) 사이에 배치된 제 2 부분(35)을 갖는다. 더 환언하면 제 1 부분(34)은 관통 구멍(P) 내에 노출되어 있고, 제 2 부분(35)은 프레임체(6)의 제 1 절연층(22)측에 위치하고, 관통 구멍(P) 내에 노출되어 있지 않다.
즉, 제 1 절연층(22)의 오목부(33) 이외의 볼록부에 프레임체(6)가 배치되고, 제 2 부분(35)에 있어서의 프레임체(6)의 제 1 절연층(22)측의 면과, 제 1 절연층(22)의 면 사이에는 공극(36)을 갖고 있다. 환언하면 제 2 부분(35)은 제 1 부분(34)에 개구된 공극(36)을 갖고 있다.
이것에 의해 전자 부품(2)과 제 1 절연층(22)의 일주면 사이에 배치되는 수지 부재(30)의 일부가 공극(36)에 넣어진다. 이 때문에, 수지 부재(30)가 제 1 절연층(22) 및 프레임체(6)에 접착됨으로써 수지 부재(30)가 제 1 절연층(22)과 프레임체(6)를 접착하기 때문에 제 1 절연층(22)과 프레임체(6)의 접착 강도를 높일 수 있다. 따라서, 제 1 절연층(22)과 프레임체(6)의 박리를 저감하여 전기적 신뢰성이 우수한 배선 기판(3)을 얻을 수 있다.
또한, 배선 기판(3)에 전자 부품(2)을 실장하기 전에는 제 1 부분(34) 및 공극(36)은 공간으로 되어 있지만, 배선 기판(3)에 전자 부품(2)을 실장한 후에는 제 1 부분(34) 및 공극(36)에는 수지 부재(30)의 일부가 배치되어 있다.
본 실시형태의 오목부(33)는 도 1 및 도 2에 나타내는 바와 같이 사각기둥형상이다. 오목부(33)의 평면으로부터 보았을 때에 있어서의 세로 방향(Y방향) 및 가로 방향(X방향)의 길이는, 예를 들면 1㎜ 이상 30㎜ 이하이다. 오목부(33)의 깊이(Z방향)는, 예를 들면 3㎛ 이상 20㎛ 이하이다. 제 2 부분(35)의 폭(제 1 부분(34)과의 경계와 오목부(33)의 오목부 측면(33a) 사이의 길이)은, 예를 들면 0.1㎜ 이상 2㎜ 이하이다. 공극(36)의 폭(제 1 부분(34)과의 경계와 후술하는 금속 부재(37)의 측면 사이의 길이)은, 예를 들면 0.01㎜ 이상 0.2㎜ 이하이다. 또한, 오목부(33)는 기둥형상이면 좋고, 원기둥형상이나 다각기둥형상이어도 상관없다.
본 실시형태에 있어서, 도 2에 나타내는 바와 같이 제 2 부분(35)은 관통 구멍(P)의 둘레 방향(XY 평면 방향)을 따라 제 1 부분(34)을 둘러싸고 있고, 공극(36)은 제 1 부분(34)을 둘러싸고 있다. 그 결과, 제 1 부분(34)의 외주 전체에 걸쳐서 제 1 절연층(22)과 프레임체(6)의 접착 강도를 높일 수 있기 때문에 제 1 절연층(22)과 프레임체(6)의 박리를 보다 저감할 수 있다.
본 실시형태에 있어서, 도 1, 도 2 및 도 4에 나타내는 바와 같이 배선 기판(3)은 공극(36)의 일부이며, 제 1 절연층(22)의 오목부 측면(33a)에 접해서 배치된 금속 부재(37)를 더 구비하고 있다. 환언하면, 제 2 부분(35)의 공극(36)과 제 2 부분(35)에 있어서의 제 1 절연층(22)의 오목부 측면(33a) 사이에 배치된 금속 부재(37)를 더 구비하고 있다. 그 결과, 강성이 높은 금속 부재(37)에 의해 기판(5)을 보강해서 기판(5)의 휨 또는 변형을 저감할 수 있다. 따라서, 기판(5)에 있어서의 도전층(8)의 단선을 저감하여 배선 기판(3)의 전기적 신뢰성을 높일 수 있다. 이 경우, 공극(36)은 금속 부재(37), 프레임체(6), 제 1 절연층(22)으로 구성되어 있다.
본 실시형태의 금속 부재(37)는 구리로 이루어진다. 그 결과, 금속 부재(37)의 강성을 높여 기판(5)을 보강할 수 있다. 또한, 금속 부재(37)의 열전도율을 높여 전자 부품(2)이 발하는 열을 배선 기판(3)의 외부로 방출할 수 있다. 또한, 금속 부재(37)에 의해 전자 노이즈의 확산을 저감할 수 있다. 금속 부재(37)의 두께(Z방향)는, 예를 들면 3㎛ 이상 20㎛ 이하이다. 금속 부재(37)의 폭(금속 부재(37)에 있어서의 공극(36)측의 측면과 그 반대측의 측면 사이의 길이)은, 예를 들면 0.1㎜ 이상 3㎜ 이하이다.
본 실시형태에 있어서, 도 2에 나타내는 바와 같이 금속 부재(37)는 관통 구멍(P)의 둘레 방향을 따라 제 1 부분(34)을 둘러싸고 있다. 그 결과, 강성이 높은 금속 부재(37)가 기판(5)의 보강 프레임으로서 기능하기 때문에 기판(5)의 휨 또는 변형을 저감할 수 있다.
본 실시형태에 있어서, 도 4에 나타내는 바와 같이 금속 부재(37)는 공극(36)측의 측면에 함몰부(38)를 갖는다. 그 결과, 제 1 절연층(22)과 프레임체(6) 사이에 가해지는 응력이 강성이 높은 금속 부재(37)의 함몰부(38)에 집중되기 쉬워지기 때문에 제 1 절연층(22)과 프레임체(6)의 박리를 저감할 수 있다. 또한, 함몰부(38)에 수지 부재(30)가 넣어지기 때문에 앵커 효과에 의해 금속 부재(37)와 수지 부재(30)의 접착 강도를 높일 수 있다. 따라서, 제 1 절연층(22)과 프레임체(6)의 박리를 저감할 수 있다. 함몰부(38)의 깊이(XY 평면 방향)는, 예를 들면 5㎛ 이상 300㎛ 이하이다. 함몰부(38)의 폭(Z방향)은, 예를 들면 3㎛ 이상 25㎛ 이하이다.
본 실시형태에 있어서, 함몰부(38)는 금속 부재(37)의 공극(36)측의 측면에 있어서, 프레임체(6)측의 일단부로부터 프레임체(6)와는 반대측의 타단부에 걸쳐서 형성되어 있다. 그 결과, 제 1 절연층(22)과 프레임체(6) 사이에 가해지는 응력이 강성이 높은 금속 부재(37)의 함몰부(38)에 의해 집중되기 쉬워진다. 또한, 함몰부(38)에 의한 앵커 효과를 높여 금속 부재(37)와 수지 부재(30)의 접착 강도를 보다 높일 수 있다.
본 실시형태에 있어서, 함몰부(38)는 오목 곡면형상이다. 그 결과, 함몰부(38)에 수지 부재(30)가 넣어지기 쉬워지기 때문에 함몰부(38)에 의한 앵커 효과를 높일 수 있다.
본 실시형태에 있어서, 금속 부재(37)는 프레임체(6)의 제 1 절연층(22)측의 타주면과, 오목부(33)의 오목부 측면(33a) 및 오목부 바닥면에 접하고 있다. 그 결과, 제 1 절연층(22)과 프레임체(6) 사이에 가해지는 응력이 강성이 높은 금속 부재(37)의 함몰부(38)에 의해 집중되기 쉬워진다. 또한, 본 실시형태의 금속 부재(37)는 프레임체(6)의 제 1 절연층(22)측의 타주면과, 오목부(33)의 오목부 측면(33a) 및 오목부 바닥면에 직접 접착되어 있다.
본 실시형태에 있어서, 도 4에 나타내는 바와 같이 프레임체(6)에 있어서의 관통 구멍(P)의 내벽은 제 1 절연층(22)측의 일단부에 관통 구멍(P)의 내부로 돌출된 볼록부(39)를 갖는다. 그 결과, 볼록부(39)에 의한 앵커 효과에 의해 프레임체(6)와 수지 부재(30)의 접착 강도를 높일 수 있다. 따라서, 프레임체(6)와 수지 부재(30)의 박리를 저감하여 프레임체(6)와 제 1 절연층(22)의 박리를 저감할 수 있다. 볼록부(39)의 높이(XY 평면 방향)는, 예를 들면 10㎛ 이상 500㎛ 이하이다. 볼록부(39)의 폭(Z방향)은, 예를 들면 10㎛ 이상 500㎛ 이하이다.
본 실시형태에 있어서, 볼록부(39)의 제 1 절연층(22)은 반대측의 측면(이하, 제 1 측면(39a)이라고 한다)은 오목 곡면형상이다. 그 결과, 관통 구멍(P) 내로의 전자 부품(2)의 실장 또는 관통 구멍(P) 내로의 수지 부재(30)의 주입을 용이하게 행할 수 있어 전자 부품(2)과 배선 기판(3) 사이에 기포가 잔존하기 어려워진다. 그 결과, 전자 부품(2)과 배선 기판(3)의 접속 개소에 있어서 기포에 기인한 이온 마이그레이션의 발생을 저감하여 전기적 신뢰성이 우수한 실장 구조체(1)를 얻을 수 있다.
본 실시형태에 있어서, 볼록부(39)의 제 1 절연층(22)측의 측면(이하, 제 2 측면(39b)이라고 한다)은 평면형상이다. 이 볼록부(39)의 제 2 측면(39b)은 볼록부(39)의 바닥면이라고 할 수도 있다. 그 결과, 공극(36) 내로 수지 부재(30)를 용이하게 충전할 수 있기 때문에 제 1 절연층(22)과 프레임체(6)의 접착 강도를 보다 높일 수 있다.
본 실시형태에 있어서, 수지 부재(30)에 있어서의 제 3 필러 입자(32)의 함유 비율은 제 1 수지층(10)에 있어서의 제 1 필러 입자의 함유 비율보다 크다. 그 결과, 수지 부재(30)의 영률을 높여 수지 부재(30)에 의해 전자 부품(2)을 강고하게 고정할 수 있다. 따라서, 전자 부품(2)과 배선 기판(3)의 접속 개소의 파괴를 저감할 수 있다. 또한, 수지 부재(30)의 열팽창률을 저감하여 수지 부재(30)와 전자 부품(2)의 열팽창률의 차를 저감할 수 있다. 본 실시형태에 있어서, 공극(36)에 넣어진 수지 부재(30)의 일부는 제 3 필러 입자(32)를 포함하고 있다.
본 실시형태에 있어서, 도 1 및 도 3(a)에 나타내는 바와 같이 패드(23)는 오목부(33)의 바닥면에 배치되어 있다. 패드(23)는 오목부(33)에 개구된 비아 구멍(V) 내에 배치되어 있다. 패드(23)의 정상면은 오목부(33)의 바닥면과 동일면을 이루고 있다. 그 결과, 수지 부재(30)를 주입했을 때에 전자 부품(2)과 배선 기판(3) 사이에 기포가 잔존하기 어려워진다. 이 패드(23)는 패드(23)가 배치된 비아 구멍(V) 내의 비아 도체(9)와 전기적으로 접속되어 있다.
이어서, 상술한 실장 구조체(1)의 제조 방법을 도 5~도 12를 참조하면서 설명한다.
(1) 도 5(a)에 나타내는 바와 같이 프레임체(6)의 코어 기판(25)을 제작한다. 구체적으로는, 예를 들면 이하와 같이 행한다.
프리 프레그를 경화시켜서 이루어지는 기체(27)와 기체(27)의 양쪽 주면에 배치된 구리박 등의 금속박으로 이루어지는 적층판을 준비한다. 이어서, 레이저 가공 또는 드릴 가공 등을 사용해서 적층판에 스루 홀을 형성한다. 이어서, 예를 들면 무전해 도금법, 전해 도금법, 증착법 또는 스퍼터링법 등을 사용해서 스루 홀 내에 도전 재료를 피착시켜서 통형상의 스루 홀 도체(28)를 형성한다. 이어서, 스루 홀 도체(28)의 내측에 미경화 수지를 충전해서 경화시킴으로써 절연체(29)를 형성한다. 이어서, 예를 들면 무전해 도금법 및 전해 도금법 등을 사용해서 절연체(29) 상에 구리 등의 도전 재료를 피착시킨 후, 기체(27) 상의 금속박 및 도전 재료를 패터닝해서 도전층(8)을 형성한다. 이 도전층(8)은 오목부(33)에 대응한 금속층(40)을 갖는다.
이상과 같이 해서 코어 기판(25)을 제작할 수 있다.
(2) 도 5(b)~도 7(b)에 나타내는 바와 같이 지지 시트(41)와, 지지 시트(41) 상에 배치된 무기 절연층(11)과, 무기 절연층(11) 상에 배치된 미경화 수지를 포함하는 수지층 전구체(42)를 갖는 적층 시트(43)를 제작한다. 구체적으로는, 예를 들면 이하와 같이 행한다.
우선, 도 5(b)에 나타내는 바와 같이 지지 시트(41) 및 지지 시트(41) 상에 배치된 제 2 수지층(12)을 갖는 수지가 부착된 시트(44)를 준비한다. 이어서, 도 5(c) 및 도 5(d)에 나타내는 바와 같이 무기 절연 입자(15)와 무기 절연 입자(15)가 분산된 용제(45)를 갖는 슬러리(46)를 준비하고, 슬러리(46)를 제 2 수지층(12)의 일주면에 도포한다. 이어서, 도 6(a) 및 도 6(b)에 나타내는 바와 같이 슬러리(46)로부터 용제(45)를 증발시켜서 지지 시트(41) 상에 무기 절연 입자(15)를 잔존시켜서 잔존한 무기 절연 입자(15)로 이루어지는 분말층(47)을 형성한다. 이 분말층(47)에 있어서, 제 1 무기 절연 입자(18)는 근접 개소에서 서로 접촉하고 있다. 이어서, 도 6(c) 및 도 6(d)에 나타내는 바와 같이 분말층(47)을 가열해서 인접하는 제 1 무기 절연 입자(18)끼리를 근접 개소에서 접속시킴으로써 무기 절연층(11)을 형성한다.
이어서, 도 7(a) 및 도 7(b)에 나타내는 바와 같이 제 1 수지(13)가 되는 미경화 수지 및 제 1 필러 입자(14)를 포함하는 수지층 전구체(42)를 무기 절연층(11) 상에 적층하고, 적층된 무기 절연층(11) 및 수지층 전구체(42)를 두께 방향으로 가열 가압함으로써 수지층 전구체(42)의 일부를 간극(16) 내에 충전한다. 이상과 같이 해서 적층 시트(43)를 제작할 수 있다.
본 실시형태에 있어서는 입자 지름이 3㎚ 이상 110㎚ 이하인 복수의 제 1 무기 절연 입자(18) 및 이 제 1 무기 절연 입자(18)가 분산된 용제(45)를 포함하는 슬러리(46)를 지지 시트(41) 상에 도포하고 있다. 그 결과, 제 1 무기 절연 입자(18)의 입자 지름이 3㎚ 이상 110㎚ 이하인 점에서 저온 조건 하에 있어서도 복수의 제 1 무기 절연 입자(18)의 일부를 서로 강고하게 접속할 수 있다. 이것은 제 1 무기 절연 입자(18)가 미소한 점에서 제 1 무기 절연 입자(18)의 원자, 특히 표면의 원자가 활발하게 운동하기 때문에 복수의 제 1 무기 절연 입자(18)의 일부가 서로 강고하게 접속하는 온도를 저감하는 것으로 추측된다.
따라서, 제 1 무기 절연 입자(18)의 결정화 개시 온도 미만, 또는 250℃ 이하라는 저온 조건하에서 복수의 제 1 무기 절연 입자(18)끼리를 강고하게 접속시킬 수 있다. 또한, 이와 같이 저온에서 가열함으로써 제 1 무기 절연 입자(18) 및 제 2 무기 절연 입자(19)의 입자형상을 유지하면서 제 1 무기 절연 입자(18)끼리 및 제 1 무기 절연 입자(18)와 제 2 무기 절연 입자(19)를 근접 영역만으로 접속할 수 있다. 그 결과, 열린 기공의 간극(16)을 용이하게 형성할 수 있다. 또한, 제 2 수지층(12)의 제 2 수지(20)의 열분해 온도 미만의 온도에서 제 1 무기 절연 입자(18)끼리를 강고하게 접속시킬 수 있다. 따라서, 제 2 수지층(12)의 손상을 저감할 수 있다.
또한, 제 1 무기 절연 입자(18)끼리를 강고하게 접속시킬 수 있는 온도는, 예를 들면 제 1 무기 절연 입자(18)의 평균 입자 지름을 110㎚로 설정한 경우에는 250℃ 정도이며, 제 1 무기 절연 입자(18)의 평균 입자 지름을 15㎚로 설정한 경우에는 150℃ 정도이다.
또한, 본 실시형태에 있어서는 입자 지름이 0.5㎛ 이상 5㎛ 이하인 복수의 제 2 무기 절연 입자(19)를 더 포함하는 슬러리(46)를 지지 시트(41) 상에 도포하고 있다. 그 결과, 평균 입자 지름이 제 1 무기 절연 입자(18)보다 큰 제 2 무기 절연 입자(19)에 의해 슬러리(46)에 있어서의 무기 절연 입자(15)의 간극을 저감할 수 있기 때문에 용제(45)를 증발시켜서 형성하는 분말층(47)의 수축을 저감할 수 있다. 따라서, 주면 방향으로 크게 수축되기 쉬운 평판형상인 분말층(47)의 수축을 저감함으로써 분말층(47)에 있어서의 두께 방향을 따른 크랙의 발생을 저감할 수 있다.
지지 시트(41)는, 예를 들면 PET 필름 등의 수지 필름 또는 구리박 등의 금속박이다. 용제(45)는, 예를 들면 메탄올, 이소프로판올, 메틸에틸케톤, 메틸이소부틸케톤, 크실렌 또는 이들로부터 선택된 2종 이상의 혼합물을 포함한 유기 용제 등이다. 슬러리(46)의 건조 온도는, 예를 들면 20℃ 이상 용제(45)의 비점 미만이다. 분말층(47)을 가열할 때의 가열 온도는 용제(45)의 비점 이상, 제 1 무기 절연 입자(18)의 결정화 개시 온도 미만이며, 또는 100℃ 이상 250℃ 이하이다.
적층된 무기 절연층(11) 및 수지층 전구체(42)를 가열 가압할 때의 가열 온도는, 예를 들면 50℃ 이상 100℃ 이하이다. 또한, 이 가열 온도는 수지층 전구체(42)의 경화 개시 온도 미만이기 때문에 수지층 전구체(42)를 미경화의 상태로 유지할 수 있다.
(3) 도 8(a)~도 10(a)에 나타내는 바와 같이 코어 기판(25) 상에 적층 시트(43)를 적층해서 절연층(7)을 형성한 후 도전층(8) 및 비아 도체(12)를 형성한다. 구체적으로는, 예를 들면 이하와 같이 행한다.
우선, 수지층 전구체(42)를 코어 기판(25)측에 배치하면서 코어 기판(25)의 양쪽 주면 각각에 적층 시트(43)를 적층한다. 이어서, 적층된 코어 기판(25) 및 적층 시트(43)를 두께 방향으로 가열 가압함으로써 코어 기판(25)에 적층 시트(43)를 접착시킨다. 이때, 수지층 전구체(42)가 금속층(40)을 둘러싼다. 이어서, 도 8(a) 및 도 8(b)에 나타내는 바와 같이 수지층 전구체(42)를 가열함으로써 미경화 수지를 경화시켜서 제 1 수지(13)로서 수지층 전구체(42)를 제 1 수지층(10)으로 한다. 그 결과, 절연층(7)을 형성할 수 있다. 이때, 제 1 수지층(10)이 금속층(40)을 둘러싸고 있기 때문에 제 1 수지층(10)에는 금속층(40)에 대응한 형상의 오목부(33)가 형성되고, 이 오목부(33)에는 금속층(40)이 배치된 상태가 된다. 또한, 공정(2)에서 간극(16)에 넣어져 있었던 수지층 전구체(42)의 일부가 수지부(17)가 된다.
이어서, 도 9(a)에 나타내는 바와 같이 화학적 또는 기계적으로 지지 시트(41)를 절연층(7)으로부터 박리한 후, 레이저 가공을 사용해서 절연층(7)을 두께 방향으로 관통하는 복수의 비아 구멍(V)을 형성한다. 이때, 복수의 비아 구멍(V)의 바닥면에 도전층(8)을 노출시켜 적어도 1개의 비아(V)의 바닥면에 금속층(40)을 노출시킨다. 이어서, 도 9(b)에 나타내는 바와 같이 전해 도금법에 의해 금속층(40)과는 다른 도전 재료를 비아(V) 내에 노출한 금속층(40) 상에 피착시켜서 패드(23)를 형성한다. 이어서, 무전해 도금법 및 전해 도금법을 사용한 세미애디티브법 또는 서브트랙티브법 등에 의해 비아 구멍(V)의 내벽 및 절연층(7)의 주면에 도전 재료를 피착시킴과 아울러 이 도전 재료를 패터닝한다. 이것에 의해 도 10(a)에 나타내는 바와 같이 비아 구멍(V) 내에 비아 도체(9)를 형성하면서 절연층(7) 상에 도전층(8)을 형성한다.
코어 기판(25)에 적층 시트(43)를 접착시킬 때의 가열 가압은 공정(2)과 마찬가지의 조건을 사용할 수 있다. 또한, 미경화 수지를 경화시켜서 제 1 수지(13)로 할 때의 가열 온도는, 예를 들면 미경화 수지의 경화 개시 온도 이상, 열분해 온도 미만이다.
(4) 도 10(b)에 나타내는 바와 같이 공정(3)을 반복함으로써 코어 기판(25)의 일주면에 기판(5)을 형성하면서 코어 기판(25)의 타주면에 빌드업층(26)을 형성한다. 본 공정에 있어서, 코어 기판(25) 및 빌드업층(26)은 관통 구멍(P)을 갖지 않는 평판을 구성하고 있다. 또한, 본 공정을 반복함으로써 기판(5) 및 빌드업층(26)을 보다 다층화할 수 있다.
(5) 도 11(a)~도 12(b)에 나타내는 바와 같이 샌드 블라스트법을 사용해서 관통 구멍(P)을 갖는 프레임체(6)를 형성하여 배선 기판(3)을 형성한다. 구체적으로는, 예를 들면 이하와 같이 행한다.
우선, 샌드 블라스트법을 사용해서 빌드업층(26)의 코어 기판(25)과는 반대측의 일주면을 향해서 연마 입자를 분사한다. 이것에 의해 도 11(a) 및 도 11(b)에 나타내는 바와 같이 빌드업층(26) 및 코어 기판(25)을 두께 방향으로 관통하는 관통 구멍(P)을 형성하고, 관통 구멍(P)에 금속층(40)을 노출시킨다. 이때, 금속층(40)보다 폭이 작은 관통 구멍(P)을 형성함으로써 이하에 나타내는 바와 같이 관통 구멍(P)과 절연층(7) 사이에 위치하는 제 1 부분(34)과, 프레임체(6)와 절연층(7) 사이에 위치하는 제 2 부분(35)을 갖는 오목부(33)가 형성된다.
이어서, 도 12(a) 및 도 12(b)에 나타내는 바와 같이 에칭액을 사용해서 관통 구멍(P)에 노출된 금속층(40)을 에칭함으로써 오목부(33)의 제 1 부분(34)으로부터 금속층(40)을 제거함과 아울러 제 2 부분(35)의 적어도 일부로부터 금속층(40)을 제거한다. 이것에 의해 제 1 부분(34)을 관통 구멍(P)에 연결된 공간으로 함과 아울러 제 2 부분(35)에 제 1 부분(34)에 연결된 공간인 공극(36)을 형성한다. 또한, 제 2 부분(35)에 금속층(40)의 일부를 잔존시킴으로써 이 금속층(40)의 일부를 금속 부재(37)로 한다.
이상과 같이 해서 관통 구멍(P)을 갖는 프레임체(6)를 형성함과 아울러 오목부(33)를 형성하고, 프레임체(6)의 절연층(7)측의 면과 절연층(7)의 일주면 사이에 공극(36)을 형성한다.
본 실시형태에 있어서는 샌드 블라스트법을 사용해서 금속층(40)을 노출시키면서 관통 구멍(P)을 형성한다. 그 결과, 샌드 블라스트법에 의해 절삭되기 어려운 금속층(40)을 절삭 가공의 스톱층으로서 사용함으로써 오목부(33)의 바닥면의 절삭 가공을 억제하여 오목부(33)의 바닥면을 보다 평탄하게 할 수 있다. 이것에 의해 전자 부품(2)을 실장할 때에 전자 부품(2)과 배선 기판(3)의 접속 불량을 저감할 수 있다. 또한, 샌드 블라스트법에 있어서 연마 입자의 형상, 연마 입자의 분사압, 연마 입자의 분사 시간 등의 가공 조건을 적당히 조절함으로써 본 실시형태의 볼록부(39)를 용이하게 형성할 수 있다.
여기에서, 샌드 블라스트법에 있어서는 연마 입자의 분사에 의해 관통 구멍(P)의 내벽과 금속층(40) 사이에 응력이 가해져 관통 구멍(P)의 내벽과 금속층(40) 사이에 박리가 발생하는 경우가 있다. 한편, 본 실시형태에 있어서는 금속층(40)을 제거해서 제 2 부분(35)에 공극(36)을 형성한 후, 후술하는 바와 같이 수지 부재(30)의 일부를 공극(36)에 넣는다. 이 때문에, 수지 부재(30)의 일부에 의해 제 1 절연층(22)과 프레임체(6)를 접착하고, 제 1 절연층(22)과 프레임체(6)의 박리를 저감할 수 있다.
샌드 블라스트법에 의해 분사되는 연마 입자는, 예를 들면 산화 규소, 산화 알루미늄 또는 탄화 규소 등의 무기 재료로 이루어진다. 또한, 연마 입자의 평균 입자 지름은, 예를 들면 2㎛ 이상 80㎛ 이하이다. 연마 입자의 분사는, 예를 들면 공기에 의해 행해진다(드라이 블라스트).
본 실시형태에 있어서는 절연층(7)이 무기 절연층(11)을 갖는다. 그 결과, 샌드 블라스트법에 의해 분사된 연마 입자에 의해 절연층(7)에 응력이 가해졌을 때에 강성이 높은 무기 절연층(11)에 의해 절연층(7)의 변형을 저감할 수 있다. 따라서, 오목부(33)의 바닥면을 보다 평탄하게 할 수 있다.
본 실시형태에 있어서는 관통 구멍(P)을 형성한 후에 제 1 부분(34)으로부터 금속층(40)을 제거한다. 그 결과, 금속층(40)을 제거해서 오목부(33)의 바닥면을 노출시킴으로써 오목부(33)의 바닥면을 보다 평탄하게 할 수 있다.
본 실시형태에 있어서는 서로 다른 도전 재료로 이루어지는 금속층(40) 및 패드(23) 중 금속층(40)을 선택적으로 에칭함으로써 제 1 부분(34)의 바닥면에 패드(23)를 노출시킨다. 그 결과, 본 실시형태의 패드(23)를 용이하게 형성할 수 있다. 금속층(40)이 구리이며, 패드(23)가 니켈일 경우에는 에칭액으로서 염화 제 2 철 용액 또는 염화 제 2 구리 용액을 사용할 수 있다.
본 실시형태에 있어서는 금속층(40)을 에칭함으로써 제 2 부분(35)의 적어도 일부로부터 금속층(40)을 제거한다. 그 결과, 에칭액의 종류, 에칭 시간 등의 에칭 조건을 적당히 조절함으로써 본 실시형태의 공극(36) 및 금속 부재(37)를 용이하게 형성할 수 있다.
(6) 배선 기판(3)에 전자 부품(2)을 실장하고, 전자 부품(2)을 수지 부재(30)로 피복함으로써 도 1에 나타낸 실장 구조체(1)를 제작한다. 구체적으로는, 예를 들면 이하와 같이 행한다.
우선, 배선 기판(3)의 관통 구멍(P)에 전자 부품(2)을 수용하고, 기판(5)에 대해서 범프(4)를 통해 전자 부품(2)을 플립 칩 실장한다. 이때, 범프(4)와 패드(23)를 전기적으로 접속한다. 이어서, 배선 기판(3)의 관통 구멍(P) 내에 액상의 미경화 수지 부재를 배치한다. 이때, 미경화 수지 부재에 의해 전자 부품(2)을 피복함과 아울러 미경화 수지 부재를 전자 부품(2)과 제 1 절연층(22) 사이에 배치한다. 또한, 미경화 수지 부재의 일부를 오목부(33)의 제 1 부분(34) 및 공극(36)에 넣는다. 이어서, 미경화 수지 부재를 열경화시킴으로써 일부가 공극(36)에 넣어진 수지 부재(30)를 형성한다.
이상과 같이 해서 실장 구조체(1)를 제작할 수 있다.
본 발명은 상술한 실시형태에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 여러 가지의 변경, 개량, 조합 등이 가능하다.
예를 들면, 상술한 본 발명의 실시형태에 있어서는 전자 부품(2)이 배선 기판(3)에 플립 칩 실장된 구성을 예로 들어 설명했지만, 전자 부품(2)은 배선 기판(3)에 와이어 본딩 실장되어 있어도 상관없다.
또한, 상술한 본 발명의 실시형태에 있어서는 실장 구조체(1)가 프레임체(6) 상에 실장된 실장 부품을 구비한 구성을 예에 대해서 설명했지만, 실장 구조체(1)는 실장 부품을 구비하지 않고 있어도 상관없다.
또한, 상술한 본 발명의 실시형태에 있어서는 기판(5)이 코어리스 기판인 구성을 예로 설명했지만, 기판(5)은 코어 기판 및 빌드업층을 갖는 빌드업 기판이어도 상관없다.
또한, 상술한 본 발명의 실시형태에 있어서는 프레임체(6)가 코어 기판(25)및 빌드업층(26)을 갖는 구성을 예로 설명했지만, 프레임체(6)로서 다른 것을 사용해도 좋고, 프레임체(6)는 코어 기판(25)만으로 이루어지는 것이어도 상관없고, 프레임체(6)는 금속판이나 수지판 등으로 이루어지는 것이어도 상관없다.
또한, 상술한 본 발명의 실시형태에 있어서는 절연층(7)이 제 1 수지층(10), 무기 절연층(11) 및 제 2 수지층(12)을 갖는 구성을 예로 설명했지만, 절연층(7)은 제 1 수지층(10) 및 무기 절연층(11)을 갖고 있으면 좋고, 제 2 수지층(12)을 갖지 않아도 상관없다.
또한, 상술한 본 발명의 실시형태에 있어서는 무기 절연 입자(15)가 제 1 무기 절연 입자(18) 및 제 2 무기 절연 입자(19)를 포함하는 구성을 예로 설명했지만, 무기 절연 입자(15)는 제 2 무기 절연 입자(19)를 포함하지 않아도 좋고, 또는 제 1 무기 절연 입자(18)를 포함하지 않아도 좋다.
또한, 상술한 본 발명의 실시형태에 있어서는 비아 도체(12)가 비아 구멍(V) 내에 충전된 구성을 예로 설명했지만, 비아 도체(12)는 비아 구멍(V)의 내벽에 피착된 막형상이어도 상관없다.
또한, 상술한 본 발명의 실시형태에 있어서는 공정(2)에 있어서 용제(45)의 증발과 분말층(47)의 가열을 각각 행한 구성을 예로 설명했지만, 이들을 동시에 행해도 상관없다.
또한, 상술한 본 발명의 실시형태에 있어서는 공정(3)에 있어서 지지 시트(41)를 절연층(7)으로부터 제거한 후에 절연층(7)의 일주면에 도전층(8)을 형성한 구성을 예로 설명했지만, 금속박으로 이루어지는 지지 시트(41)를 절연층(7) 상에서 패터닝함으로써 도전층(8)을 형성해도 상관없다.
1 : 실장 구조체 2 : 전자 부품
3 : 배선 기판 6 : 프레임체
7 : 절연층 33 : 오목부
33a : 오목부 측면 34 : 제 1 부분
35 : 제 2 부분 36 : 공극
37 : 금속 부재 38 : 함몰부
39 : 볼록부

Claims (9)

  1. 절연층과, 그 절연층 상에 배치된 프레임체를 구비하고,
    상기 프레임체는 관통 구멍을 갖고,
    상기 절연층은 상기 프레임체측의 일주면에 오목부를 갖고 있고,
    평면으로부터 보았을 때에 상기 오목부는 상기 관통 구멍에 위치하는 제 1 부분과,
    상기 프레임체에 위치하여 상기 제 1 부분에 연속하는 제 2 부분을 갖고, 그 제 2 부분에 있어서의 상기 프레임체와 상기 절연층 사이에 공극을 갖는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 2 부분은 상기 제 1 부분을 둘러싸고 있는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연층의 상기 오목부의 측면에 금속 부재가 배치되어 있고, 상기 공극이 상기 금속 부재, 상기 프레임체 및 상기 절연층으로 구성되어 있는 것을 특징으로 하는 배선 기판.
  4. 제 3 항에 있어서,
    상기 금속 부재는 상기 제 1 부분을 둘러싸고 있는 것을 특징으로 하는 배선 기판.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 금속 부재는 상기 공극측의 측면에 함몰부를 갖는 것을 특징으로 하는 배선 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 프레임체에 있어서의 상기 관통 구멍의 내벽은 상기 절연층측의 일단부에 상기 관통 구멍의 내부로 돌출된 볼록부를 갖는 것을 특징으로 하는 배선 기판.
  7. 제 6 항에 있어서,
    상기 볼록부의 상기 절연층과는 반대측의 측면은 오목 곡면형상인 것을 특징으로 하는 배선 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 2 부분에 위치하는 상기 프레임체의 상기 절연층측의 면은 평면형상인 것을 특징으로 하는 배선 기판.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 배선 기판과,
    상기 관통 구멍 내에 있어서의 상기 절연층 상에 배치된 전자 부품과,
    상기 제 1 부분에 배치되고, 일부가 상기 공극에 넣어진 수지 부재를 구비한 것을 특징으로 하는 실장 구조체.
KR1020167008915A 2013-10-30 2014-10-29 배선 기판 및 이것을 사용한 실장 구조체 KR101835452B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-225359 2013-10-30
JP2013225359 2013-10-30
PCT/JP2014/078770 WO2015064642A1 (ja) 2013-10-30 2014-10-29 配線基板およびこれを用いた実装構造体

Publications (2)

Publication Number Publication Date
KR20160050084A true KR20160050084A (ko) 2016-05-10
KR101835452B1 KR101835452B1 (ko) 2018-03-08

Family

ID=53004242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167008915A KR101835452B1 (ko) 2013-10-30 2014-10-29 배선 기판 및 이것을 사용한 실장 구조체

Country Status (6)

Country Link
US (1) US9936583B2 (ko)
EP (1) EP3065514A4 (ko)
JP (1) JP6133432B2 (ko)
KR (1) KR101835452B1 (ko)
CN (1) CN105659710B (ko)
WO (1) WO2015064642A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002849A (ko) * 2017-04-28 2020-01-08 닛토덴코 가부시키가이샤 배선 회로 기판, 및 촬상 장치
KR102196385B1 (ko) * 2020-05-04 2020-12-30 제엠제코(주) 반도체 패키지

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
JP6556092B2 (ja) * 2016-04-26 2019-08-07 京セラ株式会社 印刷配線板およびその製造方法
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10685922B2 (en) * 2017-05-09 2020-06-16 Unimicron Technology Corp. Package structure with structure reinforcing element and manufacturing method thereof
US10950535B2 (en) * 2017-05-09 2021-03-16 Unimicron Technology Corp. Package structure and method of manufacturing the same
JP6820892B2 (ja) * 2018-09-28 2021-01-27 京セラ株式会社 印刷配線板および印刷配線板の製造方法
JP7486934B2 (ja) 2018-12-25 2024-05-20 Tdk株式会社 回路基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602318A (en) * 1981-04-14 1986-07-22 Kollmorgen Technologies Corporation Substrates to interconnect electronic components
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
WO1995026122A1 (de) * 1994-03-23 1995-09-28 Dyconex Patente Ag Folienleiterplatten und verfahren zu deren herstellung
US5784782A (en) * 1996-09-06 1998-07-28 International Business Machines Corporation Method for fabricating printed circuit boards with cavities
JPH11195682A (ja) * 1997-12-26 1999-07-21 Fujitsu Ltd 接着剤層の形成方法及び半導体装置の製造方法
JP3976954B2 (ja) * 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
JP4326710B2 (ja) * 2000-07-13 2009-09-09 日本特殊陶業株式会社 埋め込み樹脂を用いた配線基板
US6876071B2 (en) * 2001-06-30 2005-04-05 Texas Instruments Incorporated Masking layer in substrate cavity
WO2005026761A1 (en) * 2003-09-16 2005-03-24 Koninklijke Philips Electronics N.V. A method of manufacturing an electronic device and an electronic device
CN100566507C (zh) * 2003-10-15 2009-12-02 皇家飞利浦电子股份有限公司 电子设备及其制造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP4702370B2 (ja) * 2005-10-24 2011-06-15 株式会社村田製作所 回路モジュールの製造方法
JP2007318089A (ja) * 2006-04-25 2007-12-06 Ngk Spark Plug Co Ltd 配線基板
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
US7718901B2 (en) * 2007-10-24 2010-05-18 Ibiden Co., Ltd. Electronic parts substrate and method for manufacturing the same
JP4784586B2 (ja) * 2007-10-25 2011-10-05 パナソニック株式会社 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5129783B2 (ja) 2009-06-02 2013-01-30 日本特殊陶業株式会社 補強材付き配線基板及びその製造方法
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
US20120217049A1 (en) * 2011-02-28 2012-08-30 Ibiden Co., Ltd. Wiring board with built-in imaging device
JP5610064B2 (ja) 2011-04-01 2014-10-22 株式会社村田製作所 部品内蔵樹脂基板およびその製造方法
US9807874B2 (en) * 2011-09-30 2017-10-31 Kyocera Corporation Wiring substrate, component embedded substrate, and package structure
JP5761671B2 (ja) * 2012-01-23 2015-08-12 京セラサーキットソリューションズ株式会社 多数個取り配線基板の組立体および多数個取り配線基板の組立方法
US20150077960A1 (en) * 2013-09-19 2015-03-19 Murata Manufacturing Co., Ltd. Low-temperature packaging methodology for electronic devices and other devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002849A (ko) * 2017-04-28 2020-01-08 닛토덴코 가부시키가이샤 배선 회로 기판, 및 촬상 장치
KR102196385B1 (ko) * 2020-05-04 2020-12-30 제엠제코(주) 반도체 패키지
US11393744B2 (en) 2020-05-04 2022-07-19 Jmj Korea Co., Ltd. Metal powder layers between substrate, semiconductor chip and conductor

Also Published As

Publication number Publication date
KR101835452B1 (ko) 2018-03-08
US9936583B2 (en) 2018-04-03
CN105659710A (zh) 2016-06-08
WO2015064642A1 (ja) 2015-05-07
JPWO2015064642A1 (ja) 2017-03-09
EP3065514A1 (en) 2016-09-07
JP6133432B2 (ja) 2017-05-24
US20160278214A1 (en) 2016-09-22
EP3065514A4 (en) 2017-04-26
CN105659710B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
KR101835452B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
KR101739401B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
JP5961703B2 (ja) 配線基板およびその実装構造体
US8735741B2 (en) Circuit board and mounting structure using the same
JP6151724B2 (ja) 実装構造体の製造方法
US8957321B2 (en) Printed circuit board, mount structure thereof, and methods of producing these
JP6117790B2 (ja) 配線基板、それを備えた実装構造体
JP6258347B2 (ja) 配線基板およびこれを用いた実装構造体
JP6294024B2 (ja) 配線基板およびこれを用いた実装構造体
JP6105316B2 (ja) 電子装置
JP5988372B2 (ja) 配線基板およびその実装構造体
JP6096538B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP2014027163A (ja) 配線基板の製造方法、実装構造体の製造方法、配線基板および実装構造体
JP6133689B2 (ja) 配線基板およびこれを用いた実装構造体
JP6001439B2 (ja) 配線基板および実装構造体
JP5808047B2 (ja) 配線基板およびその実装構造体
JP2015012082A (ja) 配線基板およびこれを用いた実装構造体
JP2013093486A (ja) 配線基板の製造方法およびそれを用いた実装構造体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right