CN100566507C - 电子设备及其制造方法 - Google Patents

电子设备及其制造方法 Download PDF

Info

Publication number
CN100566507C
CN100566507C CNB2004800300617A CN200480030061A CN100566507C CN 100566507 C CN100566507 C CN 100566507C CN B2004800300617 A CNB2004800300617 A CN B2004800300617A CN 200480030061 A CN200480030061 A CN 200480030061A CN 100566507 C CN100566507 C CN 100566507C
Authority
CN
China
Prior art keywords
base plate
electronic unit
parts
electric lead
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800300617A
Other languages
English (en)
Other versions
CN1868243A (zh
Inventor
文森特·J·J·范蒙特福特
弗朗西斯库斯·G·C·韦尔韦格
罗埃尔·H·L·屈斯特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chi Mei Optoelectronics Corp
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34443022&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN100566507(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1868243A publication Critical patent/CN1868243A/zh
Application granted granted Critical
Publication of CN100566507C publication Critical patent/CN100566507C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4255—Moulded or casted packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Abstract

该电子设备包括电绝缘材料的底板(40)，其装备有通孔或者空腔。在该空腔或者通孔中存在电子部件(20)。这个部件通过附着层(13)附着在该底板上。这个附着层的表面装备有用于将该部件电连接到其它部件的电导线图形、和/或用于外部连接的接触装置。至少一个电导线延伸到该底板的表面上。

Description

电子设备及其制造方法
技术领域
本发明涉及一种包括电绝缘材料的底板(body)和电子部件的电子设备，该电子设备的底板包括用于将该部件电连接到其它部件的电导线图形、和/或用于外部连接的接触装置。
本发明还涉及一种制造电子设备的方法，该电子设备包括装备有电导线图形的电绝缘材料的底板，所述方法包括以下步骤：
-为载体在第一面上装备该电导线图形，并且在相对的第二面上装备牺牲层；
-在该载体的第一面上安装第一电子部件，此外还提供从该部件到该导线图形中的接触焊盘的电连接；
-在成型(moulding)处理的过程中，在该载体的第一面上提供该电绝缘材料的底板；以及
-除去该载体的牺牲层。
背景技术
这样的电子设备和这样的方法从US-A 5738797中是已知的。在已知的设备中，电子部件是电阻。这里底板与载体的粘结的改善之处在于，在提供该底板之前牺牲层被预先蚀刻，由此允许在该底板中机械地固定导线。
其缺点是，在该底板中包含电子部件限制了用于该底板的材料的选择。特别地，热塑性材料不总是足够地粘附到嵌入的部件和/或导线。这可能导致该导线与该底板的分层。如果更多的部件将被嵌入在该底板中，该问题将更加突出。
发明内容
为此，第一个目的是提供一种在开始段落中提到的那种电子设备，其中防止了这个问题，并且其仍然可以具有最适用于其应用的形状。
该第一个目的被实现，其中，底板装备有通孔或者空腔，其中存在电子部件，该部件通过一个附着层附着到该底板上，所述附着层装备有用于将该部件电连接到其它部件的电导线图形、和/或用于外部连接的接触装置，其中至少一个电导线延伸进该底板中，并且连接到被嵌入在该底板中、并且至少部分地暴露于该底板的表面上的另一个导线。
本发明的设备解决了以下的问题，即，该部件处于电绝缘材料的底板之外，但是不在该底板的形状之外。相反地，该底板装备有一个通孔。该部件可以由于该附着层而被固定在该通孔中。该附着层因此是第二底板。其将被机械地和/或化学地固定到底板上。该附着层可以完全地密封该部件，但是这不是优选的。据本发明人的看法，空气的存在适合于防止机械应力。如果该附着层将底板中的通孔填充，那么在热膨胀系数上的差别可能使得在该导线的平面的横向方向上这样的机械应力增加。此外，如果该附着层不填充该通孔，并且因此与该底板相比具有降低了的厚度，那么其可以被该底板更容易地过成型(overmold)。这改善了在两者之间的粘附，因为该附着层可以充分地延伸进该底板中。非密封的另一个优点是对于该部件改善了灵活性。特别地，对于光学应用，而且对于各种感测应用，自由表面是高度地优选的。
该附着层可以从各种类型的材料中选择。适当的材料是能够在平版印制处理中形成图形的材料，诸如光致抗蚀剂材料或者等效物，诸如感光性苯并环丁烯(benzocyclobutene)、阻焊剂等等。一种供选择的材料是将被平缓地加热熔化，例如到大约100℃，并且此后被固化的材料。这样的材料例如是丙烯酸酯(arcylate)，如本身地在未预先公布的申请WO-IB 03/02292(PHNL020471)中描述的。其具有下列优点，即，在熔化中部件将陷进该附着层中。然后不仅任何的焊锡或者金属球状物使得电连接到图形中的导线，而且也建立了该部件到该附着层的粘附。这样的层将延伸到该底板中。由于固化的可能性，该附着层可以被交联到该底板的材料。其它适当的材料是例如那些在半导体器件封装过程中用于底层填料的材料。
在一个适当的实施例中，该底板还包括嵌入的部件，其被作为未密封的部件电连接到相同的电导线图形。通常，需要不同尺寸的各种类型的部件。这个实施例对于制造业是有益的，其中所有的部件可以在相同的处理过程中安装，随后它们中的某些将被密封在该底板中，但是其它的不用。因此，成本降低的同时也提供了灵活性。
在另一个实施例中，从一组光有源(optically active)的和光敏(optically sensitive)的部件中选择该部件。这样的部件包括光电二极管、激光二极管、发光二极管、图像传感器、可变焦距透镜和显示器。本发明的设备允许以非常有效的方式集成上述的部件。电绝缘材料的底板中存在的通孔允许光通过该通孔中的孔径进入或/和出去。如应该明白的，这个部件本身可以装备有适当的光学透明的封装，诸如玻璃板。
在其另一个变型中，该底板的电绝缘材料是光学透明材料，并且存在一个通过该透明材料的底板到该部件的光路。这允许将光学组件作为该电子设备的一部分提供。适当的例子包括光传输、基于传感器的输入优化的光输出、包括用于拷贝保护的集成电路和用于将能量传输给该集成电路的光电二极管的光盘、照相机、和包括光学及其它功能性的模块。非常适当的实施例包括发光二极管和显示器的组合，其中该二极管被用于背光。
该变型具有许多的功能优点。首先，所有相关的部件都直接地附着于同一个载体，也就是该底板。由此降低了现有技术的公差界限，其中该公差界限来源于部件到板的附着和该板到底板的附着两者。此外，可以优化导线图形的设计，使得光学元件位于相对于显示器尽可能有利的位置上。
在另一个实施例中，该导线图形在第一和第二平面上延伸，所述平面包括一个不等于180°的角度。这个实施例具有许多优点。首先，任何部件都可以被放置在考虑到其功能或者考虑到小型化而最有利的位置上。其次，任何部件可以相对于附着于载体的平面被放置在想要的角度之下。这例如适用于附着于导线图形或者被设计为该导线图形的一部分的天线。这也非常适用于光有源的和光敏的部件。第三，该部件可以被提供在不同的平面中，以便将相互干扰减到最小。此外，可以提供空腔，外部部件可以被置于其中并且然后电连接。
优选的是，该另一个导线是该导线图形的一部分。如应该明白的，该另一个导线可以是依照要求的任何形状，并且被依照要求分割或者延伸。然后，优选的是，该导线图形被机械地固定在该底板和该附着层中。这可以例如借助于在提及的现有技术文献中提出的方法来实现。此外，该导线图形最好是包括许多条形的导线，该条形导线每个具有至少一个比其宽度更大尺寸的部位。这样的部位适合于作为接触焊盘。该导线图形可以被调整，以便对应于集成电路的球状矩阵排列图形。本发明设备的一个优点是，部件可以从两个面附着在该图形的导线上，即，在提供该底板之前，在第一个面上，并且在提供该底板之后，在第二个面上。
该底板可以具有考虑到其应用而希望的任何形状。其有可能是该设备的结构元件，以此作为导线图形的载体、作为元件的载体以及用于该设备的定义。特别地，其可以提供作为该设备的一部分的不同的部件之间的相互关系。该设备可以包括附加的部件，但是不需要包括超出该底板、部件和附着层的任何东西。
除了该电绝缘材料的底板之外，可以存在另一个底板。有可能光学透明的底板是由光学不透明的底板环绕的，但是更适合于以想要的化学和热稳定性来密封部件。特别地，所希望的是包括任何更先进的部件，诸如集成电路和其它以诸如环氧树脂这样的热固性材料制成的半导体器件。考虑到其在半导体工业中的广泛使用，这种材料具有最优化的密封性能。为了提供想要的形状和功能性，优选的是使用热塑性材料，诸如PPS。在另一个实施例中，这样的另一个底板中的一种是可弯曲的。这允许包含可弯曲的薄片，其可以化学地和机械地连接到该电绝缘材料的底板。
为了提高具有该底板的设备的功能性，希望在导线图形中提供互连。这样的互连可以以不同的方式实现，但是大多数都有利地被隐藏在该底板中。这可以通过提供分立元件来实现，所述分立元件可以被用作跨接(cross-over)。该元件同时地可以桥接另一个导线，该另一个导线位于由该跨接相互连接的第一和第二导线之间的区域。分立元件的第一个例子是模块，第二个例子是键合线。
该分立元件将具有到第三导线足够的距离，以便具有足够的绝缘。此外，有效相交的区域可以被做成非常小，因为对于空气桥(airbridge)的稳定性所需要的机械强度是不需要的。如果模块被用作分立的部件，其稳定性来自于除了导电互连之外的其它的组成部分。如果键合线被用作该分立元件，那么相交的部位无论如何是很小的。
使用分立元件的优点是，如果无论如何要在底板中提供其它的无源和有源的元件，那么不需要附加的处理步骤。该分立元件可以被选择，以便与用于其它元件的连接的连接技术兼容。
对于供选择的能够以薄膜技术实现的跨接连接，分立元件的使用进一步是优选的。首先，如果使用薄膜技术，那么在该跨接连接和该第三导线之间的距离相对较小；所提供的层相对较薄。其次，如果不消除机械固定的影响，用薄膜技术提供的该层将产生阻碍。
分立元件的另一个优点是导线可以形成微带线(microstrip)。在此处，一个用于电压供应的互连装备有接地的邻近导线。以这样的方式，可以降低导线的电损耗。没有什么阻止并行使用一对分立元件，使得该微带线的全部互连都是以同样的方法连续。在使用模块的情况下，不同的跨接连接可以被集成进单个的模块中。
对于底板也限定了形状的模块来说，分立元件的使用是特别地优选的。在这样的模块中，导线的密度相对较低，使用一个或者少量的分立元件就足够了。
分立元件、特别是键合线的另一个优点是，它们可以被选择以使得成为包括许多的键合线和许多的导线的结构的一部分。这样，键合线的长度被选择以便提供想要的电感。在一个适当的实施例中，在除去牺牲层之后，键合线可以被同样应用在第二面上。同样地，这个第二面然后可以被装备电绝缘材料。最终得到的设备然后将被在面上接触。
在功能性上另外的增长可以借助于结合一个屏蔽来实现。这个屏蔽，特别是用于防止电磁干扰的，可以被提供在一个或多个底板四周。一种适当的提供该屏蔽的方式是首先提供导电有机材料层，然后镀上导电聚合物。一种适当的导电有机材料例如是聚(3，4-乙二氧基)噻吩(poly-(3，4-ethylenedioxy)thiophene)。这个材料以及其衍生物可以借助于湿化学沉积方法被施加在一个表面上，其中该材料与多元酸混合，诸如聚苯乙烯磺酸(polystyrenesulphonic acid)。通过添加光化学的引发剂，无需附加的掩模就可以按照想要的图形而构成屏蔽。这样的屏蔽可以在除去牺牲层之后被提供。但是，优选地，这样使用该屏蔽，即首先提供第一底板，该第一底板仍然保留某些暴露的导线，然后提供该屏蔽，该屏蔽连接到相应数目的所述暴露的导线。在镀覆之后，可以提供另一个底板，该另一个底板能够密封该屏蔽。如将显而易见的，对于该屏蔽的应用来说，存在非密封的部件并不是严格上必需的。
在另一个实施例中，带有电导线图形的附着层是引线框(leadframe)。该引线框被适当地连接到嵌入的另外的导线，例如，借助于焊锡或者导电粘合剂。引线框的优点是，其允许在组装之前放置(多个)部件。作为选择，该引线框可以连接到一些另外的导线。所述另外的导线最好是被机械地固定在绝缘材料的底板中，并且是在集成的处理中形成的。
本发明的第二个目的是提供一种在开始段落中提到的那种制造方法，借助于该制造方法能够提供本发明的设备，并且能够克服现有技术的缺点。
这个目的被实现，其中该方法包括以下步骤：
-为载体在第一面上装备电导线图形，并且在相对的第二面上装备牺牲层；
-在该第一面上提供一个附着层；
-在该载体的第一面上安装第一电子部件，此外还提供从该部件到该导线图形中的接触焊盘的电连接；
-在成型处理的过程中，在该载体的第一面上提供电绝缘材料的底板，使得该第一部件被保留在该底板之外；以及
-至少部分地除去该载体的牺牲层。
附着层的提供允许在该底板之外提供该第一电子部件，而不会危害机械稳定性。
牺牲层的除去优选地至少部分地通过蚀刻来实现。如本领域技术人员将明白的，各种材料可以用于该牺牲层。在一个版本中，该牺牲层是不同于该电导线的材料。例如，其可以是Al、或者Ni、或者Si，或者包括这些材料的任何一种的合金、或者无机材料。在另一个版本中，在该牺牲层和该电导线之间存在一个隔离层。如果该导线包括Cu或者NiPd，或者两者都有，那么适当的隔离层例如是Al或者其合金。在这种情况下，不需要完全地除去该牺牲层。为了实现这样，在集成进该设备之前，可以在该牺牲层的顶上提供一个掩模。
在提供该模具之前，也可以部分地实施除去该牺牲层。因此，该导线图形能够被隐藏在除去了该牺牲层的那些区域中。这允许在该底板中从一个面提供一个覆盖通孔的桥。
可以在该底板中实现导线的机械固定，其中在提供该底板和该附着层之前，该牺牲层被预先蚀刻。
在一个适当的实施例中，在提供该底板之前，第二电子部件被装在该载体的第一个面上，此后第二部件被密封在该底板中。这具有下列好处，即，第一和第二部件两者可以被在一个处理过程中安装。这降低了组装成本和复杂性，并且限制了任何公差界限。此外，而不是不重要的，这样允许在提供该底板之前进行某些测试。如果该牺牲层被电绝缘、或者包括一个靠近于导线的电绝缘层，那么能够扩展测试。
在另一个实施例中，该附着层是一个引线框，并且该附着层和第一电子部件被同时地安装，然后在该引线框和该导线图形之间实现电连接。
附图说明
将参考附图进一步解释本发明的设备和方法的这些和其它的方面，在附图中：
图1-4示出对本发明设备在其制造的不同阶段的鸟瞰图；
图5示出对本发明的设备的鸟瞰图；
图6示出从另一个方向对该设备的鸟瞰图。
相同的参考数字在不同的附图中将被用于同样的部分。这些附图不是按比例绘制的，而纯粹是概略的。这些附图仅仅示出一个例子，同时其它落在本发明的范围内的例子对于本领域技术人员将是显而易见的。
具体实施方式
图1示出带有第一牺牲层12和电导线11的图形的载体30。该第一层包括例如Al，而导线包括铜。对于随后提供的绝缘材料的机械固定被实现，其中在提供该绝缘材料之前，以导线作为蚀刻掩模，Al被轻微地蚀刻。这导致想要的钻蚀(underetch)量。作为选择，该第一层包括Cu，而导线11包括Au、Ni和Cu的叠层，其中Au和Ni层优选地薄于该Cu层。在此处，用镀覆处理而不是蚀刻处理来提供导线11。在此处，光致抗蚀剂被用于限定导线图形。因此，在该光致抗蚀剂的孔径中的侧壁包括一个相对于该第一层12不等于90度的角度，导线11具有随着到该第一层12的距离的增加而增加的直径。该角度例如是在60和85度之间。这导致固定。该导线包括具有更大宽度的区域31、32，其适合于用作键合焊盘。
图2示出第二阶段，从那以后，一个附着层13被提供在该载体30上。在这种情况下，该附着层13包括阻焊剂，并且被以想要的图形提供，该想要的图形留下键合焊盘31、32，并且尽可能地暴露其它的区域。
图3示出第三阶段，从那以后，部件20被提供在该载体30上。在这种情况下，该部件是一个发光二极管，但是，这不是必需的。此外，优选的是，在这个阶段安装了多个部件。一个基于导线11的图形而定义的安装步骤的使用减少了在组装过程中任何公差界限。特别地，对于共同地定义一个功能实体的部件，这个公差的降低将导致更高的产品质量。
图4示出在制造过程中的第三个阶段，从那以后，提供了电绝缘材料的底板40。在这种情况下，该底板40包括环氧树脂。
图5和6示出该结果的设备10，从那以后，该第一层12已经被除去。现在该部件20被以机械地稳固的方式通过存在的该附着层13而保留在该设备10中，该附着层13被部分地过成型，从而更好地保留在该底板40中。在此处，导线11存在于该底板的表面上，并且可以包括另一个用于连接到外部部件或者一个外部板的接触焊盘。作为选择，可以存在一个天线或者弯曲的薄片。很清楚，该底板整个地可以再次被以任何一种想要的形状密封在另一个模具中。

Claims (7)

1、一种包括电绝缘材料的底板的电子设备，所述电绝缘材料的底板装备有通孔或者空腔，其中存在电子部件，所述电子部件通过附着层附着在所述底板上，并且与电导线的图形的第一面电接触，其中所述电导线的图形将所述电子部件电连接到其它部件，其中至少一个所述电导线延伸进所述底板中，并且所述电导线的图形的第一面的相对面至少部分地暴露，其中从一组光有源的和光敏的部件中选择所述电子部件，并且其中所述底板的电绝缘材料是光学透明材料，并且存在通过所述透明材料的底板到所述电子部件的光路。
2、根据权利要求1所述的设备，其中所述底板还包括嵌入的部件，所述嵌入的部件被电连接到相同的电导线的图形。
3、根据权利要求1所述的设备，其中所述电导线包括用于电连接到外部设备的接触装置。
4、根据权利要求1所述的设备，其中所述电导线被机械地固定在所述底板和/或所述附着层中。
5、根据权利要求1所述的设备，还装备有一个集成的屏蔽，用于防止所述底板周围的电磁干扰。
6、一种制造电子设备的方法，所述电子设备包括装备有电导线的图形的电绝缘材料的底板，所述方法包括步骤：
-为载体在第一面上装备所述电导线的图形，并且在相对的第二面上装备牺牲层；
-在所述第一面上提供一个附着层；
-在所述载体的第一面上安装第一电子部件，此外还提供从所述第一电子部件到所述电导线的图形中的接触焊盘的电连接，其中从一组光有源的和光敏的部件中选择所述电子部件；
-在成型处理过程中，在所述载体的第一面上提供所述电绝缘材料的底板，使得所述第一电子部件被保留在所述底板之外，但不在所述底板的形状之外，其中所述底板的绝缘材料是光学透明材料，并且存在通过所述透明材料的底板到所述第一电子部件的光路；以及
-至少部分地除去所述载体的牺牲层。
7、根据权利要求6所述的方法，其特征在于，在提供所述底板之前，第二电子部件被安装在所述载体的第一面上，此后所述第二电子部件被密封在所述底板中。
CNB2004800300617A 2003-10-15 2004-10-11 电子设备及其制造方法 Expired - Fee Related CN100566507C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103824 2003-10-15
EP03103824.3 2003-10-15

Publications (2)

Publication Number Publication Date
CN1868243A CN1868243A (zh) 2006-11-22
CN100566507C true CN100566507C (zh) 2009-12-02

Family

ID=34443022

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800300617A Expired - Fee Related CN100566507C (zh) 2003-10-15 2004-10-11 电子设备及其制造方法

Country Status (6)

Country Link
US (1) US7433202B2 (zh)
EP (1) EP1676471B1 (zh)
JP (1) JP5068075B2 (zh)
CN (1) CN100566507C (zh)
AT (1) ATE511744T1 (zh)
WO (1) WO2005039260A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006059127A1 (de) * 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
DE102009008738A1 (de) 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
JPH05169885A (ja) * 1991-12-26 1993-07-09 Mitsubishi Electric Corp 薄型ｉｃカード
US5723363A (en) * 1995-09-29 1998-03-03 Siemens Components, Inc. Method of manufacturing a semiconductor device
DE19708615C1 (de) * 1997-03-03 1998-07-23 Siemens Ag Chipkartenmodul und diesen umfassende Chipkarte
JP3699609B2 (ja) * 1999-04-28 2005-09-28 京セラ株式会社 電子部品搭載用基板
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2002270901A (ja) * 2001-03-12 2002-09-20 Citizen Electronics Co Ltd 発光ダイオードとその製造方法
EP1436773A1 (fr) * 2001-10-09 2004-07-14 NagraID S.A. Module electronique avec bossage de protection
FR2833801B1 (fr) * 2001-12-19 2005-07-01 Oberthur Card Syst Sa Procede de realisation d'une carte a microcircuit
US6674652B2 (en) * 2002-01-29 2004-01-06 3Com Corporation Integrated shield wrap
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7084935B2 (en) * 2002-08-28 2006-08-01 Adaptive Micro Systems, Llc Display device with molded light guide
DE10320990A1 (de) * 2003-05-09 2004-11-25 Dr. Johannes Heidenhain Gmbh Induktiver Drehwinkelsensor und damit ausgestatteter Drehgeber
JP4433909B2 (ja) * 2004-07-07 2010-03-17 Ｔｄｋ株式会社 表面実装型電子部品

Also Published As

Publication number Publication date
US7433202B2 (en) 2008-10-07
EP1676471B1 (en) 2011-06-01
ATE511744T1 (de) 2011-06-15
JP2007508707A (ja) 2007-04-05
EP1676471A1 (en) 2006-07-05
CN1868243A (zh) 2006-11-22
US20070075034A1 (en) 2007-04-05
JP5068075B2 (ja) 2012-11-07
WO2005039260A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
EP1168461B1 (en) Light source
KR960003766B1 (ko) 플래스틱 핀 그리드 어레이 패키지 제조 방법
EP2828890B1 (en) An assembly and a chip package
KR0182073B1 (ko) 반도체 칩 스케일 반도체 패키지 및 그 제조방법
KR101737428B1 (ko) 와이어 본드를 이용한 가요성 전자 시스템
KR100763345B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
US20160284638A1 (en) Chip package structure and manufacturing method therefor
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
CN205542769U (zh) 电子装置和电子设备
CN103109367A (zh) 可堆叠的模塑微电子封装
JPH0689964A (ja) 集積回路を相互に接続するための多層ポリマー−金属装置を製造する方法およびハイブリッド構造
CN102132403A (zh) 模制超薄半导体管芯封装和使用该封装的系统及其制造方法
KR20010078385A (ko) 마이크로 트랜스폰더 제조방법
CN113745188A (zh) 内埋组件的基板结构及其制造方法
EP1487017A2 (en) Thermally Enhanced Substrate for a BGA
US20060110853A1 (en) Structure of embedded active components and manufacturing method thereof
US20110045668A1 (en) Method of manufacturing wafer level device package
CN100566507C (zh) 电子设备及其制造方法
CN105659379A (zh) 具有嵌入式管芯的模制引线框架封装
KR100923542B1 (ko) 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
CN101958292B (zh) 印刷电路板、封装件及其制造方法
CN112997407B (zh) 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装
CN217883966U (zh) 包括至少两个部件的部件承载件
CN213991156U (zh) 部件承载件系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: QIMEI ELECTRONIC CO LTD

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20101222

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: EINDHOVEN, NETHERLANDS TO: TAIWAN, CHINA

TR01 Transfer of patent right

Effective date of registration: 20101222

Address after: Taiwan, China

Patentee after: Chimei Optoelectronics Co., Ltd.

Address before: Holland Ian Deho Finn

Patentee before: Koninklijke Philips Electronics N.V.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091202

Termination date: 20191011

CF01 Termination of patent right due to non-payment of annual fee