JP5068075B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP5068075B2
JP5068075B2 JP2006534885A JP2006534885A JP5068075B2 JP 5068075 B2 JP5068075 B2 JP 5068075B2 JP 2006534885 A JP2006534885 A JP 2006534885A JP 2006534885 A JP2006534885 A JP 2006534885A JP 5068075 B2 JP5068075 B2 JP 5068075B2
Authority
JP
Japan
Prior art keywords
component
layer
conductors
conductor pattern
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006534885A
Other languages
English (en)
Other versions
JP2007508707A (ja
Inventor
ビンセント、イェー.イェー.ファン、モンフォート
フランシスカス、ヘー.セー.フェルベク
ロエル、ハー.エル.キュスタース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Chimei Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34443022&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5068075(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Chimei Innolux Corp filed Critical Chimei Innolux Corp
Publication of JP2007508707A publication Critical patent/JP2007508707A/ja
Application granted granted Critical
Publication of JP5068075B2 publication Critical patent/JP5068075B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4251Sealed packages
    • G02B6/4253Sealed packages by embedding housing components in an adhesive or a polymer material
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4255Moulded or casted packages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10121Optical component, e.g. opto-electronic component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Description

本発明は、電子デバイスに関し、該電子デバイスは、電気絶縁材料からなるボディと、電気部品とを備え、前記ボディは、前記部品を、他の複数の部品に及び/又は外部結合用のコンタクト手段に電気的に結合するための、導電体パターン(a pattern of electrical conductors)を備える。
また、本発明は、電気絶縁材料からなるボディを備え、導電体パターンが前記ボディに設けられた電子デバイス、を製造する方法に関し、
該方法は、
担体の、第1の面に前記導電体パターンを設け、且つ反対の第2の面に犠牲層を設け、
第1の電気部品を、前記担体の前記第1の面にマウントし、それと共に更に、前記部品から前記導電体パターン内の複数のコンタクトパッドへの電気結合を設け、
電気絶縁材料からなる前記ボディを、成形プロセスによって、前記担体の前記第1の面に設け、
前記担体の前記犠牲層を除去する、
という複数のステップを備える。
そのような電子デバイス及びそのような方法は、米国特許第5,738,797号から理解される。この既知のデバイス内の電気部品は、抵抗器である。ボディを担体に接着することについては、ここでは改善がなされており、ここでは、ボディが設けられる前に犠牲層のプレ・エッチングが行われ、これにより、ボディに導体を機械的に固定すること(mechanical anchoring)が可能となる。
ボディに電気部品を格納することが、ボディ用の材料の選択の自由を制限することになるのは、不都合である。特に、熱可塑性の材料は、組み込み部品及び/又は導体に常に十分に接着するわけではない。このため、ボディから導体が剥離(delamination)することがある。より多くの部品がボディに組み込まれる場合、この問題はより顕著なものとなる。
従って、「技術分野」記載欄で言及した類の電子デバイスを提供することが、第1の目的である。当該電子デバイスでは、上記の問題が防止され、且つ当該電子デバイスは、それにもかかわらず、その応用形態に最も適した形状をとることができる。
この第1の目的は、ボディに、スルーホール又はキャビティが設けられることにより達成されている。前記スルーホール又はキャビティ内には、電気部品が存在しており、前記部品は、取り付け層を介して前記ボディに取り付けられており、前記取り付け層には、前記部品を、他の複数の部品に及び/又は外部結合用のコンタクト手段に電気的に結合するための、複数の導電体からなる導電体パターンが設けられており、前記複数の導電体の内の少なくとも1つが、前記ボディへと伸びており、且つ更なる導体(a further conductor)に接続されており、前記更なる導体は、前記ボディに組み込まれており、且つ少なくとも部分的に前記ボディの表面に露出している。
本発明のデバイスでは、前記部品が、電気絶縁材料からなる前記ボディの外部(前記ボディの枠組(shape)の外部ではない)に保持されることで、上記の問題が解決されている。逆に、前記ボディには、スルーホールが設けられている。前記部品は、前記取り付け層によって前記スルーホール内に固定可能である。このように、前記取り付け層は、第2のボディとなる。それは、前記ボディに機械的及び/又は化学的に固定される。前記取り付け層が、前記部品を完全に包み込む(encapsulate)ようにしてもよいが、これは好ましくない。空気の存在は、本発明者らの見解では、機械的応力を防ぐのに適している。前記取り付け層が前記ボディの前記スルーホールを満たしている場合、熱膨張係数の差によって、そのような機械的応力が、前記導電体の面に対して外向きに生じ得る。更には、前記取り付け層が前記スルーホールを満たしておらず、従って、前記取り付け層の厚さが前記ボディの厚さに比べて薄くなっている場合、それは、前記ボディによって、より容易にオーバー成形(overmould)され得る。前記取り付け層が前記ボディへと適切に伸びている(extend)場合には、これにより、両者の間の接着が改善される。非包み込み(non−encapsulation)による別の利点は、前記部品に関するフレキシビリティが改善されることである。特に光学的な応用形態において、更には種々のセンシング的な応用形態において、自由表面は非常に好ましい。
前記取り付け層は、様々なタイプの材料から選択可能である。好適な材料は、フォトレジスト材料又はその同等物(例えば、感光性ベンゾシクロブテン、はんだレジスト等)のような、リソグラフィプロセスでパターニング可能な材料である。これに代わる材料は、弱い加熱(例えば摂氏約100度への加熱)で融解し、且つその後硬化する材料である。そのような材料は、ノン・プレパブリッシュト出願WO−IB03/02292で本質的に説明されているように、例えばアクリレートである。それには、融解中に、部品が前記取り付け層内へと沈み込むという利点がある。はんだボール処理又はメタルボール処理を実行し、その後、前記パターン内の複数の導体との電気的なコンタクトを形成するだけでなく、前記部品が前記取り付け層に接着される。この層は、前記ボディへと伸びることになる。硬化する可能性がある場合、前記取り付け層は、前記ボディの前記材料に架橋され得る。その他の好適な材料は例えば、半導体デバイスのパッケージングの際にアンダーフィリング用に使用される材料である。
好適な実施形態では、前記ボディは更に、複数の組み込み部品を備え、前記複数の組み込み部品は、非包み込み部品と同一の導電体パターン(the same pattern of electrical conductors)に電気的に結合されている。一般的には、様々なサイズを有する様々な種類の部品が必要とされる。この実施形態は、製造するのに好都合である。この実施形態では、全ての部品が同一のプロセスでマウント可能であり、その後、それらの内のいくつかを前記ボディで包み込み、残りを包み込まないようにすることができる。従って、フレキシビリティが、これによりコスト削減と共に実現される。
別の実施形態では、前記部品は、光学的にアクティブな部品及び光学的にセンシティブな部品のグループから選択される。そのような部品には、フォトダイオード、レーザダイオード、発光ダイオード、イメージセンサ、可変フォーカスレンズ、及びディスプレイが含まれる。本発明のデバイスにより、そのような部品を非常に効率的な方法で一体化することが可能となる。電気絶縁材料からなる前記ボディのスルーホール内に存在することによって、当該スルーホールのアパーチャに光が入ってくること、及び/又は当該スルーホールのアパーチャから光が出ていくことが可能となる。理解されるように、この部品は、ガラスプレートのような、好適で、光学的に透明な、パッケージそのものに設けられてもよい。
これの更なる修正形態では、前記ボディの前記電気絶縁材料は、光学的に透明な材料であり、透明な材料からなる前記ボディを介して前記部品に至る光パスが存在する。これにより、前記電子デバイスの一部として光学アセンブリを作製することが可能になる。好適な例は、光伝送,センサの入力に基づく最適光出力,コピープロテクション用の集積回路を含む光ディスク,及び前記集積回路にエネルギーを供給するためのフォトダイオード,即ちカメラと、光学的な機能及びその他の機能を備えるモジュールとを含む。非常に好適な実施形態は、複数の発光ダイオードとディスプレイとの組み合わせを含み、前記複数のダイオードは、バックライティング用に使用される。
この修正形態は、多くの機能的利点を有する。第一に、全ての関連部品が、1つの同一の担体(carrier)に直接的に取り付けられる。当該担体は、前記ボディである。複数の部品をボードに取り付けること、及び当該ボードを前記ボディに取り付けること、に起因する先行技術の誤差範囲(margin of tolerance)は、これによって縮小する。更に、前記導体パターン(the pattern of conductors)の設計については、複数の光学素子をディスプレイに対してできるだけ良好な位置に配置するといったように、最適化可能である。
別の実施形態では、前記導体パターンは、第1及び第2の面に伸びており、これらの面同士の角度は、180度に等しくない角度である。この実施形態は、多くの利点を有する。第一に、いずれの部品も、それらの機能の観点又は小型化の観点から、最も好ましい位置に配置可能である。第二に、いずれの部品も、担体に、取り付け面との角度を望ましい角度として配置可能である。これは例えば、前記導体パターンに取り付けられるアンテナや、前記導体パターンの一部として設計されるアンテナに適している。それは、光学的にアクティブな部品及び光学的にセンシティブな部品にも非常に適している。第三に、前記複数の部品は、相互干渉を最小化するため、様々な面に設けることが可能である。更には、複数のキャビティを設けることが可能であり、当該複数のキャビティ内には複数の外部部品を配置してもよく、その後、当該複数の外部部品が電気的に接続されてもよい。
好ましくは、上述の更なる導体(the further conductor)は、前記導体パターンの一部である。理解されるように、上述の更なる導体は、望ましいいかなる形状でもよいし、望ましいよう分割されていたり伸びていたりしてよい。そして、前記導体パターンは、前記ボディ及び前記取り付け層に機械的に固定されていることが好ましい。これは例えば、言及済みの先行技術文献で提案されている方法によって実現可能である。更に、複数の導体からなるパターンである前記導体パターンは、好ましくは多数の帯形導体(strip−shaped conductors)を備えており、該帯形導体の各々には、該帯形導体の幅よりも幅員の広い(larger dimensions)領域が、少なくとも1つ設けられている。当該領域は、コンタクトパッドとして適している。前記導体パターンは、集積回路のボール・グリッド・アレイ・パターンに合致するようなものとしてもよい。本発明のデバイスの利点として、複数の部品が、前記パターンの前記複数の導体に、両面から取り付け可能であること、即ち、前記ボディを設ける前には第1の面に取り付け可能であり、前記ボディを設けた後には第2の面に取り付け可能であること、が挙げられる。
前記ボディは、その応用形態の観点から望ましいような、いかなる形状を有していてもよい。それは、前記デバイスの構造的要素となり得るものであり、前記デバイスと共に、前記導体パターンの担体、複数の素子の担体、及び前記デバイスを画定する存在(definition of the device)として機能する。特にそれは、前記デバイスの一部である様々な部品間に、相互関連性(mutual interrelationship)をもたらすことができる。前記デバイスは、更なる複数の部品を含むことができるが、前記ボディ、前記部品、及び前記取り付け層以上のものを含む必要はない。
電気絶縁材料からなる前記ボディに加えて、更なる複数のボディが存在してもよい。光学的に透明な前記ボディが、次のような複数のボディ、即ち、光学的に透明ではないが、複数の部品を包み込むのにより適していて、望ましい化学的安定性及び熱的安定性を有しているような複数のボディ、により取り囲まれていてもよい。特に、熱硬化性材料(例えばエポキシ)内にある集積回路及びその他の半導体デバイスのような、より進んだ部品を含むことが望ましい。この材料は、それが半導体産業で広範囲に使用されているという観点からして、最善の包み込み特性を有するものである。望ましい形状及び機能を実現するためには、PPSのような熱可塑性材料を使用することが好ましい。更なる実施形態では、上記の更なる複数のボディの内の1つは、フレキシブルである。これにより、フレキシブルなホイル(foil)を含むことが可能になる。該ホイルは、電気絶縁材料からなる前記ボディに化学的又は機械的に接続可能である。
前記ボディを有する前記デバイスの機能を充実させるため、前記導体パターン内に複数のインターコネクトを設けることが望ましい。当該複数のインターコネクトは、様々な方法で形成可能であるが、前記ボディに隠れるようにするのが最も有利である。これは、クロスオーバーとして使用可能な複数のディスクリートエレメントを設けることによって達成可能である。そして、当該エレメントは、当該クロスオーバーとインターコネクトされた第1及び第2の導体、の間の領域に位置する更なる導体を、ブリッジすることができる。ディスクリートエレメントの第1の例はブロックであり、その第2の例はボンドワイヤである。
前記複数のディスクリートエレメントについては、第3の導体との十分な距離を確保することで、十分なアイソレーションを確保することにする。それに加え、有効交差領域(the area of the effective crossing)については、非常に狭くすることができる。エア・ブリッジの安定性のために必要とされる機械的強度が、必要とされないからである。ディスクリート部品としてブロックが使用される場合には、その安定性は、伝導性インターコネクトとは別の構成要素によってもたらされる。ディスクリートエレメントとしてボンドワイヤが使用される場合には、交差領域はとても狭くなる。
複数のディスクリートエレメントを使用する1つの利点は、他のパッシブなエレメント及びアクティブなエレメントが何らかの形で前記ボディに設けられる場合に、追加プロセスが必要とならないことである。当該複数のディスクリートエレメントについては、当該他のエレメントの接続用に使用される接続技術と併用できる(compatible)ようなものを選択可能である。
更には、複数のディスクリートエレメントは、薄膜技術で形成可能な新型のクロスオーバー接続と共に使用することが好ましい。第一に、薄膜技術が使用される場合(即ち、設けられる層が比較的薄い場合)には、前記クロスオーバー接続と前記第3の導体との距離が、比較的短くなる。第二に、薄膜技術で形成される層は、機械的固定の効果が弱まるのを防止するものとなる。
前記複数のディスクリートエレメントの更なる1つの利点は、前記複数の導体が、複数のマイクロストリップ(microstrips)を形成可能なことである。ここでは、電圧供給用に使用されるインターコネクトに、グラウンド接続された複数の隣接導体(neighbouring conductors)が設けられる。この方法によれば、前記複数の導体の電気的損失を低減することができる。1つのマイクロストリップの全てのインターコネクトが同様に連続的になるように、いくつかのディスクリートエレメントをパラレルに使用することも可能である。複数のブロックの場合に関しては、様々なクロスオーバー接続を単一のブロックへと集約可能である。
複数のディスクリートエレメントを使用することは特に、次のようなモジュール、即ち、該モジュールの形状を前記ボディ等が規定するようなモジュール、にとって好ましい。そのようなモジュールでは、導体密度は比較的低く、1つの又は少数のディスクリートエレメントを使用するだけで十分である。
複数のディスクリートエレメント、特に、複数のボンドワイヤの更なる1つの利点は、それらが、多数のボンドワイヤ及び多数の導体を備える構造の一部となるよう選択可能であることである。この方法では、これらのボンドワイヤの長さは、望ましいインダクタンスを呈するよう選択される。好適な実施形態では、前記犠牲層の除去後に、前記第2の面に、適切に複数のボンドワイヤを形成することができる。更に、この第2の面にはその後、電気絶縁材料を設けることができる。こうして作られたデバイスはその後、側面でコンタクトがとられることになる。
前記デバイスの機能を充実させることは更に、シールドを組み込むことによって達成可能である。このシールド(特に電磁的干渉に対するシールド)は、1又は2以上の前記ボディのまわりに形成可能である。前記シールドの好適な形成方法では、先ず、電気伝導性有機材料からなる層を形成し、その後、伝導性ポリマーをめっきする。好適な伝導性有機材料は、例えば、ポリ−(3,4−エチレンジオキシ)チオフェンである。この材料は、その誘導体と同様に、表面上にウェット化学成長法(この際、この材料は、ポリスチレンスルホン酸のようなポリ酸と混合される)によって形成可能である。光化学開始剤の添加により、当該材料は、所望のパターンに沿って添加マスクなしで構造化される(structured)ことになる。上記のシールドは、前記犠牲層の除去後に形成可能である。しかしながら、上記のシールドは好ましくは、次のように利用される。即ち、先ず、第1のボディが形成され、この際には、いくつかの導体はまだ露出したままであり、次いで、前記シールドが形成され、前記導体は、関連個数の前記露出導体に接続される。めっき後には、更なるボディが形成可能であり、この更なるボディで前記シールドを包み込むことができる。明らかなように、厳密には、前記シールドは、包み込まれていない部品がないように形成される必要はない。
更なる実施形態では、前記導電体パターンを有する前記取り付け層は、リードフレームである。当該リードフレームは、好適には、組み込まれている更なる複数の導体(例えばはんだ又は導電性接着剤と共に組み込まれている)に接続される。リードフレームの利点は、それにより、1つの又は複数の前記部品を、組み立て前に配置することが可能になることである。代わりに、当該リードフレームを、いくつかの更なる導体に対して接続することもできる。当該更なる導体は、なるべく、絶縁材料からなる前記ボディに機械的に固定し、且つ集積プロセスにより形成する。
「技術分野」記載欄で言及した類の製造方法を提供することが、本発明の第2の目的である。当該製造方法によれば、本発明のデバイスが製造可能であり、且つ先行技術の欠点が克服可能である。
この目的は、次の製造方法によって達成可能である。当該製造方法は、
担体の、第1の面に上記導電体パターンを設け、且つ反対の第2の面に犠牲層を設け、
取り付け層を、前記第1の面に設け、
第1の電気部品を、前記担体の前記第1の面にマウントし、それと共に更に、前記部品から前記導電体パターン内の複数のコンタクトパッドへの電気結合を設け、
電気絶縁材料からなる上記ボディを、成形プロセスによって、前記担体の前記第1の面に、前記第1の部品が前記ボディの外部に保持されるように設け、
前記担体の前記犠牲層を、少なくとも部分的に除去する、
という複数のステップを備える。
前記取り付け層を設けることにより、機械的な安定性を危険にさらすことなく、前記第1の電気部品を前記ボディの外部に設けることが可能になる。
好ましくは、前記犠牲層の除去は、少なくとも部分的に、エッチングにより行われる。当業者が理解するように、様々な材料が、前記犠牲層用に使用可能である。1つのバージョンでは、前記犠牲層は、前記複数の導電体とは異なる材料とする。それは例えば、Alや、Niや、Siや、これらの材料のいずれかを含有する合金や、無機材料である。別のバージョンでは、バリア層が、前記犠牲層と前記複数の導電体との間に存在する。好適なバリア層は例えば、前記複数の導体がCuやNiPdやそれらの両方を含む場合、Al又はその合金である。そのような場合、前記犠牲層は完全に除去される必要はない。これを実現するために、前記デバイス内への集積処理の前に、前記犠牲層の上部に、マスクを設けることができる。
また、前記犠牲層の除去は、前記成形処理の実行前に部分的に実施されてもよい。その結果、前記導体パターンを、前記犠牲層が除去されたそれらの領域内に、埋め込むことができる。これにより、前記ボディのスルーホールを1つの面から覆うようなブリッジを設けることができるようになる。
前記複数の導体を前記ボディに機械的に固定することは、前記ボディ及び前記取り付け層を設ける前に、前記犠牲層のプレ・エッチングを行うことにより達成可能である。
好適な実施形態では、第2の電気部品が、前記ボディを設ける前に、前記担体の前記第1の面にマウントされ、当該第2の部品が、その後、前記ボディに包み込まれる。これには、前記第1及び前記第2の両部品を、単一のプロセスでマウントできるという利点がある。これにより、組み立てコスト及び組み立ての複雑性が低減され、且つ誤差範囲が限定される。更には、重要なことに、それにより、前記ボディを設ける前の検査が可能になる。前記犠牲層が、電気絶縁性である場合、又は前記複数の導体に隣接する電気絶縁層を備える場合、当該検査は拡張することができる。
更なる実施形態では、前記取り付け層はリードフレームであり、前記取り付け層と前記第1の部品とが同時に組み立てられ、その後、電気接続が前記リードフレームと前記導体パターンとの間で行われる。
本発明のデバイス及び方法の、これらの及びその他の側面については更に、図面を参照しつつ説明されることになる。
同一の参照番号が、種々の図面において同等の部分に使用されることになる。図面は、スケール通りに描かれておらず、純粋に概略的なものである。図面には、1つの例のみが示されており、本発明の範囲内に帰するその他の例については、当業者にとっては明らかだろう。
図1は、担体30を示しており、当該担体30は、第1の犠牲層12と、複数の導電体11からなる導電体パターンとを有している。当該第1の層は例えばAlを含んでおり、当該複数の導体は銅を含んでいる。後に設けられる絶縁材料の機械的固定は、当該絶縁材料を設ける前に、上記Alが、上記複数の導体をエッチングマスクとして、わずかにエッチングされることにより達成される。これにより、望ましい量のアンダーエッチングがもたらされる。或いは、上記第1の層はCuを含んでおり、上記複数の導体11は層状のAu、Ni、及びCuを含んでおり、好ましくは、当該Au層及び当該Ni層は当該Cu層よりも薄いものとする。複数の導体11はここでは、エッチングプロセスに代えてめっきプロセスにより設けられる。フォトレジストはここでは、上記導体パターンの画定(definition)のために使用される。その結果、当該フォトレジストのアパーチャ内の側壁は、第1の層12との角度が90度以外の角度となり、複数の導体11の差し渡し(diameter)は、第1の層12に至る距離の増加に応じて増加する。当該角度は例えば、60度と85度の間の角度である。これにより、固定(anchoring)がもたらされる。上記複数の導体は、より幅の広い(larger width)領域31,32を含んでおり、当該領域31,32は、ボンドパッドとして使用するのに適している。
図2は、第2段階(取り付け層13が担体30上に設けられた後)を示している。この場合、取り付け層13は、はんだレジストを含んでおり、且つ、ボンドパッド31,32と場合によってはその他の領域とを露出しておくような、望ましいパターンとなるように設けられている。図3は、第3段階(部品20が担体30上に設けられた後)を示している。この場合、当該部品は発光ダイオードであるが、必ずしも発光ダイオードである必要はない。更に好ましくは、この段階にて、複数の部品がマウントされる。マウントステップの1回実施(複数の導体11からなる1つの導体パターンを基礎として規定される)を採用することで、組み立ての誤差範囲が縮小する。特に、機能的な実体を共に規定するような複数の部品については、この誤差縮小によって、より高い製品品質がもたらされることになる。
図4は、製造の第4段階(電気絶縁材料からなるボディ40が設けられた後)を示している。この場合、ボディ40は、エポキシを含んでいる。
図5及び6は、結果物としてのデバイス10(第1の層12が除去された後)を示している。部品20はここで、取り付け層13の存在を介してデバイス10内に機械的に安定に保持されており、取り付け層13は、部分的にオーバー成形されており、且つその結果ボディ40に好適に保持されている。ここでは、複数の導体11は、前記ボディの表面に存在しており、複数の導体11は、複数の外部部品又は外部ボードに結合するための更なる複数のコンタクトパッドを含んでいてもよい。代わりに、アンテナ又はフレックスホイル(flex foil)が存在していてもよい。上記ボディを再び、全体として、更なる成形処理によって望ましい形状で包み込むことが可能である、ということが理解されよう。
ある製造段階にある本発明のデバイスの鳥瞰図を示す。 ある製造段階にある本発明のデバイスの鳥瞰図を示す。 ある製造段階にある本発明のデバイスの鳥瞰図を示す。 ある製造段階にある本発明のデバイスの鳥瞰図を示す。 本発明のデバイスの鳥瞰図を示す。 当該デバイスの別の方向からの鳥瞰図を示す。

Claims (11)

  1. 電子デバイスであって、当該デバイスは、電気絶縁材料からなるボディを備え、前記ボディには、スルーホール又はキャビティが設けられており、前記スルーホール又はキャビティ内には、電気部品が存在しており、前記部品は、取り付け層を介して前記ボディに取り付けられており、前記取り付け層には、前記部品を、他の複数の部品に及び/又は外部結合用のコンタクト手段に電気的に結合するための、コンタクトパッドを有する複数の導電体からなる単層の導電体パターンが設けられており、前記複数の導電体の内の少なくとも1つが、前記ボディへと伸びており、且つ前記ボディに組み込まれており、且つ少なくとも部分的に前記ボディの表面に露出しており、前記導電体パターンは、前記取り付け層の底面に配置されて露出され、且つ前記取り付け層の開口によって部分的に露出している、電子デバイス。
  2. 前記ボディは更に、複数の組み込み部品を備え、前記複数の組み込み部品は、同一の前記導電体パターンに電気的に結合されている、請求項1に記載のデバイス。
  3. 前記部品は、光学的にアクティブな部品及び光学的にセンシティブな部品のグループから選択される、請求項1に記載のデバイス。
  4. 前記ボディの前記電気絶縁材料は、光学的に透明な材料であり、透明な材料からなる前記ボディを介して前記部品に至る光パスが存在する、請求項3に記載のデバイス。
  5. 前記導電体パターンは、第1及び第2の面に伸びており、これらの面同士の角度は、180度に等しくない角度である、請求項1に記載のデバイス。
  6. 前記第1の面の前記複数の導電体は、外部デバイスに電気的に結合するためのコンタクト手段を含み、前記部品は、前記第2の面に配置された複数の導電体に結合されている、請求項5に記載のデバイス。
  7. 前記部品は、光学的にアクティブな部品及び光学的にセンシティブな部品のグループから選択される、請求項6に記載のデバイス。
  8. 前記複数の導電体は、前記ボディに及び/又は前記取り付け層に機械的に固定されている、請求項1に記載のデバイス。
  9. 更に、集積されたシールドが設けられている、請求項1に記載のデバイス。
  10. 電気絶縁材料からなるボディを備え、複数の導電体からなる単層の導電体パターンが前記ボディに設けられた電子デバイス、を製造する方法であって、
    当該方法は、
    第1の面に前記導電体パターンを有し且つ反対の第2の面に犠牲層を有する担体を設け、
    取り付け層を、前記第1の面に設け、前記導電体パターンは、前記取り付け層の底面に配置されて露出され、且つ前記取り付け層の開口によって部分的に露出され、
    第1の電気部品を、前記担体の前記第1の面にマウントし、それと共に更に、前記部品から前記導電体パターン内の複数のコンタクトパッドへの電気結合を設け、
    電気絶縁材料からなる前記ボディを、成形プロセスによって、前記担体の前記第1の面に、前記第1の部品が前記ボディの外部に保持されるように設け、
    電気絶縁材料からなる前記ボディを前記成形プロセスにて設けた後に、前記担体の前記犠牲層を、少なくとも部分的に除去する、
    という複数のステップを備える、方法。
  11. 第2の電気部品が、前記ボディを設ける前に、前記担体の前記第1の面にマウントされ、前記第2の部品が、その後、前記ボディに包み込まれる、ことを特徴とする請求項10に記載の方法。
JP2006534885A 2003-10-15 2004-10-11 電子デバイス及びその製造方法 Expired - Fee Related JP5068075B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03103824 2003-10-15
EP03103824.3 2003-10-15
PCT/IB2004/052051 WO2005039260A1 (en) 2003-10-15 2004-10-11 Electronic device and method of manufacturing thereof

Publications (2)

Publication Number Publication Date
JP2007508707A JP2007508707A (ja) 2007-04-05
JP5068075B2 true JP5068075B2 (ja) 2012-11-07

Family

ID=34443022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006534885A Expired - Fee Related JP5068075B2 (ja) 2003-10-15 2004-10-11 電子デバイス及びその製造方法

Country Status (6)

Country Link
US (1) US7433202B2 (ja)
EP (1) EP1676471B1 (ja)
JP (1) JP5068075B2 (ja)
CN (1) CN100566507C (ja)
AT (1) ATE511744T1 (ja)
WO (1) WO2005039260A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006059127A1 (de) * 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
DE102009008738A1 (de) 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
DE4141775A1 (de) * 1991-12-18 1993-06-24 Manfred Band Verfahren zur herstellung einer elektronischen schaltung
JPH05169885A (ja) * 1991-12-26 1993-07-09 Mitsubishi Electric Corp 薄型icカード
US5723363A (en) * 1995-09-29 1998-03-03 Siemens Components, Inc. Method of manufacturing a semiconductor device
DE19708615C1 (de) * 1997-03-03 1998-07-23 Siemens Ag Chipkartenmodul und diesen umfassende Chipkarte
JP3699609B2 (ja) * 1999-04-28 2005-09-28 京セラ株式会社 電子部品搭載用基板
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP2002270901A (ja) * 2001-03-12 2002-09-20 Citizen Electronics Co Ltd 発光ダイオードとその製造方法
EP1436773A1 (fr) * 2001-10-09 2004-07-14 NagraID S.A. Module electronique avec bossage de protection
FR2833801B1 (fr) * 2001-12-19 2005-07-01 Oberthur Card Syst Sa Procede de realisation d'une carte a microcircuit
US6674652B2 (en) * 2002-01-29 2004-01-06 3Com Corporation Integrated shield wrap
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7084935B2 (en) * 2002-08-28 2006-08-01 Adaptive Micro Systems, Llc Display device with molded light guide
DE10320990A1 (de) * 2003-05-09 2004-11-25 Dr. Johannes Heidenhain Gmbh Induktiver Drehwinkelsensor und damit ausgestatteter Drehgeber
JP4433909B2 (ja) * 2004-07-07 2010-03-17 Tdk株式会社 表面実装型電子部品

Also Published As

Publication number Publication date
US7433202B2 (en) 2008-10-07
EP1676471B1 (en) 2011-06-01
ATE511744T1 (de) 2011-06-15
JP2007508707A (ja) 2007-04-05
CN100566507C (zh) 2009-12-02
EP1676471A1 (en) 2006-07-05
CN1868243A (zh) 2006-11-22
US20070075034A1 (en) 2007-04-05
WO2005039260A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
EP1168461B1 (en) Light source
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
JP3507251B2 (ja) 光センサicパッケージおよびその組立方法
US7791184B2 (en) Image sensor packages and frame structure thereof
KR101484786B1 (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
KR101436034B1 (ko) 전자 부품 및 그 제조 방법
JPH11168154A (ja) 半導体素子および製造方法
JP3694255B2 (ja) Smd部品の構造および製造方法
JP2005539274A (ja) 電気光学組立品
KR100834136B1 (ko) 광소자 패키지 및 그 제조방법
KR20230024196A (ko) 혼합 임베디드 패키징 구조 및 그 제작 방법
KR101852587B1 (ko) 노출된 컨덕터를 구비한 집적회로 패키징 시스템 및 그 제조 방법
JP5068075B2 (ja) 電子デバイス及びその製造方法
US9107333B1 (en) Molded leadframe for PCB-to-PCB connection
KR20020006343A (ko) 반도체 패키지 및 그 제조방법
TW200832195A (en) Method of making an optoelectronic module and optoelectronic module obtained by such method
KR100537835B1 (ko) 반도체 패키지 제조방법
US20230260883A1 (en) Interposer, circuit device, method of manufacturing interposer, and method of manufacturing circuit device
JPH09205164A (ja) 半導体チップパッケージ及びその製造方法
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
KR100900182B1 (ko) 반도체 패키지
KR100464562B1 (ko) 반도체 패키지
KR20160012731A (ko) 인쇄회로기판
KR101319393B1 (ko) 멀티 칩이 실장된 기판의 제조방법 및 멀티 칩이 실장된기판

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120814

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5068075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees