KR20020006343A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20020006343A
KR20020006343A KR1020000039957A KR20000039957A KR20020006343A KR 20020006343 A KR20020006343 A KR 20020006343A KR 1020000039957 A KR1020000039957 A KR 1020000039957A KR 20000039957 A KR20000039957 A KR 20000039957A KR 20020006343 A KR20020006343 A KR 20020006343A
Authority
KR
South Korea
Prior art keywords
semiconductor package
conductive material
glass
bumper
semiconductor chip
Prior art date
Application number
KR1020000039957A
Other languages
English (en)
Other versions
KR100464563B1 (ko
Inventor
정태복
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR10-2000-0039957A priority Critical patent/KR100464563B1/ko
Publication of KR20020006343A publication Critical patent/KR20020006343A/ko
Application granted granted Critical
Publication of KR100464563B1 publication Critical patent/KR100464563B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 일면에 부착된 글래스를 통하여 반도체 칩에 광신호를 수신할 수 있도록 제조되는 CCD(Charge Coupled Device)패키지를 보다 경박단소화로 제조하고 인출단자의 수를 증가시켜 성능을 향상시킬 수 있도록 한 구조의 반도체 패키지와 그 제조방법에 관한 것으로서, 소정의 크기를 갖는 글래스와, 이 글래스에 접착수단으로 부착되고 입출력용 전도성물질을 포함하는 부재와, 이 부재의 안쪽단 테두리에 노출된 전도성물질을 따라 범퍼 융착으로 부착되는 반도체 칩과, 상기 반도체 칩 주변의 부재상으로 노출된 전도성물질에 부착된 다수의 인출단자로 구성된 것을 특징으로 반도체 패키지 및 그 제조방법을 제공하고자 한 것이다.

Description

반도체 패키지 및 그 제조방법{Semiconductor package and manufacturing method the same}
본 발명은 반도체 패키지와 그 제조방법에 관한 것으로서, 더욱 상세하게는 일면에 부착된 글래스를 통하여 반도체 칩에 광신호를 수신할 수 있도록 제조되는 CCD(Charge Coupled Device)패키지를 보다 경박단소화로 제조하고 인출단자의 수를 증가시켜 성능을 향상시킬 수 있도록 한 구조의 CCD 반도체 패키지와 그 제조방법에 관한 것이다.
통상적으로 CCD 반도체 패키지는 일면에 부착된 글래스를 통하여 반도체 칩이 노출된 패키지로서, 디지탈 카메라등 화상을 다루는 기기에서 반도체 칩이 글래스를 통하여 입사되는 광신호를 수신하는 역할을 하게 된다.
종래의 CCD 반도체 패키지의 구조를 첨부한 도 5를 참조로 간략히 설명하면 다음과 같다.
리드프레임의 칩탑재판(34)상에 부착된 반도체 칩(24)과, 상기 리드프레임의 리드(36)와 상기 반도체 칩(24)의 본딩패드간에 연결된 와이어(38)와, 상기 리드(36)와 칩탑재판(34)을 몰딩하고 있는 수지(40)와, 상기 리드(36)의 상면을 몰딩하고 있는 수지(40)에 외곽단이 올려져 부착된 글래스(12)로 구성되어 있다.
따라서, 상기 글래스(12)를 통하여 반도체 칩(24)이 노출된 상태가 되는 바, 상기 반도체 칩(24)은 기기의 광신호를 글래스(12)를 통하여 수신하게 된다.
그러나, 상기와 같은 종래 구조의 반도체 패키지는 두께가 두껍고 인출단자의 수가 적으며, 크기가 크기때문에 집약적 발달로 인한 광학기기 및 전자기기의 고기능화, 소형화 추세에 적합하지 못한 단점이 있다.
따라서, 본 발명은 상기와 같은 단점을 감안하여 회로필름 또는 인쇄회로기판, 전도성잉크등 얇은 부재를 사용하여 보다 경박단소화된 크기와 두께, 그리고 보다 많은 인출단자수를 갖도록 한 CCD 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지의 다른 실시예를 나타내는 단면도,
도 3은 본 발명에 따른 반도체 패키지의 또 다른 실시예를 나타내는 단면도,
도 4는 본 발명에 따른 반도체 패키지의 또 다른 실시예를 나타내는 단면도,
도 5는 종래의 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
12 : 글래스 14 : 회로필름
15 : 전도성패턴 16 : 접착제
17 : 필름 18 : 범퍼
20 : 코팅재 22 : 댐
24 : 반도체 칩 26 : 인출단자
28 : 전도성 잉크 30 : 커버코트
32 : 인쇄회로기판
100,200,300,400 : 반도체 패키지
이하, 본 발명을 첨부도면을 참조로 상세하게 설명하면 다음과 같다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지는 소정의 크기를 갖는 글래스(12)와, 이 글래스(12)에 접착수단(16)으로 부착되고 입출력용 전도성물질(15)을 포함하는 부재와, 이 부재의 안쪽단 테두리에 노출된 전도성물질(15)을 따라 범퍼(18) 융착으로 부착되는 반도체 칩(24)과, 상기 반도체 칩(24) 주변의 부재상으로 노출된 전도성물질(15)에 부착된 다수의 인출단자(26)로 구성된 것을 특징으로 한다.
또한, 상기 부재는 필름(17)의 일면에 전도성패턴(15)이 식각처리된 회로필름(14), 또는 수지층(44)과, 수지층(44)을 중심으로 식각처리된 전도성패턴(15)과, 이 전도성패턴(15)의 일부를 노출시키며 수지층(44)상에 도포된 커버코트(30)로 구성된 인쇄회로기판(32), 또는 커버코트(30)로 도포되고 전도성물질로서 금속 알갱이를 포함하는 전도성 잉크(28)중 어느 하나인 것을 특징으로 한다.
특히, 상기 인쇄회로기판(32)의 중앙 절개부위에 동일한 두께의 글래스(12)가 평행하게 삽입 부착된다.
바람직하게는, 상기 부재와 칩(24)간에 융착되어 있는 범퍼(18)를 따라 코팅재(20)가 몰딩된다.
더욱 바람직하게는, 상기 코팅재(20)가 내부로 넘치는 것을 방지하고자, 상기 부재와 칩(24)간에 융착된 범퍼(18)의 안쪽끝을 따라 댐(22)이 형성된다.
상기한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조방법은 다수의 반도체 패키지 영역이 형성된 스트립 형태의 글래스(12)에 중앙이 개방되고 전도성 물질이 노출되게 식각 처리된 부재를 접착수단(16)으로 부착하는 공정과, 상기 개방된 부재의 중앙 테두리면으로 노출된 전도성물질을 따라 범퍼(18)를 융착시켜 반도체 칩(24)을 부착하는 공정과, 상기 반도체 칩(24) 주변의 부재상으로 노출된 부재의 전도성물질(15)에 다수의 인출단자(26)를 부착하는 공정과, 상기 스트립 형태의 글래스(12)를 반도체 패키지 영역 단위로 소잉하는 공정으로 이루어진 것을 특징으로 한다.
바람직하게는, 상기 인출단자(26) 부착 공정전에 부재와 칩(24)간에 융착되어 있는 범퍼(18)를 따라 코팅재(20)를 몰딩하는 공정이 진행된다.
더욱 바람직하게는, 상기 부재에 범퍼(18)를 융착시켜 반도체 칩(24)을 부착하는 공정전에 상기 코팅재(20)의 몰딩시 코팅재(20)가 내부로 넘치는 것을 방지하고자 칩(24)과 부재간에 융착된 범퍼(18) 안쪽 둘레를 따라 댐(22)을 형성하는 공정이 진행된다.
여기서 본 발명을 실시예로서, 첨부한 도면을 참조로 더욱 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지의 일실시예를 나타내는 단면도로서, 상기 반도체 패키지(100)는 소정의 크기를 갖는 글래스(12)와, 중앙이 절개되어 개방된 형태로서 상기 글래스(12)에 접착제와 같은 접착수단(16)으로 부착된 회로필름(14)과, 이 회로필름(14)의 중앙 개방부 테두리단에 범퍼(18)의 융착으로 부착된 반도체 칩(24)과, 상기 회로필름(14)의 일면으로 노출되어 있는 전도성패턴(15)에 부착되는 다수의 인출단자(26)로 구성된다.
더욱 상세하게는, 상기 회로필름(14)은 필름(17)과, 이 필름(17)의 일면상에 식각처리된 전도성패턴(15)으로 이루어진 것으로서, 상기 필름(17)의 반대쪽면으로 전도성패턴(15)이 등간격으로 노출되어진다.
따라서, 상기 회로필름(14)의 중앙 개방부 테두리단으로 노출된 전도성패턴 (15)부위에 반도체 칩(24)이 범퍼(18)의 융착으로 부착된다.
실질적으로, 상기와 같이 제조된 반도체 패키지에서 글래스(12)는 반도체 패키지의 전체 면적에 걸쳐 부착된 구조가 되기 때문에, 반도체 패키지 자체의 강성유지 역할을 한다.
여기서 상기와 같은 구조의 반도체 패키지의 제조방법에 대하여 설명한다.
먼저, 다수의 반도체 패키지 영역이 설정된 스트립 형태의 글래스(12)에 중앙이 개방된 형태의 상기 회로필름(14)을 부착하는 공정을 진행하거나, 또는 상기 스트립 형태의 글래스(12)를 하나의 반도체 패키지 단위로 소잉(Sawing)한 후, 중앙이 개방된 동일 크기의 회로필름(14)을 부착하는 공정을 진행한다.
다음으로, 상기 회로필름(14)의 중앙 개방부 테두리단으로 노출된 전도성패턴(15) 부위에 범퍼(18)를 융착시켜 반도체 칩(24)을 부착시킨다.
이어서, 상기 반도체 칩(24) 주변으로 노출된 상기 회로필름(14)의 전도성패턴(15)에 솔더볼과 같은 인출단자(26)를 부착시킴에 따라, 도 1에 도시한 반도체 패키지(100)가 완성된다.
여기서 본 발명에 따른 반도체 패키지의 다른 실시예를 첨부한 도 2를 참조로 설명하면 다음과 같다.
다른 실시예로서의 반도체 패키지(200)는 일실시예의 반도체 패키지와 같이, 소정의 크기를 갖는 글래스(12)와, 중앙이 절개되어 개방된 형태로서 상기 글래스(12)에 접착제(16)와 같은 접착수단으로 부착된 회로필름(14)과, 이 회로필름(14)의 중앙 개방부 테두리단 노출된 전도성패턴(15)에 범퍼(18)의 융착으로 부착된 반도체 칩(24)과, 상기 반도체 칩 주변의 회로필름(14)상으로 노출된 전도성패턴(15)에 부착되는 다수의 인출단자(26)로 구성하되, 상기 범퍼(18)간의 쇼트 방지를 위하여 각 범퍼(18)를 따라 코팅재(20)가 몰딩되고, 이 코팅재(20)가 반도체 칩(24)과 글래스(12)간의 내부공간으로 범람하는 것을 방지하기 위하여 상기 회로필름(14)의 중앙 개방부 안쪽단과 범퍼(18)의 안쪽부위를 따라 댐(22)이 형성된다.
여기서 상기 다른 실시예로서의 반도체 패키지의 제조방법을 설명하면 다음과 같다.
일실시예와 같이 다수의 반도체 패키지 영역이 설정된 스트립 형태의 글래스(12)에 중앙이 개방된 형태의 상기 회로필름(14)을 부착하는 공정을 진행하거나, 또는 상기 스트립 형태의 글래스(12)를 하나의 반도체 패키지 단위로 소잉(Sawing)한 후, 중앙이 개방된 동일 크기의 회로필름(14)을 부착하는 공정을 진행한다.
다음으로, 상기 회로필름(14)의 중앙 개방부 안쪽면을 따라 회로필름(14)의 두께보다 높은 댐(22)을 형성한 다음, 상기 회로필름(14)의 중앙 개방부 테두리단으로 노출된 전도성패턴(15) 부위에 범퍼(18)를 융착시켜 반도체 칩(24)을 부착시킨다.
이어서, 상기 범퍼(18)를 외부로부터 보호하고, 범퍼(18)간의 쇼트를 방지하며, 내부로 이물질의 침투를 방지할 수 있도록 범퍼(18)를 따라 절연물질인 코팅재(20)를 몰딩시킨다.
마지막으로, 상기 반도체 칩(24) 주변으로 노출된 회로필름(14)의 전도성패턴(15)에 솔더볼과 같은 인출단자(26)를 부착시킴에 따라 첨부한 도 2의 반도체 패키지(200)가 완성된다.
여기서 본 발명에 따른 반도체 패키지의 또 다른 실시예를 첨부한 도 3을 참조로 설명하면 다음과 같다.
상기 반도체 패키지(300)는 중앙이 개방된 형태의 인쇄회로기판(32)과, 이 인쇄회로기판(32)의 중앙 개방부에 평행하게 삽입 부착된 동일한 두께의글래스(12)와, 상기 인쇄회로기판(32)의 중앙 개방부 테두리단으로 노출된 전도성패턴(15)에 범퍼(18) 융착으로 부착된 반도체 칩(24)과, 상기 범퍼(18)를 따라 몰딩되는 코팅재(20)와, 코팅재(20)가 내부로 범람되는 것을 방지할 수 있도록 범퍼(18)의 안쪽을 따라 형성된 댐(22)과, 상기 반도체 칩(24) 주변의 인쇄회로기판(32)상으로 비아홀을 통하여 노출된 전도성패턴(15)에 부착된 다수의 인출단자(26)로 구성된다.
더욱 상세하게는, 상기 인쇄회로기판(32)은 수지층(44)과, 이 수지층(44)을 중심으로 일면에 식각처리된 전도성패턴(15)과, 전도성패턴(15)의 일부를 노출시키며 코팅 처리된 커버 코트(30)로 구성되는 바, 상기 전도성패턴(15)은 수지층(44)의 비아홀을 통하여 저면으로도 노출된 상태로서, 상기 범퍼(18)는 커버코트(30)상에 노출된 전도성패턴(15)에 융착되고, 인출단자(26)는 비아홀을 통하여 노출된 전도성패턴(15)에 부착된다.
여기서, 또 다른 실시예로서의 반도체 패키지의 제조방법은 상술한 일실시예와 다른 실시예의 방법과 동일하고, 단지 글래스(12)를 미리 소정의 면적으로 소잉하여 인쇄회로기판(32)의 중앙 개방부에 평행하게 삽입 부착시키는 공정이 선행된 점에서 차이가 있는 바, 글래스(12)가 인쇄회로기판(32)과 동일한 삽입 부착되어 있기 때문에 반도체 패키지의 자체 두께는 더욱 감소된다.
첨부한 도 4를 참조로 본 발명의 또 다른 실시예를 설명하면 다음과 같다.
먼저, 스트립 형태의 글래스(12)를 구비하거나, 또는 글래스(12)를 반도체 패키지 영역 단위로 미리 소잉하여 구비한다.
다음으로, 상기 글래스(12)의 일면에 전도성의 금속 알맹이를 포함하는 전도성잉크(28)를 바르고, 반도체 칩 부착영역과 인출단자 부착영역을 제외한 부위에 커버코트(30)를 도포한다.
이어서, 상기 커버코트(30)상으로 노출된 반도체 칩 부착 영역으로서의 전도성잉크(28)에 반도체 칩(24)을 부착하고, 반도체 칩(24) 주변의 커버코트(30)상으로 노출된 인출단자 부착 영역에 인출단자(26)를 부착함으로써, 첨부한 도 4에 도시한 반도체 패키지(400)가 완성된다.
상기 반도체 패키지(400)에서 사용된 커버코트(30)와 전도성잉크(28)로 구성된 부재는 상기 회로필름(14)과 인쇄회로기판(32) 부재보다 얇기 때문에, 반도체 패키지(400)는 보다 경박단소화를 실현하며 제조된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 및 그 제조방법에 의하면, 회로필름, 인쇄회로기판, 전도성잉크등 얇은 부재를 사용하여 반도체 칩이 외부로 노출되게 그리고 보다 크기와 두께를 감소시키며 반도체 패키지를 제조함에 따라, 반도체 칩의 열방출을 극대화시킬 수 있고, 경박단소화를 실현할 수 있고, 또한 상기 부재에 부착되는 글래스는 반도체 패키지의 강성유지 역할을 수행할 수 있는 장점이 있다.

Claims (11)

  1. 소정의 크기를 갖는 글래스와;
    상기 글래스에 접착수단으로 부착되고 입출력용 전도성물질을 포함하는 부재와;
    상기 부재의 안쪽단 테두리에 노출된 전도성물질을 따라 범퍼 융착으로 부착되는 반도체 칩과;
    상기 반도체 칩 주변의 부재상으로 노출된 전도성물질에 부착된 다수의 인출단자로 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 부재는 필름의 일면에 전도성패턴이 식각처리된 회로필름인 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서, 상기 부재는 수지층과, 수지층을 중심으로 식각처리된 전도성패턴과, 이 전도성패턴의 일부를 노출시키며 수지층상에 도포된 커버코트로 구성된 인쇄회로기판인 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 인쇄회로기판의 중앙 절개부위에 동일한 두께의 글래스가 평행하게 삽입 부착된 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 부재와 칩간에 융착되어 있는 범퍼를 따라 코팅재가 몰딩된 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 부재와 칩간에 융착된 범퍼의 안쪽끝을 따라 댐이 형성된 것을 특징으로 하는 반도체 패키지.
  7. 소정의 면적을 갖는 글래스와;
    상기 글래스에 도포되는 입출력용 전도성물질과;
    상기 전도성물질상에 일부가 노출되게 도포된 커버코트와;
    상기 커버코트의 안쪽단 테두리로 노출된 전도성물질을 따라 부착된 반도체 칩과;
    상기 반도체 칩 주변의 커버코트상으로 노출된 전도성물질에 부착된 다수의 인출단자로 구성된 것을 특징으로 하는 반도체 패키지.
  8. 제 7 항에 있어서, 상기 전도성물질은 금속 알갱이를 포함하는 전도성 잉크인 것을 특징으로 하는 반도체 패키지.
  9. 다수의 반도체 패키지 영역이 형성된 스트립 형태의 글래스에 중앙이 개방되고 전도성 물질이 노출되게 식각 처리된 부재를 접착수단으로 부착하는 공정과;
    상기 개방된 부재의 중앙 테두리면으로 노출된 전도성물질을 따라 범퍼를 융착시켜 반도체 칩을 부착하는 공정과;
    상기 반도체 칩 주변의 부재상으로 노출된 부재의 전도성물질에 다수의 인출단자를 부착하는 공정과;
    상기 스트립 형태의 글래스를 반도체 패키지 영역 단위로 소잉하는 공정으로 이루어진 것을 특징으로 반도체 패키지 제조방법.
  10. 제 9 항에 있어서, 상기 인출단자 부착 공정전에, 부재와 칩간에 융착되어 있는 범퍼를 따라 코팅재를 몰딩하는 공정이 진행되는 것을 특징으로 하는 반도체 패키지 제조방법.
  11. 제 9 항에 있어서, 상기 부재에 범퍼를 융착시켜 반도체 칩을 부착하는 공정전에, 칩과 부재간에 융착된 범퍼 안쪽 둘레를 따라 댐을 형성하는 공정이 진행되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR10-2000-0039957A 2000-07-12 2000-07-12 반도체 패키지 및 그 제조방법 KR100464563B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0039957A KR100464563B1 (ko) 2000-07-12 2000-07-12 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0039957A KR100464563B1 (ko) 2000-07-12 2000-07-12 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020006343A true KR20020006343A (ko) 2002-01-19
KR100464563B1 KR100464563B1 (ko) 2004-12-31

Family

ID=19677643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0039957A KR100464563B1 (ko) 2000-07-12 2000-07-12 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100464563B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032027A (ko) * 2000-10-25 2002-05-03 듀흐 마리 에스. Ｃｃｄ 이미징 칩용 패키징 구조
WO2005031873A1 (en) * 2003-10-01 2005-04-07 Optopac, Inc. An electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
KR100511728B1 (ko) * 2000-12-01 2005-08-31 닛뽕덴끼 가부시끼가이샤 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6943424B1 (en) 2004-05-06 2005-09-13 Optopac, Inc. Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof
WO2005098944A1 (en) * 2004-04-12 2005-10-20 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
WO2006025698A1 (en) * 2004-09-02 2006-03-09 Optopac, Inc. Method of making camera module in wafer level
US7141869B2 (en) 2004-11-08 2006-11-28 Optopac, Inc. Electronic package for image sensor, and the packaging method thereof
US7291518B2 (en) 2003-10-01 2007-11-06 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137663A (ja) * 1990-09-28 1992-05-12 Toshiba Corp 固体撮像装置
JP2768315B2 (ja) * 1994-09-22 1998-06-25 日本電気株式会社 半導体装置
JPH09330994A (ja) * 1996-06-12 1997-12-22 Texas Instr Japan Ltd 半導体装置
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
JPH10209322A (ja) * 1997-01-22 1998-08-07 Hitachi Ltd 半導体装置およびその実装構造
JPH11176873A (ja) * 1997-12-15 1999-07-02 Hitachi Ltd Ｂｇａ形半導体装置およびその実装構造体

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032027A (ko) * 2000-10-25 2002-05-03 듀흐 마리 에스. Ｃｃｄ 이미징 칩용 패키징 구조
KR100511728B1 (ko) * 2000-12-01 2005-08-31 닛뽕덴끼 가부시끼가이샤 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
WO2005031873A1 (en) * 2003-10-01 2005-04-07 Optopac, Inc. An electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US7291518B2 (en) 2003-10-01 2007-11-06 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
WO2005098944A1 (en) * 2004-04-12 2005-10-20 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
US7122874B2 (en) 2004-04-12 2006-10-17 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
KR100886904B1 (ko) * 2004-04-12 2009-03-09 옵토팩 주식회사 소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법
US6943424B1 (en) 2004-05-06 2005-09-13 Optopac, Inc. Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof
WO2005109513A1 (en) * 2004-05-06 2005-11-17 Optopac, Inc. Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof
WO2006025698A1 (en) * 2004-09-02 2006-03-09 Optopac, Inc. Method of making camera module in wafer level
US7141869B2 (en) 2004-11-08 2006-11-28 Optopac, Inc. Electronic package for image sensor, and the packaging method thereof

Also Published As

Publication number Publication date
KR100464563B1 (ko) 2004-12-31

Similar Documents

Publication Publication Date Title
US7964945B2 (en) Glass cap molding package, manufacturing method thereof and camera module
US7453509B2 (en) Digital camera with a transparent core disposed between a lens and a light-sensitive sensor
US7593636B2 (en) Pin referenced image sensor to reduce tilt in a camera module
US20050116138A1 (en) Method of manufacturing a solid state image sensing device
JP2843464B2 (ja) 固体撮像装置
US8120128B2 (en) Optical device
US7576402B2 (en) Semiconductor device, method of manufacturing the same, and camera module
KR100730726B1 (ko) 카메라 모듈
TWI694277B (zh) 鏡頭模組及該鏡頭模組的組裝方法
JP2007027713A (ja) 透明カバーが付着されている光学装置の製造方法及びそれを利用した光学装置モジュールの製造方法
US20100231766A1 (en) Imaging device
CN101271913A (zh) 光学器件、摄像机模块、手机、数码静态摄像机及医疗用内窥镜
KR20050035091A (ko) 광학디바이스 및 그 제조방법
US6784534B1 (en) Thin integrated circuit package having an optically transparent window
TWI761670B (zh) 鏡頭模組及電子裝置
KR100464563B1 (ko) 반도체 패키지 및 그 제조방법
US20080061425A1 (en) Chip package structure and fabricating method thereof
JP2009111334A (ja) 光学デバイスおよびその製造方法、並びに半導体デバイス
KR100756245B1 (ko) 카메라 모듈
KR100208634B1 (ko) 표면 실장형 반도체 장치
US20020074628A1 (en) Flexible wiring film, and semiconductor apparatus and system using the same
US20040245613A1 (en) Chip scale package and method of fabricating the same
JPH0846224A (ja) オプトエレクトロニック組立体及びその製造方法及び使用方法
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
KR20000050478A (ko) 고체 촬상 소자 이미지 센서 모듈 및 그 조립방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 16