KR100886904B1 - 소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법 - Google Patents

소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법 Download PDF

Info

Publication number
KR100886904B1
KR100886904B1 KR1020067020335A KR20067020335A KR100886904B1 KR 100886904 B1 KR100886904 B1 KR 100886904B1 KR 1020067020335 A KR1020067020335 A KR 1020067020335A KR 20067020335 A KR20067020335 A KR 20067020335A KR 100886904 B1 KR100886904 B1 KR 100886904B1
Authority
KR
South Korea
Prior art keywords
substrate
light sensing
photosensitive
die
front surface
Prior art date
Application number
KR1020067020335A
Other languages
English (en)
Other versions
KR20070009607A (ko
Inventor
김덕훈
Original Assignee
옵토팩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵토팩 주식회사 filed Critical 옵토팩 주식회사
Publication of KR20070009607A publication Critical patent/KR20070009607A/ko
Application granted granted Critical
Publication of KR100886904B1 publication Critical patent/KR100886904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

광 감지 소자 용 전자 패키지가 제공된다. 패키지는 소정 파장 범위 내의 빛에 대해 실질적으로 투명한 물질의 기판을 포함하도록 형성된다. 또한, 패키지는 그 전면 측 상에 정의된 광 감지 영역을 갖는 하나 이상의 광 감지 다이를 포함하도록 형성된다. 광 감지 다이는 광 감지 영역 주위에 배치된 복수의 배선 접합에 의해 기판에 실장되고, 그에 의해 광 감지 다이의 전면 측은 기판의 전면 표면으로부터 간극을 두고 이격된다. 밀봉 구조가 광 감지 다이와 기판 사이에서 실질적으로 밀봉된 방식으로 내부 공동을 연속적으로 포획하도록, 밀봉 구조가 형성되어 그 주위의 간극의 일부를 채우도록 배선 접합 주위에서 연장한다. 내부 공동은 광 감지 다이의 광 감지 영역과 통한다.
밀봉, 댐 구조, 해자 구조, 노 플로우 언더필 (no-flow underfill) 물질

Description

소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법{ELECTRONIC PACKAGE HAVING A SELAING STRUCTURE ON PREDETERMINED AREA, AND THE METHOD THEREOF}
본 발명은 전반적으로 반도체 집적 회로의 전자 패키징에 관한 것이다. 구체적으로, 본 발명은 하나 이상의 광 감지 소자의 광 감지 영역을 보호하기 위한 밀봉구조를 갖는 광 감지 반도체 소자의 전자 패키징에 관한 것이다.
광 센서와 관련된 애플리케이션을 위한 신규한 전자 패키징 기술이 함께 계류 중인 미국 특허 출원 제 10/692,816 호, 제 60/507,100 호, 10/829,273 호 및 제 60/536,536 호에 개시되어 있으며, 이들의 개시 내용은 여기에 참조로 포함된다. 도 1 내지 2b 는 그러한 기술에 의해 구현된 특정한 예시적 전자 패키지의 개략 단면도를 도시하며, 이에 대한 더 자세한 설명은 그러한 공동 계류 출원에 포함된다.
도 1 에 도시된 패키지는 통상 일반적인 애플리케이션에 적합한 반면, 도 2a, 도 2b 에 도시된 것은 변함없이 작은 사이즈가 주요 관심사인 휴대 전화 카메라 모듈 애플리케이션에 특히 적합하다.
도시된 유형의 패키지에서, 광 센서 소자는 도시된 구성에서 상부 표면의 중앙에 정의된 특정한 광 감지 영역을 정의한다. 관심 있는 특정 파장 영역 내의 빛 에 대해 충분한 투과율 (transmittance) 을 갖는 기판에 광 센서 소자가 제공된다. 기판은, 예를 들어, 광 센서 소자가 가시 광선 파장 내의 빛을 감지하기 위한 것인 경우 유리 물질로 형성될 수 있다. 기판의 전면 표면 (도시된 구성에서는 기판의 하부 표면) 상에 배선 (interconnection) 라인 및 하나 이상의 패시베이션 (passivation) 층이 형성되고, 광 센서 소자와 기판 사이에서는 통상 플립칩 (flipchip) 배선이 채용된다. 또한, 광 센서 소자와 그것이 연장하는 광 감지 영역의 측벽부를 보호하기 위해 밀봉 구조가 제공된다. 최종 패키지에는 통상 남땜 (solder ball) 및 디커플링 커패시턴스와 같은 다른 구조도 적절한 공지 수단을 이용하여 제공되지만, 그들의 상세한 설명은 본 발명의 명확한 이해를 위해 필수적이지 않으며, 따라서 여기서는 생략한다.
최종 전자 패키지의 수명 및 신뢰성을 위해 매우 효율적이면서도 비용 효율적으로 실현 가능한 밀봉 구조가 필요하다. 이상적으로는, 밀봉 구조가 주어진 광 센서 소자를 습기 침투로부터 보호하고 먼지가 침투하거나 광 감지 영역을 오염시키는 것을 방지하는 역할을 하게 된다. 그 구조는 광 감지 영역 주변에, 광 감지 영역을 침범하여 그곳의 광 강도를 저하시키지 않으면서 실질적으로 밀봉된 내부 공동 (cavity) 을 정의하도록 구성된다. 특히 마이크로 렌즈 구조가 광 센서 소자 상부에 채용된 경우, 그러한 공동의 실질적으로 밀봉된 구조의 형성은 마이크로 렌즈가 하부의 광 다이오드 각각으로의 빛을 적절하게 증폭하는데 중요하다.
본 발명의 목적은 광 감지 영역 주위에 실질적으로 밀봉된 내부 공동을 정의하는 밀봉 구조가, 간단하고 경제적인 방식으로 실현된 전자 패키지를 제공하는 것이다. 이 목적 및 다른 목적들이 본 발명에 따라 형성된 전자 패키지에 의해 달성된다.
패키지는 소정 파장 범위 내의 빛에 대해 실질적으로 투명한 물질로 형성된 기판을 포함한다. 패키지는 그 전면 측 상에 정의된 광 감지 영역을 갖는 하나 이상의 광 감지 다이 (die) 를 더 포함한다. 광 감지 다이는 광 감지 영역 주위에 배치된 복수의 배선 접합 (interconnection joint) 에 의해 기판으로 실장되고, 그에 의해 광 감지 다이의 전면측은 기판의 전면 표면으로부터 간극을 두고 이격된다. 밀봉 구조는, 광 감지 다이와 기판 사이에서 내부 공동을 실질적으로 밀봉된 방식으로 연속적으로 포획하도록, 그 주위의 간극의 일부를 채우도록 배선 접합 주위에서 연장한다. 이 내부 공동은 광 감지 다이의 광 감지 영역과 통한다.
본 발명의 바람직한 실시형태에 따르면, 전자 패키지의 반도체 다이 각각은 하나 이상의 광 감지 영역 및 그 위에 형성된 복수의 접착 패드를 포함한다. 기판은 반도체 다이에 의한 검출을 위해 가시 파장을 갖는 빛에 대해 충분히 투명한 물질로 형성된다. 복수의 배선 금속 라인을 형성하기 위해 기판에 하나 이상의 패터닝된 금속층이 제공된다. 또한, 기판에는 배선 금속 라인을 보호하기 위한 하나 이상의 패터닝된 패시베이션 층이 제공되며, 패시베이션 층은 기판 측 접착 패드를 정의하는 복수의 개구를 갖도록 형성된다. 이러한 패드는, 광 감지 다이로의 배선을 형성하기 위한 한 세트 이상의 패드, 및 필요에 따라 외부 시스템 및/또는 내부 소자로의 배선을 형성하기 위한 다른 한 세트 이상의 패드를 포함한다.
바람직한 실시형태에 따르면, 광 감지 반도체 다이와 기판 사이의 전자 패키지 내에 플립칩 배선이 형성된다. 광 감지 반도체 다이와 기판 사이의 간극들은 실질적으로 밀봉 구조에 의해 채워지고, 그에 의해 밀봉 구조는 전체적으로 광 감지 반도체 다이의 광 감지 영역 주위에서 연장하도록 배치된다.
본 발명의 다른 실시형태에 따르면, 밀봉 구조는, 과량의 밀봉 또는 기타 외부 물질이 그런 물질이 없도록 유지되어야 하는 영역으로 플러딩, 누액 또는 전달되는 것을 막기 위해 패시베이션 층 위에 형성된 댐 구조를 포함한다. 본 발명의 다른 실시형태에서, 유사한 목적을 달성하기 위해 패시베이션 층 상에 해자 (ditch) 구조가 대신 형성될 수 있다.
밀봉 구조에서 채용된 밀봉 물질은 광 감지 소자 및 기판이 결합되긴 전 또는 후에 도포될 수 있다. 다양한 실시형태에서, 밀봉 물질은 플립칩 실장 또는 기타 양측의 조립 전에 광 감지 다이 또는 기판 상에 도포될 수 있다. 이 경우, 노 플로우 언더필 물질이 밀봉 물질로 채용된다. 다르게는, 일단 양측이 조립되고 그 사이의 배선이 형성되면, 물질이 도포될 수 있다. 이 경우, 에폭시 수지와 같은 물질이 기술 분야에서 알려지고 사용 가능한 여하한 적당한 구체적 기술을 이용하여 배선 접합 주위에 디스펜싱 될 수 있으며, 그에 의해 경화가 실시된다.
상술한 바와 같이, 본 발명에 따르면 광 감지 영역 주위에 실질적으로 밀봉된 내부 공동을 정의하는 밀봉 구조가 간단하고 경제적인 방식으로 실현된다.
도 1 은 본 발명에 따라 형성된 밀봉 구조를 갖도록 도시된, 공동 계류 출원 제 10/692,816 호에 개시된 바와 같은 예시적인 광 감지 전자 패키지의 개략 단면도이다.
도 2a 는 본 발명에 따라 형성된 밀봉 구조를 갖도록 도시된, 공동 계류 출원 제 10/892,273 호에 개시된 바와 같은 예시적인 광 감지 전자 패키지의 개략 단면도이다.
도 2b 는 도 2a 에 도시된 광 감지 전자 패키지 실시형태의 저면도이다.
도 3 은 본 발명의 일 실시형태에 따라 형성된 광 감지 전자 패키지의 일부의 평면도로서, 기판 및 광 감지 다이의 특정 영역을 개략적으로 도시한다.
도 4 는 본 발명의 일 실시형태에 따른 밀봉 구조에 포함된 댐 (dam) 구조를 갖도록 형성된, 도 2a, 2b 에 도시된 광 감지 전자 패키지 실시형태의 개략 단면도이다.
도 5 는 본 발명의 일 실시형태에 따른 밀봉 구조에 포함된 해자 (ditch) 구조를 갖도록 형성된, 도 2a, 2b 에 도시된 광 감지 전자 패키지 실시형태의 개략 단면도이다.
도 6 은 본 발명의 일 실시형태에 따른 밀봉 구조의 적어도 일부를 형성하기 위한 처리 단계의 시퀀스를 도시하는 개략도이다.
도 7 은 본 발명의 다른 실시형태에 따른 밀봉 구조의 적어도 일부를 형성하기 위한 처리 단계의 시퀀스를 도시하는 개략도이다.
도 8a 는 본 발명의 일 실시형태에 따라 형성된 광 감지 전자 패키지의 일부의 평면도로서, 경화 전 기판 상에 도포된 밀봉 물질의 예시적인 간헐적 패턴을 개 략적으로 도시한다.
도 8b 는 본 발명의 일 실시형태에 따라 형성된 광 감지 전자 패키지의 일부의 평면도로서, 경화 전 기판 상에 도포된 밀봉 물질의 다른 예시적인 간헐적 (intermittent) 패턴을 개략적으로 도시한다.
도 9a 는 밀봉 물질의 디스펜싱 (dispensing) 전에 도시된, 본 발명의 또 다른 실시형태에 따른 광 감지 전자 패키지의 일부의 단면도이다.
도 9b 는 도 9a 의 실시형태에서 도시된 광 감지 전자 패키지의 일부의 단면도로서, 배선 접합 주위의 밀봉 물질의 디스펜싱을 개략적으로 도시한다.
도 3 내지 5 를 참조하면, 본 발명의 예시적인 실시형태에 따라 그 위에 형성된 밀봉층 (140) 을 포함하는 밀봉 구조를 각각 갖는 예시적 패키지 (10, 20) 가 더 자세히 개략적으로 도시되어 있다. 명확성 및 단순성을 위해 도시된 패키지 내 유사한 구성요소는 유사한 참조 번호로 지시된다. 또한 접착 패드, 배선 라인, 페시베이션 층과 같은 세부 사항 및 특성은 설명의 명확성과 간결성을 위해 완전히 도시되지 않을 수 있다.
도시된 패키지 (10, 20) 각각을 형성하는데 있어, 통상 광 감지 반도체 웨이퍼에, 각각 웨이퍼의 전면 표면에 형성된 적절한 집적 회로를 갖는 복수의 다이스 (dice) 가 제공되고, 복수의 접착 패드가 제공된다. 웨이퍼는 하부의 집적 회로를 보호하기 위한 패터닝된 (patterned) 패시베이션 층을 그 전면 표면 상에 형성했다. 그에 따라 접착 패드에서 패터닝된 패시베이션 층 내에 개구가 제공된다. 결 과적인 광 감지 다이스 각각은 그 전면 또는 광 수용 표면에 하나 이상의 광 감지 영역을 정의한다.
웨이퍼 범핑 (bumping) 은, IBM 에 허여된 미국 특허 제 3,292,240 호 "소형 기능 소자 제조 방법 (Method of Fabricating Microminiature Functional Components)" 에 반영된 것과 같이 그 최초 소개 이래로 널리 사용되어 온 공지된 기술이다. 통상의 웨이퍼 범핑 공정은 웨이퍼 상에 접착 패드에 접속되는 플립 칩 범프 패드를 만들기 위한 하나 이상의 패터닝된 금속층을 형성하는 단계를 포함한다. 플립칩 범프 패드를 위해 사용되는 야금은 보통 언더 범프 야금 (UBM; Under Bump Metallurgy) 이라고 불리며, 통상적으로 접착 패드로의 양호한 고정, 범프 물질에 대한 양호한 확산 장벽 등과 같은 다양한 기능을 제공하기 위해 다층 구조를 사용한다.
많은 범프 물질이 본 기술 분야에 알려져 있다. 이는 금, 니켈, 구리, 및 주로 주석 기반 합금인 땜납 (solder) 합금을 포함한다.
UBM 을 증착하기 위해 다양한 기술이 본 기술 분야에 알려져 있다. 이는 스퍼터링, 전기 도금, 무전해 도금 등을 포함한다. 또한 범프를 형성하기 위해 다양한 기술이 본 기술 분야에 알려져 있다. 전기 도금 기술은 금 또는 구리 범프를 형성하는데 자주 사용되는 반면, 무전해 증착 기술은 니켈 또는 구리 범프를 형성하는데 자주 사용된다. 땜납 합금 범프의 경우에, 통상 전기 도금 기술 또는 인쇄 기술 중 하나가 이용된다.
본 발명에 따르면, 광 감지 반도체 웨이퍼는, 필수적이지는 않으나 바람직하 게는, 실제로 사용되는 구체적인 플립칩 범핑 및 실장 기술에 따라 접착 패드 (도 4 내지 5 의 225) 상에 형성된 UBM 패드를 포함한다. 다르게는, 본 발명의 광 감지 반도체 웨이퍼가, 필요한 경우, UBM 패드 상에 형성된 플립칩 범프를 더 포함할 수 있다.
기판은 보통 개별적으로 제조된다. 이 기판은 바람직하게는 초기에, 반도체 웨이퍼가 그 위에 제조된 복수의 다이스로 형성되는 것과 거의 동일한 방식으로 배치 (batch) 공정에서 복수의 단위 기판을 형성할 큰 영역을 갖는 웨이퍼 또는 패널 형태로 배치된다. 일반적으로, 기판 물질은 바람직하게는, 의도한 애플리케이션에서 요구되는 충분한 정도의 투명도, 기계적 강도 및 화학적 안정성을 갖는다.
도시된 광 감지 애플리케이션에서, 기판 물질은 그 뒤쪽에 충돌하는 빛을 그 앞쪽에 또는 앞쪽 근처에 배치된 광 감지 소자에 전달하도록, 특정 파장 또는 특정 파장 범위에서 실질적으로 투명하다. 알맞은 기판 물질은 바람직하게는 유리, 수정, 사파이어, 실리콘 등을 포함하나 이에 제한되지 않으며, 특정 기판 물질의 실제 선택은 의도한 애플리케이션에서의 관심 파장 범위에 따른다. 예시적인 애플리케이션은 예를 들어, x 레이, 자외선, 가시광선, 또는 적외선 스펙트럼 내의 파장에서 동작하는 광 감지 소자를 채용할 수 있다.
기판 물질은 필요한 제조 단계 동안 가해질 온도 및 처리 극한을 견딜 수 있도록 충분한 화학적 내성 및 기계적 안정성을 가져야 할 뿐만 아니라, 결과적인 소자에 기대되는 서비스 수명을 지원하도록 기대되는 환경 요인에 대한 충분한 내성도 가져야 한다. 가시 광선 파장 범위에서 동작하는 광 감지 소자용의 바람직한 기판 물질은, 기술 분야에 공지된, 광학 애플리케이션에 채용되는데 적당한 여하한 유리 물질이다. 그러한 유리 물질은 적당한 정도의 화학적 안정성 및 온도 안정성을 가지고, 많은 소스로부터 합리적인 비용으로 쉽게 입수 가능한 경향이 있다.
의도한 애플리케이션의 요구 사항에 따라, 기판은 그를 통한 광 전달을 향상시키기 위하여 그 하나 이상의 표면 상에 하나 이상의 얇은 필름 층으로 코팅될 수 있다. 그러한 코팅은, 관심 스펙트럼 전체에 대해 빛의 반사 손실을 최소화하는 역할을 하는, 광학 기술 분야의 당업자에게 잘 알려진 소위 무반사 코팅 (ARC; anti-reflection coating) 유형의 것일 수 있다. 유사하게, 기판은 특정 범위 파장에서 그를 통한 빛의 전달을 향상시키거나 감소시키기 위하여 그 하나 이상의 표면에 하나 이상의 얇은 필름 층으로 코팅될 수 있다. 그러한 코팅은 역시 광학 기술 분야에서 알려진 "광학 필터링" 유형의 것이다. 일예는 칩-온-보드 (chip-on-board) 휴대 전화 카메라 모듈에 대해 적외선 (IR) 저지 필터 (cut filter) 유리가 사용되는 것과 거의 동일한 방식으로 사용되는 적외선 저지 필터 코팅이다.
전기적 배선 라인을 만들기 위해, 하나 이상의 패터닝된 금속층 (110) 이 기판 (100) 의 전면 표면 (105) 상에 형성된다. 그리고, 그에 의해 정의된 배선 라인을 보호하기 위해 패터닝된 금속층 (110) 상에 하나 이상의 패터닝된 패시베이션 층 (120) 이 형성된다. 이 패터닝된 패시베이션 층 (120) 은 기판 측에 접착 패드를 만들기 위한 개구를 갖도록 형성된다. 이들 접착 패드는 기판 (100) 및 광 센서 (200), 외부 시스템, 그리고 존재하는 기타 다른 소자들의 배선 라인 사이에 전기적 상호 접속이 이루어질 수 있도록 한다.
본 발명에 따르면, 접착 패드 자체가 플립칩 범프를 만드는데 충분히 적합하지 않은 경우, 기판 (100) 은, 필수적인 것은 아니나 바람직하게는, 접착 패드 (115) 상에 형성되는 UBM 패드를 더 포함할 수 있다. 그들이 충분히 적합한지 여부는 주로 구체적인 접착 패드 물질 및 사용되는 플립칩 기술에 따른다. 또한, 본 발명에 따르면, 필수적인 것은 아니지만 기판이 UBM 패드 상에 형성되는 플립칩 범프를 더 포함할 수 있다.
도 4 및 도 5 에 도시된 각각의 실시형태에 도시된 바와 같이, 하나 이상의 광 감지 다이 (또는 광 센서; 200) 가, 바람직하게는 공지된 적당한 플립칩 조립 공정을 이용하여, 유닛 기판 (100) 상에 실장된다. 플립칩 조립 공정은 사용되는 범프 물질에 따라 적당한 다양한 변화를 가질 수 있다. 가장 일반적으로 사용되는 플립칩 실장 공정 중 하나에 따르면, 플립칩 접속은 납땜 범프를 이용하여 형성된다. 이 공정으로, 납땜 범프된 다이가 대응하는 납땜 범프 패드를 갖는 기판 상에 배치되고, 그 후 플럭스를 적용하여 땜납 물질의 고유 녹는점까지 가열된다.
알려진 다른 공정은 여하한 적당한 접착 패드에 금 범프를 접합하기 위해 열-음파 (thermo-sonic) 또는 열 압착 (thermo-compression) 접착을 포함한다. 열 압착 접착 공정은 균일 도전성 접착제 (ICA; Isotropic Conductive Adhesive), 불균일 도전성 접착제 (ACA; Anisotropic Conductive Adhesive), 또는 불균일 도전성 필름 (ACF; Anisotropic Conductive Film) 을, 예를 들어 금, 니켈 또는 구리 범프를 여하한 적당한 범프 또는 패드에 접합하는데 사용할 수 있다.
본 발명에 따른 전자 패키지 (10, 20) 는 어떤 구체적 플립칩 범프 물질 또 는 플립칩 조립 공정에 제한되지 않는다. 그러한 물질 및 공정의 구체적인 선택은 의도한 애플리케이션의 구체적 요구 사항에 따른다.
본 발명의 바람직한 실시형태에 따른 전자 패키지 (10, 20) 는 광 감지 반도체 다이 (200) 와 기판 (100) 사이의 주어진 배선 접합 (도시된 실시형태에서 플립칩 범프에 의해 형성됨) 주위의 간극 (gap) 을 채우도록 도시된 바와 같이 배치되고, 그에 의해 광 감지 반도체 다이 (200) 의 광 감지 영역 (150; 도 1, 2a, 3 참조) 에 폐쇄된 공동을 정의하는 밀봉층 (140) 을 포함하는 밀봉구조인 것이 바람직하다.
도 3 을 참조하면, 도시된 전자 패키지의 예시적 실시형태에서 반도체 다이 (200) 는 (광 감지 다이 (200) 가 기판 (100) 위로 연장하는) 중앙 영역부 (215) 를 감싸는 주변 영역부 (210) 를 포함한다. 밀봉층 (140) 이 중앙 영역부 (215) 주위로 연장하여 이를 감싸도록 주변 영역부 (210) 상에 형성된다. 그러므로 밀봉층 (140) 은 하나의 배선 점에서 다른 점까지의 중간 영역에서 반도체 다이 (200) 와 기판 (100) 사이에 존재할 우려가 있는 간극을 채운다. 그에 의해 밀봉층 (140) 은 최적의 광 통과를 위해 깨끗하게 유지되어야 하는 광 감지 영역 (150) 주위의 밀봉된 내부 공동의 외곽을 형성한다.
밀봉 구조에 의해 정의된 밀봉선 (145) 은 주변 영역부 (210) 내에서 연장하여 내부 공동의 측면 경계를 이룬다. 밀봉선 (145) 은, 광 감지 영역 (150) 을 침범하지 않고 그 주위에서 루프를 이룬다면, 도시된 것 외에도 여하한 등변 (regular) 또는 비등변 (irregular) 윤곽의 것일 수 있다. 바람직하게는, 이 루프 는 광 감지 영역 (150) 주위에서 실질적으로 연속적인 버퍼로서 형성된다.
밀봉 구조의 밀봉층 (140) 은, 필수적이지는 않으나 바람직하게는, 도포 시 소정의 특성 점도 (viscosity) 를 갖고 경화 시 더 큰 강도를 얻는 에폭시 기반의 수지 물질로 형성된다. 본 발명에 따르면, 불침투성 폐루프 밀봉층을 형성하도록 충분한 밀봉 물질이 도포되는 동시에, 광 감지 영역 (150) 내로의 과다한 물질 흐름 및 오염의 가능성을 제거하지는 못하더라도 경감하도록 과량의 그러한 물질이 도포되는 것을 방지하기 위해, 밀봉층 물질의 도포 동안 부피 및 위치 정확성이 충분히 제어된다.
에폭시 기반의 수지 물질은 통상의 접합 공정에서 도포 동안 흐르는 경향이 있다. 그러한 물질이 흐르는 주 동력은 우월한 표면 장력에서 유래하며, 주어진 물질 흐름의 평균 레이트 (즉, 점도) 가 동력에 정비례하고 그 점도에 반비례 한다. 과량의 물질이 도포되는 경우, 과량의 물질은 근처의 광 감지 영역 등의 이웃 영역으로 흐를 것이다. 초과 물질은 또한 광 감지 소자 전체를 벗어나 흐르며, 주어진 전자 패키지의 다른 주위 부분으로 이동하여 그 부분들에도 악영향을 준다. 예를 들어, 초과 물질은 이후 그 위로의 소자의 적절한 실장을 위해 깨끗하게 유지되어야 하는 접착 패드를 오염시킬 수 있다.
적절한 양의 밀봉 물질이 도포되는 경우에도, 잠재적으로 원하지 않는 영역으로 약간의 흐름 - 아주 적은 양의 물질인 경우라도- 이 반드시 발생한다. 이것은 "수지 누액 (resin bleed)" 이라 불린다. 에폭시 수지 시스템 혼합물은 통상 많은 분자 성분을 포함한다; 그리고 낮은 분자량을 갖는 일부 폴리머 분자 성분은 점도가 전체 수지 시스템의 평균 점도보다 낮기 때문에 누액되는 경향이 있다.
의도한 애플리케이션이 요구하는 경우, 밀봉 구조는 본 발명의 일 태양에 따라 보존 (retention) 구조의 형태로 포함되는 예방 수단 (preventive measures) 를 포함할 수 있다. 이들 보존 구조는 수지 플러딩 (flooding) 과 수지 누액 뿐만 아니라 다른 외부 오염물질이 광 감지 영역으로 침투하는 것을 최소화하거나 차단하도록 구성될 수 있다. 도 4 에 도시된 보존 구조는, 기판 (100) 과 광 감지 소자 (200) 부 사이의 배선 접합 영역의 기판 측 상의 패시베이션 층 (120) 위에 형성되는 댐 구조 (300) 이다. 하나 이상의 그러한 댐 구조 (300) 가 밀봉 구조의 물질을 수용하고 그 보호 기능을 효율적으로 수행하기 위해 충분한 높이로 배선 접합 주위에 형성될 수 있다. 도시된 바와 같이, 여하한 밀봉 물질의 광 감지 영역 (150) 상으로의 이동을 방지하기 위해 바람직하게는 적어도 하나의 댐 구조 (300) 가 배선 접합 내부에 배치된다. 댐 구조 (300) 는 깨끗하게 유지되어야 하는 영역 및/또는 소자에 따라 배선의 밀봉 구조 외부 (주어진 광 감지 영역 외부) 에 추가적으로 형성될 수 있다.
필수적인 것은 아니나 바람직하게는, 감광성 폴리머 물질이 댐 구조 (300) 를 형성하는데 사용된다. 에폭시 수지 기반 물질 등 기타 공지된 그러한 적절한 물질이 사용될 수 있다. 이러한, 소위 "댐" 물질은 수지 플러딩을 방지하기 위해 전자 패키징 분야에서 사용되어 왔다. 한 패키징 기술에서, 댐 물질은 먼저 디스펜싱 (dispensing) 에 의해 도포된다. 충진 물질 (filling material) (소위 "글롭 탑 코팅 (glop top coating) 물질" 등) 이 최종 댐 구조의 내부에 도포된다. 그러한 공정에서, 미리 디스펜스된 댐 물질은 나중에 디스펜스되는 충진 물질을 차단하는 역할을 한다.
바람직하게는, 댐 구조 (300) 는 채용되는 밀봉 물질의 주어진 양 및 유형에 대해 수지 플러딩 및 누액을 막기에 충분한 높이를 갖는다. 하나 이상의 댐 구조 (300) 가 그 위에 배치된 광 감지 소자 (200) 의 대향 표면에 근접하거나 거의 또는 (가능한 경우) 실제로 접촉하는 높이로 연장하여, 전체적으로 원하지 않는 물질의 광 감지 영역으로의 침투에 대한 효율적인 장벽으로서 기능한다. 개시된 실시형태에서, 각각의 댐 구조 (300) 는 바람직하게는 약 10 - 50 마이크로미터 범위의 높이를 갖도록 형성된다. 대부분의 애플리케이션에서 높이 치수에 비해 덜 중요할 수 있지만, 넓이 치수는 바람직하게는 약 20 - 500 마이크로미터 범위 내이다. 의도한 애플리케이션에 따라 정확한 치수 요구가 변화하므로, 다른 적절한 높이 및 넓이 치수가 각각의 댐 구조 (300) 에 대해 채용될 수 있다. 본 발명에서 특별한 높이 및 넓이 치수 세트가 요구되는 것은 아니다.
이러한 방식의 댐 구조 채용의 실제적인 단점은, 추가적인 물질층을 형성하고 필요한 추가적인 공정 단계를 수행하여야 하므로, 추가비용이 든다는 것이다. 그러므로 의도한 애플리케이션의 요구 사항 및 사용 가능한 자원에 따라, 다른 안전 장치가 바람직할 수 있다.
수지 플러딩 및 누액을 막기 위해 본 발명의 일 태양에 따라 채용될 수 있는 다른 보호 구조는 해자 (ditch) 구조이다. 도 5 에 도시된 바와 같이, 밀봉 구조는 기판 (100) 의 패시베이션 층 (120) 으로 형성된 하나 이상의 해자 구조 (400) 를 포함할 수 있다. 해자 구조 (400) 는 그것을 정의하는 역할을 하는 패시베이션 층 (120) 으로 형성될 수 있기 때문에, 이는 통상 있다고 해도 아주 적은 추가적 비용을 필요로 한다.
그럼에도 이 방식에는 잠재적인 단점이 있다. 여하한 배선 금속 라인이 패시베이션 층 (120) 의 주어진 부분 아래에 있는 경우, 배선 접합 주위에 연속적인 패루프를 따라 연장하도록 형성된 해자 구조는 루프를 따르는 어떤 지점에서 아래쪽의 금속 라인을 노출시킬 수 있다. 그들 금속 라인 상의 지점에서 초래되는 패시베이션 층 커버 및 보호의 손실은 소자 불량을 일으키기 쉽게 된다. 그러한 결과를 피하기 위해, 해자 구조의 분리된 세그먼트 (broken segment) 를 형성하여, 해자 세그먼트가 아래에 금속 라인이 없는 지점에서만 형성되도록 하는 것이 필요할 수 있다. 이는 해자 구조(들)가 안전하게 수용할 수 있는 밀봉 물질의 양을 제한하며, 그래서 의도한 애플리케이션에 따라 실현 가능한 해자 구조 (400) 는 과량의 밀봉 물질을 충분히 수용하고 원하지 않는 영역 상으로의 수지의 플러딩 또는 누액을 방지하는데 충분할 수도 있고 그렇지 않을 수도 있다. 댐 구조 (300) 와 같이, 해자 구조 (400) 는 과량의 밀봉 물질을 수용하기 에 충분하도록 깊고 넓어야 한다. 해자 구조 (400) 가 패시베이션 층 (120) 으로 패터닝 되므로, 특정 패시베이션 층의 해자 (400) 의 깊이는 패시베이션 층 (120) 의 두께에 의해 제한된다. 도시된 예시적인 실시형태에서, 각각의 해자 구조의 깊이는 필수적이지는 않으나 바람직하게는 약 4 - 20 마이크로미터 범위, 폴리머 패시베이션 층의 통상 두께이다. 각각의 해자 구조의 폭은 필수적이지는 않으나 바람직하게는 약 10 - 100 마이크로미터 범위 내, 또는 그 이상이다. 정확한 치수 요구 사항은 의도한 애플리케이션에 따라 변하므로, 다른 적당한 깊이 및 폭 치수가 각각의 해자 구조 (400) 에 대해 채용될 수 있다. 본 발명에서 특정한 깊이 및 폭 치수 세트가 요구되는 것은 아니다.
본 기술 분야에서 공지된 다양한 다른 밀봉 물질 및 그들을 적용할 수 있는 다양한 방법이 존재한다. 본 발명의 바람직한 실시형태에 따른 일례는 밀봉 물질로서 노 플로우 언더필 물질 (no-flow underfill material) 을 이용하는 것이다. 이는 기판 (100) 과 광 감지 소자 (200) 사이의 상호 접속을 위해 남땜 접합이 이용되는 경우에 실제적으로 가장 실용적이다.
노 플로우 언더필 물질은 일반적으로 플립칩 조립 분야에서 당업자에게 알려져 있다. 이들은 어떤 애플리케이션에서 접합 표면으로부터 금속 산화물을 제거하기 위해 금속 산화물과 반응하도록 사용되는 반응성 (reactive) 성분을 포함하는 에폭시 수지 기반 물질이다. 이는 수지 기반 플럭스인 땜납 플럭스, 소위 "노 클린 플럭스 (no-clean flux)" 의 특히 유용한 특성이다.
특히, 노 플로우 언더필 물질은 플럭싱 동작을 나타낼 뿐만 아니라, 주어진 접합 영역을 충진하고 그에 의해 "언더필" 물질이 일반적으로 제공하는 것과 같은 기계적 강도를 제공한다. 반면 언더필 물질 (노 플로우 외의 유형) 은 역시 에폭시 수지 기반 물질이지만, 플럭싱 동작을 보이지 않는다. 이들 물질 역시 전자 패키징 분야에서 당업자에게 잘 알려져 있다.
이제 도 6 내지 8b 를 참조하면, 접착 패드, 배선 라인, 패시베이션 층 등의 특정 세부 사항 및 특징은 설명의 명확성 및 간결성을 유지하기 위해 도시되지 않는다. 디핑 (dipping) 은 역시 플립칩 실장 분야에서 당업자에게 잘 알려진 통상적인 플립칩 실장 방법이다. 본 발명에 따라 채용될 수 있는 적당한 도포 방법의 일 예에서, 미리 선택된 노 플로우 언더필 물질이 도 6 에 도시된 바와 같이 범프된 광 감지 소자 (200) 을 그 안에 "디핑" 함으로써 도포될 수 있다.
도시된 방법에서, 범프된 광 감지 소자 (200) 의 플립칩 범프 (250) 는 공지된 적당한 유형의 테이블 장치로 디핑되고, 거기서 경화되지 않은 노 플로우 언더필 물질 (142) 의 층이 실질적으로 균일한 두께 (또는 깊이) 로 제공된다. 이 디핑 시에, 공지된 "핀 전달 (pin transfer)" 유형 공정에서와 같이 각각의 돌출된 플립칩 범프 (250) 하부로 특정량의 노 플로우 언더필 물질 (142) 의 전달이 일어난다. 다음으로, 광 감지 소자 (200) 는 그 기판 (100) 상으로 배치된다. 적절한 특성 땜납 리플로우 온도에서, 배선 지점의 땜납 물질은 용융되어 광 감지 소자 (200) 와 기판 (100) 사이에서 땜납 접합 접속을 형성하는 동시에, 노 플로우 언더필 물질 (142) 은 경화되어 그 주위에 밀봉층 (140) 을 형성한다.
본 발명의 일 태양에 따르면, 배선의 인접한, 그러나 상호 오프셋된 지점의 노 플로우 언더필 물질 (142) 은 경화 시 결합되어, 각각의 주위에 형성된 밀봉층 (140) 이 전체적으로 연결된다. 그러므로 배선 지점 자체는 떨어져 있을 수 있지만 일련의 배선 지점에 의해 정의된 경로를 따라 실질적으로 연속적인 밀봉층이 얻어진다. 주어진 실시형태에서, 광 감지 소자 (200) 상에서 배선 지점은 주어진 광 감지 영역 (150) 주위의 폐곡선을 나타낸다; 결과적으로, 배선 지점의 경화된 밀봉 층 부는 전체적으로 그 광 감지 영역 (150) 의 내부 공동 (155) 을 감싸는 연속적인 루프 밀봉층을 형성한다.
도 6 에 도시된 바와 같이 통상의 평면 (planar) 디핑 스테이션을 사용하는 실시형태에서, 경화되지 않은 노 플로우 언더필 물질 (142) 은 광 감지 소자 (200) 의 범프 높이보다 작은 두께 (또는 깊이) 로 테이블 (23) 상에서 유지되어야 한다. 반면, 광 감지 소자 (200) 의 중앙의 광 감지 영역 (150) 은 디핑 공정 동안 노 플로우 언더필 물질 (142) 에 의해 오염될 수 있다. 주어진 애플리케이션의 요구 사항이, 디핑 스테이션의 미경화 밀봉 물질 (142) 의 두께/깊이에 대한 이 제한이 너무 엄격하여 물질의 충분한 전달을 보장할 수 없는 것으로 판명되는 것이라면, 예를 들어 도 7 에 도시된 것과 같은 다른 도포 방법이 채용될 수 있다.
도 7 을 참조하면, 디핑 스테이션 (25) 은 미경화 밀봉 물질 (142) 을 고정하기 위해 결합된 2 개 부분 (25a, 25b) 을 갖는 것으로 도시된다. 도시된 예시적 구성에서, 디핑 스테이션 (25) 은 외부 (25a) 와 각각의 디핑 동작 동안 외부 (25a) 에 대해 아래쪽으로 이동할 수 있는 중앙부 (25b) 를 포함한다. 이 중앙부 (25b) 는 광 감지 소자 (200) 의 광 감지 영역 (150) 에 대응하도록 구성되어, 중앙부 (25b) 가 디핑 동작 동안 아래쪽으로 이동하면 광 감지 영역 (150) 은 깨끗하고 오염 없이 유지된다. 디핑 동작중에 광 감지 영역 (150) 은 그와 직접 대향하는 밀봉 물질 (142) 부분 (중앙부 (25b) 상에서 고정되는 부분) 으로부터 안전하게 이격된다.
도 6 및 7 에 도시된 예시적인 방법을 이용하여, 광 감지 영역 (150) 에서 전자 패키지 내에 형성되는 공동 (155) 은 필수적이지는 않으나 바람직하게는 약 30 - 50 마이크로미터 범위의 높이를 갖는다. 플림칩 범프 (250) 는 필수적이지는 않으나 바람직하게는 적어도 초기에 약 5 - 80 마이크로미터의 높이이다. 적어도 하나의 패터닝된 금속층 및 적어도 하나의 패시베이션 층이 간극에서 기판 (100) 과 광 감지 소자 (200) 사이의 전체 공간 중 일부를 차지하므로. 밀봉층 (140) 에 의해 충진된 간극은 보통 높이가 공동 (155) 보다 작게 된다. 예를 들어, 주어진 실시형태에서 간극 높이는 약 5 - 45 마이크로미터의 범위 내에 있다.
또한, 도 6 및 7 에 도시된 예시적인 도포 방법에서, 디핑 스테이션에 제공된 미경화 노 플로우 언더필 물질 (142) 은 주어진 실시형태에서 약 25 - 100 마이크로미터 범위일 수 있다. 물론 노 플로우 언더필 물질 (142) 의 전체 부피는 디핑 스테이션 테이블 상에 유지되는 그 노 플로우 언더필 물질 (142) 의 두께/깊이를 변화시킴으로써 조절될 수 있다.
도 6 및 7 에 도시된 예시적인 방법은 기판 측과 조립되기 전의 광 감지 소자 측 상에 미 경화 노 플로우 언더필 물질 (142) 을 도포하며, 그 후 기판 측과의 조립 시 땜납 접합을 형성하는 동안의 동시적 경화가 실시된다. 그러나 다른 방법에서, 미경화 노 플로우 언더필 물질은 광 센서 측보다 기판 측 상에 먼저 도포될 수 있다. 이와 관련하여 많은 기술이 본 분야에 공지되어 있다. 이는, 잉크 젯, 초음파 스프레이, 니들 (needle) 디스펜싱, 탐폰 (tampon) 인쇄, 핀 전달, 스크린 또는 스텐실 인쇄 등을 포함한다.
도 8a, 8b 의 설명예에서 도시된 바와 같이, 미경화 밀봉 물질 (142) 은, 플 림칩 조립 후 폐루프 밀봉층 (140) 을 생성하기 위해 광 감지 영역 (210) 주위에 패터닝된 일련의 '토트 (dot; 142a)' 또는 일련의 '스트립 (strip)' (또는 선 세그먼트) (142b) 로 기판 (100) 상에 도포될 수 있다. 도트 (142a) 및 스트립 (142b) 은 각각 돌출된 광 감지 영역 (210') 의 외부에, 그러나 바람직하게는 광 감지 소자의 돌출된 외곽선 (200') 내부에 도포된다. 도시된 도포 패턴은 완전히 예시적인 것으로, 본 발명에 따라, 미경화 밀봉 물질의 도트 (142a) 와 스트립 (142b) 모두가 영역 (210') 주위에서 기판에 도포되는 설명된 2 가지의 조합 등, 다양한 다른 적절한 방식이 채용될 수 있다.
상용의 노 플로우 언더필 물질은 실온에서 통상 약 10 - 30 Pa-sec 의 점도를 나타낸다. 공지된 장비는 현재, 대부분의 애플리케이션에 대해 충분한 정도의 도포 부피 및 위치 제어를 유지하면서 약 300 마이크로미터의 정도로 낮은 도트 지름 또는 스트립 폭으로 노 플로우 언더필 물질을 도포할 수 있다. 도포된 노 플로우 언더필 물질의 부피는 도트 지름, 스트립 폭, 및 도트 (142a) 및/또는 스트립 (142b) 사이의 공간 중 하나 이상을 변화시켜 조정될 수 있다.
본 발명의 바람직한 실시형태에서, 노 플로우 언더필 물질 (142) 은, 바람직하게는, 기판 측 상의 적당한 밀봉 영역 상으로, 도 8a, 8b 에 도시된 바와 같은 일련의 도트 (142a) 또는 스트립 (142b), 또는 이들의 조합으로 도포된다. 필수적이지는 않으나 바람직하게는, 도트 (142a) 및 스트립 (142b) 은 약 200 - 500 마이크로미터 범위 내에서, 도포 가능한 도트 지름 또는 스트립 폭으로 도포된다.
ACA 또는 ACF 물질이 본 발명의 다양한 실시형태에서 금, 구리 또는 니켈 범 프를 기술 분야에서 알려진 여하한 적당한 방법으로 대응 범프 또는 패드와 접합하는데 사용될 수 있다. ACA 및 ACF 는 도전성 입자를 갖는 에폭시 수지 물질로서, 통상 금, 구리 또는 니켈 범프를 갖는 플립칩 소자의 플립칩 실장에 사용된다. ACA 의 경우, ACA 물질은 보통 액상의 에폭시 수지 기반 물질이므로, 노 플로우 언더필 물질이 도포되는 방식과 거의 동일한 방식으로 도포된다. ACF 의 경우, ACF 물질은 공지된 적당한 테이프 실장 방법을 이용하여 기판 측 상으로 도포된다. 주어진 광 감지 다이 (200) 는 그 후 공지된 적당한 열 압착 공정을 이용하여 기판 상으로 실장된다. 그에 따라 전기적 접합이 형성되고, 동시에 열 압착은 밀봉 물질 (142) 이 그 밀봉층 (140) 으로 경화되게 한다. 통상의 애플리케이션에서, 테이프 실장 공정은 0.1 - 0.8 MPa 로 60 -100 도C 에서 약 1 - 5 초 동안의 열 압착을 포함한다. 플립칩 실장 공정은 통상 50 - 150 MPa 로 180 - 200 도C 에서 약 5 - 10 초 동안의 열 압착을 포함한다.
밀봉 물질 도포의 다른 대안적 방식에서, 물질은 광 감지 소자와 기판 측이 결합된 후에도 인-시튜(in situ)로 적절한 영역에 도포될 수 있다. 그러한 대체적 방식의 일 예는 미경화 밀봉 물질 (142) 을 미리 실장된 광 감지 다이 (200) 의 바로 근방에 외과적으로 (surgically) 위치시키는 니들 디스펜싱의 사용을 포함할 수 있다. 그러한 예시적인 방법은 도 9a 및 9b 에 매우 일반적으로 도시되며, 여기서 접착 패드, 배선 라인, 패시베이션 층 등의 세부 사항 및 특성은 명확성 및 간결성을 위해 도시되지 않는다.
이 방법에서, 인접한 구조가 오염물질 및 노출된 범프 및 패드 부의 오염이 문제가 되지 않도록 하는 역할을 위해 배치되므로, 공지된 여하한 적당한 액상 에폭시 수지 물질이 사용될 수 있다. 따라서 이 방법은 노 플로우 언더필 물질의 사용을 필요로 하는 다른 방법에 비해 훨씬 쉽고 간단하다는 등의 실용적 장점을 제공할 수 있다. 그럼에도 불구하고, 이 방법의 주요한 단점은 디스펜싱 니들 (30) 을 수용하기 위한, 플립칩 실장된 광 감지 소자 (200) 주위의 필수적인 작업 공간 (170) 의 크기이다. 디스펜싱 니들 (30) 이 주어진 배선 접합의 바로 주변의 적당한 영역으로 접근하고 미경화 밀봉 물질 (143) 을 도포하기 위해, 이 작업 공간 (170) 은 충분한 여유 공간을 제공하여야 한다.
현재 사용 가능한 최소 니들 크기는 통상 내경이 약 150 마이크로미터 정도이고, 최소 니들 벽 두께는 약 75 마이크로미터 정도이다. 위치 정확도에 있어 약 +/- 12 마이크로미터의 고 정밀 장치 배치의 실제적 한계 하에서, 니들 디스펜싱을 안전하고 효과적으로 수용하기 위해 적어도 약 350 마이크로미터의 여유 공간을 제공하는 작업 공간 (170) (광 감지 다이 (200) 와, 인접 범프 또는 패드 (160) 및/또는 기판 (200) 과 같은 인접하는 구조 사이) 이 필요하게 된다. 대부분의 핸드 헬드 애플리케이션의 경우와 같이 매우 소형의 전자 패키지를 요구하는 주어진 애플리케이션에서, 이는 제한 요인일 수 있다. 그렇지 않은 경우, 의도한 애플리케이션이 허용한다면, 이 방법은 희망 밀봉층 (140) 을 생성하는데 가장 단순하고 현실적인 수단을 대표할 수 있다. 그 경우의 이용을 위해, 수많은 액상 수지 물질이 상업적으로 입수 가능하며, 이들은 약 3 - 50 Pa-sec 범위의 점도를 갖는다.
본 발명에 따른 특유한 패키지는 CCD 또는 CMOS 와 같은 공지된 다양한 유형의 기술로 제조된 모든 유형의 광 센서 도는 광 검출기에 적용할 수 있다. 본 발명은 캠코더, 디지털 스틸 카메라, PC 카메라, 모바일 폰 카메라, PDA, 및 핸드 헬드 카메라, 보안 카메라, 장난감, 자동차 장비, 바이오메트릭스 등과 같은 이미지 센서가 사용되는 영역에는 어디나 적용할 수 있다. 본 발명은 또한 팩스 기계, 스캐너, 바코드 리더 및 스캐너, 디지털 복사기 등에 사용되는 것과 같은 선형 어레이 이미지 센서에 적용할 수 있다. 동일하게, 모션 디텍터, 광 레벨 센서, 위치 또는 추적 시스템 등에 사용되는 단일 다이오드 또는 4-쿼드런트 (quadrant) 다이오드와 같은 비 이미징 (non-imaging) 광 센서의 패키징에도 적용할 수 있다. 또한, 본 발명은 특정한 소정 영역에서만 밀봉을 필요로 하는 다른 일반적인 전자 패키지에 애플리케이션 가능하다.
본 발명이 그 구체적인 형태 및 실시형태와 관련하여 설명되었으나, 본 발명의 사상 및 범위를 벗어나지 않고도 상술한 것 외의 다양한 변형이 이루어질 수 있음을 인식할 수 있을 것이다. 예를 들어, 구체적으로 도시되거나 설명된 구성 요소는 균등한 구성 요소로 대체될 수 있고, 특정 특성은 다른 특성과 독립적으로 사용될 수 있으며, 어떤 경우에는 제조 또는 조립 단계의 구체적인 조합이 역전되거나 삽입될 수 있는데, 이들 모두는 첨부된 청구범위에서 정의된 본 발명의 사상 또는 범위를 벗어나지 않는다.

Claims (22)

  1. 소정 파장 범위 내의 빛에 대해 투명한 물질로 형성되고, 전면 표면(front surface)을 갖는 기판;
    상기 기판의 상기 전면 표면 상에 형성된 하나 이상의 패터닝된 패시베이션층;
    하나 이상의 광 감지 영역이 전면측(front side)에 정의되고, 상기 광 감지 영역 주위에 배치된 복수의 배선 접합에 의해 상기 전면측이 상기 기판의 전면 표면으로부터 간극을 두고 이격되도록 상기 기판에 실장되는 하나 이상의 광 감지 다이; 및
    상기 간극의 일부를 충진하여 상기 배선 접합 주위에 배치되고, 상기 광 감지 다이와 기판 사이에서 상기 광 감지 영역과 통하는 내부 공동(cavity)을 밀봉하게 둘러싸는 밀봉 구조를 포함하며,
    상기 밀봉 구조는 상기 패시베이션층에 의해 정의되며, 상기 배선 접합을 사이에 두고 상기 배선 접합과 상기 광 감지 영역의 사이 및 상기 배선 접합의 외측에 배치된 보존 구조; 및
    상기 보존 구조 내에 형성된 밀봉층을 포함하는 것을 특징으로 하는 광감지 소자 패키지.
  2. 제 1 항에 있어서, 상기 밀봉층은 에폭시 기반 수지 시스템을 갖는 조성물로 형성된 것을 특징으로 하는 광감지 소자 패키지.
  3. 삭제
  4. 제 1 항에 있어서, 상기 보존 구조는 상기 밀봉층으로부터 오프셋되고, 상기 패시베이션층으로부터 돌출되어 형성된 댐 구조를 포함하는 것을 특징으로 하는 광 감지 소자 패키지.
  5. 제 4 항에 있어서, 상기 댐 구조는 감광성(photo-definable) 폴리머 물질로 형성된 것을 특징으로 하는 광 감지 소자 패키지.
  6. 제 1 항에 있어서, 상기 보존 구조는 상기 밀봉층으로부터 오프셋되고, 상기 패시베이션층 내로 연장하도록 형성된 해자(ditch) 구조를 포함하는 것을 특징으로 하는 광 감지 소자 패키지.
  7. 제 1 항에 있어서, 상기 밀봉 구조는 상기 광 감지 영역을 둘러싸도록 구성된 폐곡선을 형성하고 상기 배선 접합 중 인접한 것들 사이에서 연장하는 것을 특징으로 하는 광 감지 소자 패키지.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 밀봉층은 노 플로우 언더필(no-flow underfill) 유형의 에폭시 수지 기반 물질로 형성되는 것을 특징으로 하는 광 감지 소자 패키지.
  10. 소정 파장 범위 내의 빛에 대해 투명한 물질로 형성되고, 전면 표면 상에 형성된 한 세트 이상의 패터닝된 금속 및 패시베이션층에 의해 정의된 복수의 접착 패드를 갖는 기판;
    상기 기판에 실장되고 전면 측 상에 정의된 광 감지 영역을 가지며, 상기 광 감지 영역의 외측 주변에 복수의 접착 패드가 형성된 하나 이상의 광 감지 다이;
    배선 접합을 형성하도록 상기 기판 및 상기 광 감지 다이의 접착 패드 사이에 연장 형성되어 상기 광 감지 다이와 상기 기판이 간극을 두고 이격되어 실장되도록 하는 플립칩 범프; 및
    상기 간극의 일부를 충진하여 상기 배선 접합 주위에 배치되고, 상기 광 감지 다이와 기판 사이에서 내부 공동을 정의하도록 상기 광 감지 영역을 밀봉 가능하게 둘러싸는 폐로프 구성을 갖는 밀봉 구조를 포함하며,
    상기 밀봉 구조는 상기 패시베이션층에 의해 정의되며, 상기 배선 접합을 사이에 두고 상기 배선 접합과 상기 광 감지 영역의 사이 및 상기 배선 접합의 외측에 배치된 보존 구조; 및
    상기 보존 구조 내에 형성된 밀봉층을 포함하는 것을 특징으로 하는 광감지 소자 패키지.
  11. 제 10 항에 있어서,
    상기 밀봉층은 노 플로우 언더필 유형의 에폭시 수지 기반 물질로 형성되는 것을 특징으로 하는 광 감지 소자 패키지.
  12. 제 10 항에 있어서,
    상기 밀봉 구조는 상기 기판의 상기 패시베이션층으로부터 상기 광 감지 다이의 상기 전면 표면까지 돌출하도록 형성되고, 상기 광 감지 영역 주위에서 연장하는 댐 구조를 포함하는 것을 특징으로 하는 광 감지 소자 패키지.
  13. 제 12 항에 있어서,
    상기 댐 구조는 감광성 폴리머 물질로 형성된 것을 특징으로 하는 광 감지 소자 패키지.
  14. 제 10 항에 있어서,
    상기 밀봉 구조는 상기 기판의 상기 패시베이션층 내로 형성되며 상기 밀봉층으로부터 오프셋되고 상기 밀봉층과 상기 광 감지 영역 사이에 배치되는 해자 구조를 포함하는 것을 특징으로 하는 광 감지 소자 패키지.
  15. 광 감지 소자 패키지를 제조하는 방법에 있어서,
    소정 파장 범위 내의 빛에 대하여 투명한 물질로 형성되고, 전면 표면을 갖는 기판을 설치하는 단계;
    상기 기판 전면 표면 상에 복수의 접착 패드를 정의하는 한 세트 이상의 패터닝된 금속 및 패시베이션층을 형성하는 단계;
    전면 상에 하나 이상의 광 감지 영역이 정의된 광 감지 다이를 하나 이상 설치하는 단계;
    상기 광 감지 다이의 상기 광 감지 영역의 외측 주변에 복수의 접착 패드를 형성하는 단계;
    상기 복수의 접착 패드 각각 상에 복수의 플립칩 범프를 형성하는 단계;
    상기 플립칩 범프를 노 플로우 언더필 유형의 미경화 에폭시 수지 기반 물질에 디핑하는 단계;
    상기 광 감지 다이의 상기 전면과 상기 기판의 상기 전면 표면이 간극을 두고 이격되도록 상기 광 감지 다이와 상기 기판을 플립칩 실장하여 상기 광 감지 영역 주위에 복수의 배선 접합을 형성하는 단계; 및
    상기 노 플로우 언더필 물질을 경화하여 상기 간극을 실질적으로 채우고 상기 광 감지 다이와 상기 기판 사이에 내부 공동이 정의되는 밀봉 구조를 형성하는 단계를 포함하며,
    상기 배선 접합이 형성되는 동안 상기 노 플로우 언더필 물질이 경화되는 광 감지 소자 패키지 제조 방법.
  16. 삭제
  17. 삭제
  18. 제 15 항에 있어서,
    상기 디핑하는 단계는
    외부와 내부를 갖는 다부품(multi-part) 테이블 조립체 상에 상기 노 플로우 언더필 유형의 물질을 제공하는 단계;
    상기 다부품 테이블 조립체의 상기 내부를 상기 외부에 대해 아래쪽으로 이동하는 단계; 및
    상기 외부에서 다부품 테이블 조립체의 상기 플립칩 범프를 상기 노 플로우 언더필 물질로 디핑하기 위해 상기 다부품 테이블 조립체 위에서 상기 광 감지 다이를 하강시키는 단계를 포함하는 광 감지 소자 패키지 제조 방법.
  19. 제 15 항에 있어서,
    상기 밀봉 구조를 형성하는 단계에서, 상기 패시베이션층으로부터 돌출하고 상기 내부 공동 주위에서 연속적으로 연장하는 댐 구조를 형성하는 것을 특징으로 하는 광 감지 소자 패키지 제조 방법.
  20. 광 감지 소자 패키지를 제조하는 방법에 있어서,
    소정 파장 범위 내의 빛에 대하여 투명한 물질로 형성되고, 전면 표면을 갖는 기판을 설치하는 단계;
    상기 기판 전면 표면 상에 복수의 접착 패드를 정의하는 한 세트 이상의 패터닝된 금속 및 패시베이션층을 형성하는 단계;
    전면 상에 하나 이상의 광 감지 영역이 정의된 광 감지 다이를 하나 이상 설치하는 단계;
    상기 광 감지 다이의 상기 광 감지 영역의 외측 주변에 복수의 접착 패드를 형성하는 단계;
    상기 복수의 접착 패드 각각 상에 복수의 플립칩 범프를 형성하는 단계;
    상기 기판의 전면 표면의 중앙 영역부 주위에 간헐적 패턴으로 노 플로우 언더필 유형의 미경화 에폭시 수지 기반 물질을 도포하는 단계;
    상기 광 감지 다이의 상기 전면과 상기 기판의 상기 전면 표면이 간극을 두고 이격되도록 상기 광 감지 다이와 상기 기판을 플립칩 실장하여 상기 광 감지 영역 주위에 복수의 배선 접합을 형성하는 단계; 및
    상기 노 플로우 언더필 물질을 경화하여 상기 간극을 실질적으로 채우고 상기 광 감지 다이와 상기 기판 사이에 내부 공동이 정의되는 밀봉 구조를 형성하는 단계를 포함하며,
    상기 배선 접합이 형성되는 동안 상기 노 플로우 언더필 물질이 경화되는 광 감지 소자 패키지 제조 방법.
  21. 제 20 항에 있어서,
    상기 미경화 노 플로우 언더필 물질은 일련의 이격된 점적(drop)으로 도포되고, 상기 각 점적은 도트 또는 길게 연장하는 스트립 형상이며, 상기 점적 중 인접한 것들은 상기 밀봉 구조를 형성하는 단계에서 경화 시 하나로 접합되는 것을 특징으로 하는 광 감지 소자 패키지 제조 방법.
  22. 제 19 항에 있어서,
    상기 댐 구조는 상기 패시베이션층 상에 배치된 감광성 폴리머 물질에 의해 형성되는 것을 특징으로 하는 광 감지 소자 패키지 제조 방법.
KR1020067020335A 2004-04-12 2005-04-07 소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법 KR100886904B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US56097704P 2004-04-12 2004-04-12
US60/560,977 2004-04-12
US10/937,252 US7122874B2 (en) 2004-04-12 2004-09-10 Electronic package having a sealing structure on predetermined area, and the method thereof
US10/937,252 2004-09-10

Publications (2)

Publication Number Publication Date
KR20070009607A KR20070009607A (ko) 2007-01-18
KR100886904B1 true KR100886904B1 (ko) 2009-03-09

Family

ID=35059751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067020335A KR100886904B1 (ko) 2004-04-12 2005-04-07 소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법

Country Status (5)

Country Link
US (2) US7122874B2 (ko)
JP (1) JP4575437B2 (ko)
KR (1) KR100886904B1 (ko)
CN (1) CN1938848A (ko)
WO (1) WO2005098944A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652375B1 (ko) * 2004-06-29 2006-12-01 삼성전자주식회사 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
TW200611350A (en) * 2004-09-21 2006-04-01 Advanced Semiconductor Eng Sensitive flip-chip bonding structure
US7438395B2 (en) * 2004-09-24 2008-10-21 Brother Kogyo Kabushiki Kaisha Liquid-jetting apparatus and method for producing the same
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7439098B2 (en) * 2005-09-09 2008-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package for encapsulating multiple dies and method of manufacturing the same
JP2007288755A (ja) * 2006-04-14 2007-11-01 Optopac Co Ltd カメラモジュール
WO2009113262A1 (ja) * 2008-03-11 2009-09-17 パナソニック株式会社 半導体デバイスおよび半導体デバイスの製造方法
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
US8350383B2 (en) * 2009-07-16 2013-01-08 International Business Machines Corporation IC chip package having IC chip with overhang and/or BGA blocking underfill material flow and related methods
JP2011091174A (ja) * 2009-10-21 2011-05-06 Tong Hsing Electronic Industries Ltd 薄型光電素子パッケージ
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器
CN102339841A (zh) * 2011-10-08 2012-02-01 江阴长电先进封装有限公司 无硅通孔高可靠性图像传感器封装结构
JP6120075B2 (ja) * 2013-07-19 2017-04-26 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法。
CN103395735B (zh) * 2013-08-05 2015-12-02 天津大学 微机电系统器件的封装结构
US9230739B2 (en) 2013-10-29 2016-01-05 Uchicago Argonne, Llc PLZT capacitor on glass substrate
US9627573B2 (en) 2014-02-21 2017-04-18 Maxim Integreated Products, Inc. Optical sensor having a light emitter and a photodetector assembly directly mounted to a transparent substrate
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
DE102016213878B3 (de) * 2016-07-28 2017-11-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür
DE102020202613A1 (de) 2020-03-02 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung
CN111969068A (zh) * 2020-07-22 2020-11-20 重庆鹰谷光电股份有限公司 一种特优双全应用的硅象限光电探测器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006343A (ko) * 2000-07-12 2002-01-19 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
DE3782201T2 (de) * 1986-07-16 1993-04-15 Canon Kk Halbleiterphotosensor und verfahren zu dessen herstellung.
US5302778A (en) * 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
DE4446471C2 (de) * 1994-12-23 1997-05-22 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
KR19990028493A (ko) * 1995-06-30 1999-04-15 니시무로 타이죠 전자부품 및 그 제조방법
JPH09232551A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 光電変換装置
US5903056A (en) * 1997-04-21 1999-05-11 Lucent Technologies Inc. Conductive polymer film bonding technique
JPH11121653A (ja) * 1997-07-31 1999-04-30 Fuji Film Microdevices Co Ltd 半導体装置とその製造方法
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6478976B1 (en) * 1998-12-30 2002-11-12 Stmicroelectronics, Inc. Apparatus and method for contacting a conductive layer
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2000286401A (ja) 1999-03-29 2000-10-13 Miyota Kk 固体撮像装置およびその製造方法
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
JP2001068654A (ja) * 1999-06-25 2001-03-16 Sony Corp 固体撮像素子および固体撮像素子の製造方法
US6495399B1 (en) * 1999-11-01 2002-12-17 Chartered Semiconductor Manufacturing Ltd. Method of vacuum packaging a semiconductor device assembly
JP2001203913A (ja) * 2000-01-21 2001-07-27 Sony Corp 撮像装置、カメラモジュール及びカメラシステム
JP2001250889A (ja) 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
JP2002009265A (ja) * 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
KR100343432B1 (ko) * 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP3810064B2 (ja) * 2002-03-15 2006-08-16 松下電器産業株式会社 液晶表示装置
US6878633B2 (en) * 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020006343A (ko) * 2000-07-12 2002-01-19 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
WO2005098944A1 (en) 2005-10-20
US20050224938A1 (en) 2005-10-13
US7122874B2 (en) 2006-10-17
KR20070009607A (ko) 2007-01-18
US20070007667A1 (en) 2007-01-11
CN1938848A (zh) 2007-03-28
JP2007533131A (ja) 2007-11-15
US7494848B2 (en) 2009-02-24
JP4575437B2 (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
KR100886904B1 (ko) 소정영역 상에 밀봉구조를 갖는 전자 패키지 및 그 방법
KR101902731B1 (ko) 반도체 장치 및 그 제조 방법 및 전자 기기
KR100498708B1 (ko) 반도체 소자용 전자패키지 및 그 패키징 방법
KR100839976B1 (ko) 웨이퍼 수준에서 카메라 모듈을 제조하는 방법
US7038287B2 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
KR100839975B1 (ko) 기판의 배면 상에 패터닝된 층을 갖는 전자 패키지 및 그제조방법
US20240038796A1 (en) Solid-state imaging device and electronic device
KR20050116760A (ko) 이미지 센서용 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180207

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 12