CN1938848A - 在预定区域具有密封结构的电子封装及其方法 - Google Patents

在预定区域具有密封结构的电子封装及其方法 Download PDF

Info

Publication number
CN1938848A
CN1938848A CNA2005800102907A CN200580010290A CN1938848A CN 1938848 A CN1938848 A CN 1938848A CN A2005800102907 A CNA2005800102907 A CN A2005800102907A CN 200580010290 A CN200580010290 A CN 200580010290A CN 1938848 A CN1938848 A CN 1938848A
Authority
CN
China
Prior art keywords
substrate
light
tube core
sensitive device
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800102907A
Other languages
English (en)
Inventor
金德勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optopac Co Ltd
Original Assignee
Optopac Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optopac Co Ltd filed Critical Optopac Co Ltd
Publication of CN1938848A publication Critical patent/CN1938848A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供了一种用于光敏器件的电子封装。所述封装包括由对于预定波长范围内的光基本透明的材料形成的衬底。所述封装进一步包括至少一个光敏管芯，所述光敏管芯具有在其正面侧限定的光敏区。所述光敏管芯通过围绕所述光敏区设置的多个互连接点，安装到所述衬底，从而所述光敏区的正面侧与所述衬底的正面被空隙隔开。密封结构形成为围绕所述互连接点延伸，以填充围绕所述互连接点的空隙部分，从而所述密封结构以基本密封的方式连续地围绕所述光敏区和所述衬底之间的内部空腔。所述内部空腔与所述光敏管芯的所述光敏区相通。

Description

在预定区域具有密封结构的电子封装及其方法
技术领域
本发明总体涉及半导体集成电路的电子封装。更具体地说，本发明涉及具有用于保护一个或多个光敏器件的光敏区的密封结构的光敏半导体器件的电子封装。
背景技术
在共同未决的美国专利申请10/692,816、60/507,100、10/829,273以及60/536,536中，公开了并入光传感器的用于应用的新型电子封装技术，其内容通过引用而并入本文。图1至图2B示意性地示出了采用上述技术实现的某些示例性的电子封装的剖面示意图，在这些共同未决的申请中包含了对这些技术的更加完整的说明。
图1中示出的封装通常适于一般的应用，而图2A、2B中示出的封装特别适于移动电话摄像头模块应用，在这种应用中，紧凑的尺寸总是最重要的考虑之一。
在所示类型的封装中，光传感器器件限定出特定的光敏区——在示出的配置中，光敏区被限定在上表面的中心部分。所述光传感器器件设有对某个感兴趣的波长范围的光具有足够透射率的衬底。例如，在光传感器器件用于感知可见光波长范围内光的情况下，所述衬底可以由玻璃材料构成。在所述衬底的正面(示出的配置中的衬底的底面)上方形成电互连线和一个或多个钝化层；并且在光传感器器件和衬底之间通常采用倒装芯片互连。另外，设置密封结构来保护光传感器器件的侧壁部分和其延伸围绕的光敏区。通常还在所得到的封装中，利用本领域公知的适当方式，设置例如焊接球和去耦电容等其他结构，但是它们的详细说明对于清楚地理解本发明并不是必要的，因而在此省略其详细说明。
高效且可以以较低成本实现的密封结构对于所得到的电子封装的耐久性和可靠性来说是必不可少的。实际上，所述密封结构将用于保护给定的光传感器器件吸取湿气，并防止微粒进入和污染光敏区。所述结构将被配置成限定围绕光敏区的基本密封的内部空腔，但不会侵入光敏区以至于减少其上的光强。尤其是在光传感器器件顶上采用微透镜结构的情况下，这种空腔的基本密封结构的形成，对于微透镜结构适当加强到达下面的各个光二极管的光来说是必要的。
发明内容
技术问题
本发明的目的在于提供一种电子封装，其中采用简单和节省成本的方式实现密封结构，所述密封结构围绕光敏区限定出基本密封的内部空腔。通过根据本发明形成的电子封装来实现该目的和其他目的。
技术方案
所述封装包括由对于预定波长范围内的光基本透明的材料形成的衬底。所述封装还包括至少一个光敏管芯，所述光敏管芯具有在其正面侧限定的至少一个光敏区。所述光敏管芯通过围绕所述光敏区设置的多个互连接点安装到所述衬底，从而所述光敏管芯的正面侧与所述衬底的正面被空隙隔开。密封结构围绕所述互连接点延伸，以填充围绕所述互连接点的空隙部分，从而所述密封结构以基本密封的方式在所述光敏管芯和所述衬底之间连续地封闭出内部空腔。所述内部空腔与所述光敏管芯的所述光敏区相通。
根据本发明的一个优选实施方案，所述电子封装的每个半导体管芯包括至少一个光敏区和在其上形成的多个焊接盘。所述衬底由对于可见光波长的光足够透明的材料形成，以由所述半导体管芯检测所述可见光波长。所述衬底设有用于形成多条互连金属线的至少一个构图的金属层。所述衬底还设有用于保护所述互连金属线的至少一个构图的钝化层，所述钝化层形成有多个开口，以限定出衬底一侧的焊接盘。这种焊盘包括用于形成与所述光敏管芯的互连的至少一组焊盘，如果需要的话，这种焊盘还包括用于形成与外部系统和/或外部元件的互连的至少另一组焊盘。
根据优选的实施方案，在所述光敏半导体管芯和所述衬底之间的电子封装中形成倒装芯片互连。所述光敏半导体管芯和所述衬底之间的空隙基本上由所述密封结构填充，从而所述密封结构共同被设置成围绕所述光敏半导体管芯的光敏区延伸。
根据本发明的另一实施方案，所述密封结构包括形成于所述钝化层上方的堤坝(dam)结构，以防止任何多余的密封材料或其他外来的材料涌出到、溢出到或通过不应有该材料的区域。在本发明的再一实施方案中，可选地，可在所述钝化层上形成沟渠(ditch)结构，以用于类似的目的。
可以在所述光敏器件与所述衬底组装在一起之前或之后施加用于所述密封结构中的密封材料。在各种实施方案中，可以在倒装芯片安装或两个侧面的其他组装之前，将所述密封材料施加在所述光敏管芯上或衬底一侧。在这种情况下，采用非流动型底部填充材料来作为密封材料。作为一种选择，可以在两个侧面组装后施加所述材料，从而在两个侧面之间形成互连接点。在这种情况下，可以围绕所述互连接点，采用本领域公知的和可获得的任何适当精确的技术，分配例如液态环氧树脂的材料，随之实现固化。
有益效果
如上所述，根据本发明，可采用简单和节省成本的方式实现密封结构，所述密封结构围绕光敏区限定出基本密封的内部空腔。
附图说明
图1是如共同未决的申请10/692,816中所公开的示意性的光敏电子封装的剖面示意图，其中所述光敏电子封装被示出具有根据本发明形成的密封结构；
图2A是如共同未决的申请10/892,273中所公开的示意性的光敏电子封装的剖面示意图，其中所述光敏电子封装被示出具有根据本发明形成的密封结构；
图2B是图2A中所示的光敏电子封装的实施方案的底部平面图；
图3是根据本发明的一个实施方案形成的光敏电子封装的一部分的平面图，其中示意性地图解说明了衬底和光敏管芯的某些区域；
图4是图2A和2B中示出的光敏电子封装实施方案的剖面示意图，其中在根据本发明实施方案的密封结构中形成有堤坝结构；
图5是图2A和2B中示出的光敏电子封装实施方案的剖面示意图，其中在根据本发明实施方案的密封结构中形成有沟渠结构；
图6是图解说明根据本发明的实施方案的、用于形成密封结构的至少一部分的工艺步骤顺序的示意图；
图7是图解说明根据本发明的另一实施方案的、用于形成密封结构的至少一部分的工艺步骤顺序的示意图；
图8A是根据本发明的一个实施方案形成的光敏电子封装的一部分的平面图，其中示意性地图解说明了固化之前施加到衬底上的密封材料的示例性的间断的构图；
图8B是根据本发明的一个实施方案形成的光敏电子封装的一部分的平面图，其中示意性地图解说明了固化之前施加到衬底上的密封材料的另一示例性的间断的构图；
图9A是示出根据本发明的又一实施方案、在分配密封材料之前，光敏电子封装的一部分的剖视图；以及
图9B是图9A的实施方案中示出的光敏电子封装的一部分的剖视图，其中示意性地图解说明了在互连接点周围分配密封材料。
具体实施方式
现在参照图3至5，其中更加详细地示意性示出了根据本发明的示例性实施方案的、均具有密封结构的封装10、20，所述密封结构包括在其上形成的密封层140。为了清晰和简明，在图示的封装中，采用相同的附图标记来表示相同的元件。此外，为了保持说明书的清晰和简洁，可能未完全示出诸如焊接盘、互连线、钝化层等细节和特征。
当形成示出的各个封装10、20时，光敏半导体晶片通常具有多个管芯，每个管芯都具有形成于所述晶片的正面的适当的集成电路，并且每个管芯都具有多个焊接盘。在所述晶片的正面上方形成有构图的钝化层，以保护下面的集成电路。在构图的钝化层中，在焊接盘的位置相应地设有开口。所形成的各个光敏管芯在其正面或光接收面限定出至少一个光敏区。
晶片凸点形成技术是众所周知的技术(如后来转让给IBM的、题为“制作微型功能元件的方法”的第3,292,240号美国专利中所描述的)，这项技术一出现就得到了广泛使用。典型的晶片凸点形成工艺包括形成至少一个构图的金属层，来制作连接到晶片的焊接盘上的倒装芯片(flipchip)凸点焊盘。用于倒装芯片凸点焊盘的合金通常被称为凸点下合金(UBM)，并且通常采用多层结构来提供多种功能，例如与焊接盘的良好粘附，防止凸点材料扩散的良好扩散阻挡等。
许多凸点材料都是本领域公知的。它们包括金、镍、铜以及焊料合金，其中主要是基于锡的合金。
本领域中公知有多种用于沉积UBM的技术。它们包括溅射，电镀，无电电镀以及类似的技术。另外，本领域中公知有多种用于形成凸点的技术。在形成金或铜凸点时，经常采用电镀技术，而在形成镍或铜凸点时，经常采用无电镀沉积技术。在形成焊料合金凸点时，通常采用电镀技术或印刷技术。
根据本发明，根据实际采用的特定的倒装芯片凸点形成及安装技术，光敏半导体晶片优选(但并非必须)可以包括形成于焊接盘(图4至5中的225)上方的UBM焊盘。作为一种选择，如果需要的话，本发明的光敏半导体晶片可以进一步包括形成于所述UBM焊盘上方的倒装芯片凸点。
衬底通常是单独制作的。首先，衬底优选被设置为具有较大面积的晶片或平板的形式，以便与在半导体晶片上形成多个管芯的方式一样，通过批量生产而形成多个单元衬底。通常，衬底材料优选具有如预期的应用所需的足够的透明度、机械硬度以及化学稳定性。
在示出的光敏应用中，衬底材料对于特定的波长或者特定范围的波长是基本透明的，以便将入射到衬底材料背面的光传输到设置在其正面或靠近其正面的光敏器件。适当的衬底材料优选包括但不限于玻璃、石英、蓝宝石、硅以及其他材料，特定的衬底材料的实际选择取决于预期的应用中所感兴趣的波长范围。示例性的应用可以采用工作在例如X射线、紫外线、可见光或红外光谱波长的光敏器件。
衬底材料必须不但要具有足够的耐化学腐蚀性和机械稳定性，以便经受住在必要的制作步骤中遭受的温度极限和处理极限，而且对于预期的环境因素要具有足够的抵抗性，以便维持所获得的装置的预期的使用寿命。用于工作在可见光波长范围的光敏器件的优选的衬底材料是本领域公知的、适于光学应用的任何适当的玻璃材料。这种玻璃材料往往具有适当的化学稳定性和温度稳定性，并且往往易于以合理的成本从许多资源中获得。
根据预期的应用的需要，可在衬底的一个或多个表面上涂上至少一层薄膜层，以提高穿过其的光透射性。这种涂层可以是精通光学领域的技术人员所公知的所谓的抗反射涂层(ARC)类型的涂层，该涂层用于使得所感兴趣的整个光谱区上的光的反射损耗最小化。类似地，可在衬底的一个或多个表面上涂上至少一层薄膜层，以提高或降低特定波长范围的光透射性。这种涂层是光学领域中公知的“光学滤波”型涂层。一个实施例是以板上芯片(COB)蜂窝摄像头模块中使用的IR截止滤光玻璃的相同方式来使用的红外(IR)截止滤光涂层。
在衬底100的正面105形成至少一个构图的金属层110，以制作电互连线。然后，在构图的金属层110上形成至少一个构图的钝化层120，以保护其所限定出的互连线。该构图的钝化层120形成有开口，以便在衬底一侧制作焊接盘115。这些焊接盘使得能够在衬底100和光传感器200的互连线、外部系统以及其他元件(如果有的话)之间实现电互连。
根据本发明，如果焊接盘115本身并不是十分适于制作倒装芯片凸点，那么衬底100可优选(但并非必须)进一步包括形成于焊接盘115上方的UBM焊盘。它们是否是十分适当，主要取决于所采用的特定的焊接盘材料和倒装芯片技术。同样根据本发明，所述衬底可以(但并非必须)进一步包括形成于所述UBM焊盘上方的倒装芯片凸点。
如图4和图5的各个实施方式所示，优选利用本领域公知的适当的倒装芯片组装工艺，将至少一个光敏管芯(或光传感器)200安装在单元衬底100上。根据所采用的凸点材料，倒装芯片组装工艺具有许多适当的变化。根据最常用的倒装芯片组装工艺之一，利用焊料凸点来形成倒装芯片接点。采用该工艺，将形成有焊料凸点的管芯放置在具有相应的焊料凸点焊盘的衬底上，然后采用助焊剂将其加热到焊接材料特有的熔化温度。
其他公知的工艺包括热声(thermo-sonic)焊接或热压焊，以使金制的凸点接合到任何适当的焊盘。例如在将金、镍或者铜凸点接合到适当的凸点或焊盘时，热压焊工艺还可以与各向同性导电胶(ICA)、各向异性导电胶(ACA)或者各向异性导电薄膜(ACF)一起使用。
根据本发明的电子封装10、20并不限于任何特定的倒装芯片凸点材料和任何倒装芯片组装工艺。这种材料和工艺的特定的选择将取决于预期的应用的特定需要。
根据本发明的优选实施方案的电子封装10、20包括密封结构，所述密封结构优选包括密封层140，其如图所示地被设置用来在给定的互连接点(在示出的实施方案中由倒装芯片凸点形成)周围填充光敏半导体管芯200和衬底100之间的空隙，从而在光敏半导体管芯200的光敏区150(参见图1、图2A和图3)中限定出封闭的空腔。
参照图3，示出的电子封装的示例性实施方案中的半导体管芯200包括围绕中心区域部分215的外围区域部分210(在光敏管芯200在衬底100上方延伸的情况下)。在外围区域部分210上形成密封层140，以围绕中心区域部分215延伸并包围中心区域部分215。因而，密封层140填充从一个互连点到另一个互连点的中间区域中、半导体管芯200和衬底100之间的空隙。从而，密封层140限定出光敏区150周围的密封的内部空腔的轮廓，该空腔必须保持清洁，以实现最佳的光通道。
密封结构所限定的密封线145在外围区域部分210内延伸，并勾画出所述内部空腔的横向边界。只要密封线145围绕光敏区150形成环路而不侵入光敏区，那么密封线145除了可以是被示意性地示出的那样之外，也可以是任何规则或不规则的等高线。优选地，该环路围绕光敏区150形成为基本连续的缓冲。
所述密封结构的密封层140优选(但并非必须)由环氧树脂材料构成，所述环氧树脂材料在应用上具有某种特有的粘性，这种特有的粘性在固化时获得更大的硬度。根据本发明，在应用密封层材料时，充分控制体积和位置的精确性，以确保应用足够的密封材料来形成不可渗透的闭环密封层，同时防止应用过多的这种材料，以便降低或者完全消除过量的材料涌入并污染光敏区150。
在典型的接合过程中，环氧树脂材料往往在使用时流动。这种材料流动的主要驱动力来自于主要的(prevailing)表面张力，因而给定材料流动的平均速率(即速度)往往与驱动力成正比，而与其粘性成反比。如果采用过量的材料，那么多余的材料将涌入邻近区域，如果在光敏区附近，那么也包括光敏区。多余的材料也可能完全溢出光敏器件，并转移到给定的电子封装的其他周围部分，从而有害地影响这些部分。例如，多于的材料可能会污染附近的焊接盘，然而焊接盘必须保持清洁，以随后在其上正常地安装元件。
即使采用适当量的密封材料，某些流动-如果仅仅是非常少量的材料-也总是会出现，从而潜在地进入不希望的区域。这就是所谓的“树脂溢出(resin-bleed)”。环氧树脂系统合成物通常包括大量的分子成分，并且某些具有较低分子量的聚合体分子成分往往由于粘性低于整个树脂系统的平均粘性而渗出。
在预期的应用的要求是必要的情况下，密封结构可以包括预防性措施，根据本发明的一个方面，以保持结构的形式并入所述预防性措施。这些保持结构可以被配置成最小化或者甚至防止树脂溢流、树脂渗出以及其他外来污染物进入光敏区。图4示出了一种这样的保持结构，该保持结构是在衬底100与光敏器件200部分之间的互连接合区的衬底一侧的钝化层120上方形成的堤坝结构300。围绕所述互连接点，可以形成具有足够高度的一个或多个这样的堤坝结构300，以容纳密封结构的材料并有效地起到保护作用。如图所示，至少一个堤坝结构300优选设置在互连接点内部，以防止任何密封材料转移到光敏区150。另外，根据哪些区域和/或元件需要保持清洁，堤坝结构300可以形成于接点的密封结构外部(给定的光敏区外部)。
优选地(但并非必须)，在形成堤坝结构300时采用可由光定义的(photo-definable)聚合物材料。可以采用本领域中公知的其他适当的材料，其中包括基于环氧树脂的材料。在电子封装领域中已经采用了这种所谓的“堤坝”材料来防止树脂溢流。在一种封装技术中，首先通过分配来施加所述堤坝材料。在所得到的堤坝结构内部施加填充材料(例如所谓的“软胶质物顶部涂层(glop top coating)”材料)。在这种工艺中，先分配的堤坝材料用于阻挡后分配的填充材料。
优选地，堤坝结构300具有足够的高度，以便对于所采用的给定类型和给定数量的密封材料，阻挡树脂溢流和渗出。一个或多个堤坝结构300可以在高度上延伸到接近和几乎接触、或者实际上接触(在允许的情况下)设置于其上方的光敏器件200的反面，以便一般性地用作抵制材料不希望的进入光敏区的优选障碍物。在公开的实施方案中，每个堤坝结构300都形成为优选具有约10-50微米的范围的高度。尽管在大多数应用中宽度尺寸可能并不如高度尺寸重要，但是宽度尺寸优选在约20-500微米的范围内。对于每个堤坝结构300来说，可以采用其他适当的高度尺寸和宽度尺寸，因为精确的尺寸要求会随着预期的应用的改变而改变。本发明并不需要特定的高度尺寸和宽度尺寸集。
以这种方式并入堤坝结构的一个实用性缺陷在于，形成附加的材料层和不得不执行附加的必要的处理步骤而带来的附加成本。因此，根据预期的应用的要求和可获得的资源，希望采取其他的防护措施。
根据本发明的一个方面，可以用来预防树脂溢流和渗出的另一种保持结构是沟渠结构。如图5所示，所述密封结构可以包括形成在衬底100的钝化层120中的一个或多个沟渠结构400。这通常需要很少的附加成本(如果有的话)，因为沟渠结构400可以与用于限定出沟渠的钝化层120一起形成。
但是，该方法也存在潜在的缺陷，如果有互连金属线位于钝化层120的给定部分下面，那么所形成的围绕互连接点、沿着连续的闭环延伸的沟渠结构可能沿着所述环路在某个点暴露出下面的金属线。所导致的钝化覆层和对金属线上这些点的保护的丧失可能导致器件失灵。为了避免这种结果，形成沟渠结构的不连续的段可能是必要的，从而仅在下面没有任何金属线的点处形成沟渠段。这就限制了所述沟渠结构可以安全容纳的密封材料的量；并且，再次根据预期的应用，可实现的沟渠结构400可以足以或者不足以充分地限制多余的密封材料，并防止树脂溢流和渗透到不希望的区域。像堤坝结构300一样，沟渠结构400也必须足够深和足够宽，以限制多余的密封材料。特定的钝化层的沟渠400的深度受到钝化层120的厚度的限制，因为沟渠结构400是在钝化层120中构图形成的。在示出的示例性实施方案中，每个沟渠结构的深度优选(但并非必须)在约4-20微米的范围内，即聚合物钝化层的典型厚度。每个沟渠结构的宽度优选(但并非必须)在约10-100微米或更大的范围内。对于每个沟渠结构400，可以采用其他适当的深度和宽度尺寸，因为精确的尺寸要求将随着预期的应用的改变和改变。本发明并不需要特定的深度尺寸和宽度尺寸集。
存在本领域中公知的许多不同的密封材料，并且可以通过各种方法来施加这些密封材料。根据本发明的优选实施方案的一个实施例是采用非流动性底部填充材料来作为密封材料。当利用焊接接点来制作衬底100和光敏器件200之间的互连时，这在实践中是最可行的。
对于倒装芯片组装领域的技术人员来说，非流动性底部填充材料通常是众所周知的。非流动性底部填充材料是具有活性成分的、基于环氧树脂的材料，在某些应用中，其被用来与金属氧化物起反应，以将其从接合面上去除。这就是焊接助焊剂、即基于树脂的所谓的“免清洗”的助焊剂的特别有利的特征。
显著地，非流动性底部填充材料不仅具有助熔作用，而且还像“底部填充”材料通常那样填充给定的接合区域，进而提供机械强度。相反地，底部填充材料(除了非流动性底部填充材料之外)，尽管也是基于环氧树脂的材料，但是并不具有助熔作用。对于电子封装领域的技术人员来说，这些材料也是众所周知的。
现在参照图6至图8B，为了保持说明书的清晰和简洁，其中未示出诸如焊接盘、互连线、钝化层等的某些细节和特征。浸蘸(dipping)也是倒装芯片安装领域的技术人员所熟知的常用的倒装芯片安装方法。
如图6所示，根据本发明，在可以采用的适当的应用方法的一个实施例中，通过将凸起的光敏器件200的一部分“浸”入其中而施加预先选定的非流动性底部填充材料。
在示出的方法中，凸起的光敏器件200的倒装芯片凸点250浸入本领域中公知的适当类型的工作台器件(table device)中，其中以基本均匀的厚度(或深度)设置一层未固化的非流动性底部填充材料142。一旦浸蘸，一定量的非流动性底部填充材料142就像在本领域中公知的“针转移”型工艺中一样，转移到各个突出的倒装芯片凸点250的底部。接下来将光敏器件200放置在其衬底100上。在适当的特定焊料回流温度下，位于互连点的焊接材料熔化并在光敏器件200和衬底100之间形成焊接接点连接，同时非流动性底部填充材料142固化，从而围绕其形成密封层140。
根据本发明的一个方面，在互连的相邻但互相偏移的点处的非流动性底部填充材料142一旦固化便会合在一起，以使得分别围绕其形成的密封层部分140连为一体。从而沿着由一连串的互连点所限定的路径形成基本连续的密封层，尽管所述互连点本身可以隔开。在给定的实施方案中，在光敏器件200上，互连点围绕给定的光敏区150描绘了闭合的回路；因此，在互连点处固化的密封层部分共同构成了连续地形成回路的密封层，所述密封层在光敏区150封闭内部的空腔155。
如图6所示，在采用常用的平面浸蘸台(station)的实施方案中，必须保持工作台23上未固化的非流动性底部填充材料142的厚度(或深度)小于光敏器件200的凸点高度。否则，在浸蘸过程中，位于光敏器件200中心的光敏区150可能会被非流动性底部填充材料142污染。如果对于特定的应用来说，对于浸蘸的未固化的密封材料142的厚度/深度的限制证实是过于限制性的，从而不能保证足够的材料转移，那么可以采用例如图7所示那样的可选的使用方法。
参照图7，浸蘸台25被示出具有组装在一起的两个部分25a、25b，用于容纳未固化的密封材料142。在所示的示例性的配置中，浸蘸台25包括外部部分25a和中心部分25b，中心部分25b在每个浸蘸操作过程中可相对于外部部分25a向下移动。该中心部分25b被配置成与光敏器件200的光敏区150匹配，以便当浸蘸操作过程中使中心部分25b向下移动时，光敏区150可保持清洁而免于污染。在整个浸蘸操作过程中，可安全地保持光敏区150与密封材料142中直接与之相对的部分(容纳在中心部分25b上的部分)隔开。
采用图6和图7所示的示例性的方法，在电子封装的光敏区150处形成的空腔155的高度优选(但并非必须)在约30-50微米的范围内。倒装芯片凸点250的高度优选(但并非必须)至少最初约为5-80微米。密封层140所填充的间隙在高度上通常小于空腔155，因为在间隙处，至少一个构图的金属层和至少一个构图的钝化层占据了衬底100和光敏器件200之间总空间的一部分。在给定的实施方案中，间隙的高度例如可以在约5-45微米的范围内。
另外，在图6和图7所示的示例性应用方法中，对于给定的实施方案来说，在浸蘸台设置的非流动性未固化底部填充材料142的厚度/深度可以在约25-100微米的范围内。显然，可以通过改变所述浸蘸台工作台上保持的非流动性底部填充材料142的厚度/深度，来控制非流动性底部填充材料142的总量。
图6和图7所示的示例性方法在将光敏器件与衬底一侧组装之前，在光敏器件一侧上施加未固化的非流动性底部填充材料142，一旦与衬底一侧组装，则在形成焊接接点的时实现同时固化。然而在可选的方法中，可以先在衬底一侧上而不是在光传感器一侧上，施加未固化的非流动性底部填充材料。在这一点，许多技术都是本领域公知的。它们包括喷墨、超声喷射、针滴、软布印刷、针转移、丝网印刷以及类似的技术。
如图8A、8B的示意性实施例所示，为了在倒装芯片组装之后生成闭环的密封层140，可以采用围绕光敏区210(如投影到衬底上那样)构图的一连串的“圆点”142a或一连串的“条”(或线段)142b的形式，在衬底100上施加未固化的密封材料142，从而在倒装芯片组装之后产生闭合的环状密封层140。在投影的光敏区210′外部、但优选在光敏器件的投影轮廓200′内部施加圆点142a和条142b。示出的应用构图仅是示意性的，根据本发明可以采用各种其他适当的方法，其中包括所示出的两种方法的组合，其中围绕区域210′将未固化的密封材料的圆点142a和条142b施加到衬底上。
商业上可获得的非流动性底部填充材料在室温下通常具有大约10-30帕-秒的粘性。对于大多数应用来说，本领域中公知的设备目前能够以低至约300微米的圆点直径或条宽来施加非流动性底部填充材料，并同时保持足够的施加量和位置控制。可以通过改变一个或多个圆点直径、条宽以及圆点142a和/或条142b之间的距离，来控制施加的非流动性底部填充材料的量。
在本发明的优选实施方案中，优选采用如图8A、8B所示的一连串的圆点142a或条142b或其组合的形式，在衬底一侧上的适当的密封区域上施加非流动性底部填充材料142。优选地(但并非必须)，无论施加圆点142a还是施加条142b，圆点142a的直径或条142b的宽度在大约200-500微米的范围内。
ACA或ACF材料可以用于本发明的各种实施方案中，以便采用本领域中公知的任何适当的方式，使金、铜或镍凸点与相应的凸点或焊盘接合。ACA和ACF包括具有导电粒子的环氧树脂材料，并且ACA和ACF通常用于具有金、铜或镍凸点的倒装芯片管芯的倒装芯片安装。在采用ACA的情况下，像施加非流动性底部填充材料一样，施加ACA材料，因为ACA通常也是液态的基于环氧树脂的材料。在采用ACF的情况下，利用本领域公知的适当的带安装方法，在衬底一侧施加ACF材料。之后，利用本领域公知的适当的热压焊工艺，将给定的光敏管芯200安装到衬底上，从而生成电接点，与此同时，热压缩使得密封材料142固化成为密封层140。在典型的应用中，所述带安装方法包括0.1-0.8MPa，在60-100℃下约1-5秒的热压缩。倒装芯片安装工艺通常包括50-150MPa，在180-200℃下约5-10秒的热压缩。
在施加密封材料的其他可选的方法中，甚至在光敏器件与衬底连在一起之后，也可以将材料施加到适当区域。这种可选的方法的一个实施例可以包括采用针滴技术，像外科手术一样，直接将未固化的密封材料142施加在先安装的光敏管芯200的互连点周围。在图9A和9B中非常一般性地示出了这种示例性的方法，为了清晰和简洁，其中未示出例如焊接盘、互连线、钝化层等的细节和特征。
通过该方法，可以采用本领域公知的任何适当的液态环氧树脂材料，因为邻近的结构位于适当的位置以起到限制作用，并且无需考虑暴露的凸点和焊盘部分的污染。因此，与指定采用非流动性底部填充材料的其他方法相比，所述方法具有例如更加容易和简单的实用性优点。但是，该方法的主要缺陷在于，在安装有光敏器件200的倒装芯片周围需要一定量的工作空间170，以容纳分配针30。该工作空间170必须足够清洁，以便分配针30进入，并且直接围绕给定的互连接点将未固化的密封材料143施加到适当区域。
目前可获得的最小的针尺寸通常为内径大约150微米级，最小的针壁的厚度通常为大约75微米级。如果高精度设备放置的实际限制是位置精度约为±12微米，那么为了安全有效地容纳分配针，至少约350微米清洁的工作空间170(光敏管芯200与例如相邻的凸点或焊盘160和/或衬底200的相邻结构之间)则是必不可少的。如果像大多数手持应用那样，给定的应用需要非常紧凑的电子封装，那么这一点可能是起阻止作用的因素。另外，在预期的应用允许的情况下，所述方法可以代表用于生成期望的密封层140的最简单和最实用的方式。可用于这种情况的许多液体环氧树脂材料都是商业上可获得的，所述液体环氧树脂材料具有大约3-50帕-秒的粘性范围。
工业实用性
根据本发明形成的独特封装适用于采用本领域公知的各种类型的技术制作的所有类型的光传感器或光探测器(例如CCD或CMOS)。只要使用面图像传感器(例如，便携式摄像机、数字静止照相机、PC摄像头、移动电话摄像头、PDA和手持装置摄像头、安全摄像机、玩具、自动装置、生物学装置等)，本发明就能适用。本发明还可适用于线性阵列图像传感器，例如在传真机、扫描仪、条形码读取器和扫描器、数字复印机等中使用的线性阵列图像传感器。本发明还能等价应用于封装非成像光传感器，例如在运动探测器、照明水平探测器、定位或跟踪系统等中使用的单二极管或四象限二极管。此外，本发明还适用于仅在特定的预定区域需要密封的其他一般的电子封装。
虽然已经结合具体实施方案详细描述了本发明，但是可以理解，可以采用不同于以上讨论的各种修改，而并不脱离本发明的精神或范围。例如，等价部件可以取代所示或所描述的具体部件，而某些特征可独立于其它特征，并且在某些情况下，可颠倒或插入制造或组装步骤的特定组合，所有这些并不背离由所附权利要求限定的本发明的精神或范围。

Claims (22)

1.一种光敏器件的封装，包括：
(a)由对于预定波长范围内的光基本透明的材料形成的衬底，所述衬底具有正面；
(b)至少一个光敏管芯，所述光敏管芯具有在其正面侧限定的至少一个光敏区，所述光敏管芯通过围绕所述光敏区设置的多个互连接点安装到所述衬底，从而所述光敏管芯的正面侧与所述衬底的正面被空隙隔开；以及
(c)围绕所述互连接点设置的密封结构，用以填充围绕所述互连接点的空隙部分，所述密封结构以基本密封的方式在所述光敏管芯和所述衬底之间连续地封闭出内部空腔，所述内部空腔与所述光敏管芯的所述光敏区相通。
2.如权利要求1所述的光敏器件的封装，其中所述密封结构包括由具有基于环氧的树脂系统的合成物构成的密封层。
3.如权利要求2所述的光敏器件的封装，其中所述衬底在其所述正面形成至少一个构图的钝化层，所述密封结构包括保持结构，所述保持结构具有由所述钝化层限定并设置于所述密封层和所述光敏区之间的至少一个部分。
4.如权利要求3所述的光敏器件的封装，其中所述保持结构包括至少一个相对于所述密封层偏移的堤坝机构，所述堤坝结构形成为从所述密封层和所述光敏区之间的所述钝化层突出。
5.如权利要求4所述的光敏器件的封装，其中所述堤坝结构由可由光定义的聚合物材料构成。
6.如权利要求3所述的光敏器件的封装，其中所述保持结构包括至少一个相对于所述密封层偏移的沟渠结构，所述沟渠结构形成为延伸到所述密封层和所述光敏区之间的所述钝化层中。
7.如权利要求1所述的光敏器件的封装，其中所述密封结构形成基本围绕所述光敏区的闭合回路，所述密封结构在相邻的所述互连接点之间延伸。
8.如权利要求1所述的光敏器件的封装，其中所述衬底在其所述正面形成至少一个构图的钝化层，所述密封结构包括基本突出到所述光敏管芯的所述正面的堤坝结构。
9.如权利要求2所述的光敏器件的封装，其中所述密封层由非流动性底部填充型的基于环氧树脂的材料构成。
10.一种光敏器件的封装，包括：
(a)由对于预定波长范围内的光基本透明的材料形成的衬底，所述衬底具有正面，所述衬底具有由在其上形成的至少一组构图的金属层和构图的钝化层在所述正面限定的多个焊接盘；
(b)安装到所述衬底的至少一个光敏管芯，所述光敏管芯具有在其正面侧限定的光敏区，所述光敏管芯具有在所述正面侧、在所述光敏区的外部外围地形成的多个焊接盘；
(c)多个倒装芯片凸点，各个所述倒装芯片凸点在各自的所述光敏管芯和衬底的所述焊接盘之间延伸，以形成互连接点，从而所述光敏管芯按照以下方式安装到所述衬底：所述正面侧与所述衬底的正面相对并且被空隙隔开；以及
(c)密封结构，其围绕所述互连接点形成并在所述互连接点之间延伸，以填充围绕所述互连接点的空隙部分，所述密封结构具有以基本密封的方式连续地围绕所述光敏区的闭合回路配置，以在所述光敏管芯和所述光敏管芯处的衬底之间限定出内部空腔。
11.如权利要求10所述的光敏器件的封装，其中所述密封结构包括由非流动性底部填充型的基于环氧树脂的材料构成的密封层。
12.如权利要求10所述的光敏器件的封装，其中所述密封结构包括至少一个堤坝结构，所述堤坝结构形成为基本上从所述衬底的所述钝化层突出到所述光敏管芯的所述正面，所述堤坝结构围绕所述光敏区延伸。
13.如权利要求12所述的光敏器件的封装，其中所述堤坝结构由可由光定义的聚合物材料构成。
14.如权利要求11所述的光敏器件的封装，其中所述密封结构包括至少一个沟渠结构，所述沟渠结构形成到所述衬底的所述钝化层中，所述沟渠结构相对于所述密封层偏移，并被设置在所述密封层和所述光敏区之间。
15.一种制作光敏器件封装的方法，包括以下步骤：
(a)建立由对于预定波长范围内的光基本透明的材料形成的衬底，所述衬底具有正面；
(b)在所述衬底的正面，形成限定出多个焊接盘的至少一组构图的金属层和构图的钝化层；
(c)建立至少一个光敏管芯，所述光敏管芯具有在其正面侧限定的至少一个光敏区；
(d)在所述光敏管芯的正面侧形成在所述光敏区外部外围地设置的多个焊接盘；
(e)将所述光敏管芯和所述衬底二者之一倒装安装到另一个上，以形成设置在所述光敏区周围的多个互连接点，从而所述光敏管芯的所述正面侧与所述衬底的所述正面被空隙隔开；以及
(f)在步骤(b)中形成的所述钝化层上，形成用于基本上填充所述空隙的密封结构，以便以基本密封的方式建立连续地围绕所述光敏区的闭合回路配置，从而在所述光敏管芯和所述衬底之间的光敏区限定出内部空腔。
16.如权利要求15所述的制作光敏器件封装的方法，进一步包括步骤(d)之后的下列步骤：在所述光敏管芯正面侧，对于各个所述焊接盘，形成多个倒装芯片凸点。
17.如权利要求16所述的制作光敏器件封装的方法，进一步包括步骤(e)之前的下列步骤：将所述光敏管芯的所述倒装芯片凸点浸入未固化的非流动性底部填充型的基于环氧树脂的材料中，并且在形成所述互连接点的过程中，在步骤(f)使所述非流动性底部填充型材料固化。
18.如权利要求17所述的制作光敏器件封装的方法，其中所述浸蘸步骤包括以下步骤：
(a)在具有外部部分和内部部分的多部分工作台组件上，提供所述非流动性底部填充型材料；
(b)使所述多部分工作台组件的所述内部部分相对于所述外部部分向下移动；以及
(c)使所述多部分工作台组件上方的所述光敏管芯降低，以使其倒装芯片凸点浸入位于所述外部部分的所述非流动性底部填充材料，所述光敏区保持悬置在位于所述内部部分的所述非流动性底部填充材料上方并与之隔开。
19.如权利要求15所述的制作光敏器件封装的方法，进一步包括在步骤(f)中形成堤坝结构的步骤，所述堤坝结构从所述钝化层突出并围绕所述内部空腔连续地延伸。
20.如权利要求15所述的制作光敏器件封装的方法，进一步包括步骤(e)之前的下列步骤：在所述衬底的正面上，施加未固化的非流动性底部填充型的基于环氧树脂的材料，所述非流动性底部填充材料以间断的构图围绕所述衬底正面的中心区域部分施加，以及在形成所述互连接点的过程中，在步骤(f)使所述非流动性底部填充型材料固化，以形成所述密封结构的密封层。
21.如权利要求20所述的制作光敏器件封装的方法，其中采用一连串隔开的液滴的方式来施加所述未固化的非流动性底部填充材料，各个所述液滴成形为下列形状之一：圆点或伸长的条；在步骤(f)，一旦固化，相邻的所述液滴便连为一体。
22.如权利要求19所述的制作光敏器件封装的方法，其中所述堤坝结构由设置在所述钝化层上的可由光定义的聚合物材料构成。
CNA2005800102907A 2004-04-12 2005-04-07 在预定区域具有密封结构的电子封装及其方法 Pending CN1938848A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US56097704P 2004-04-12 2004-04-12
US60/560,977 2004-04-12
US10/937,252 2004-09-10
US10/937,252 US7122874B2 (en) 2004-04-12 2004-09-10 Electronic package having a sealing structure on predetermined area, and the method thereof
PCT/KR2005/000996 WO2005098944A1 (en) 2004-04-12 2005-04-07 Electronic package having a sealing structure on predetermined area, and the method thereof

Publications (1)

Publication Number Publication Date
CN1938848A true CN1938848A (zh) 2007-03-28

Family

ID=35059751

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800102907A Pending CN1938848A (zh) 2004-04-12 2005-04-07 在预定区域具有密封结构的电子封装及其方法

Country Status (5)

Country Link
US (2) US7122874B2 (zh)
JP (1) JP4575437B2 (zh)
KR (1) KR100886904B1 (zh)
CN (1) CN1938848A (zh)
WO (1) WO2005098944A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103395735A (zh) * 2013-08-05 2013-11-20 天津大学 微机电系统器件的封装结构
CN107924910A (zh) * 2015-09-25 2018-04-17 英特尔公司 具有悬臂结构的封装集成电路器件
CN111969068A (zh) * 2020-07-22 2020-11-20 重庆鹰谷光电股份有限公司 一种特优双全应用的硅象限光电探测器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652375B1 (ko) * 2004-06-29 2006-12-01 삼성전자주식회사 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
TW200611350A (en) * 2004-09-21 2006-04-01 Advanced Semiconductor Eng Sensitive flip-chip bonding structure
US7438395B2 (en) * 2004-09-24 2008-10-21 Brother Kogyo Kabushiki Kaisha Liquid-jetting apparatus and method for producing the same
TW200644261A (en) * 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7439098B2 (en) * 2005-09-09 2008-10-21 Advanced Semiconductor Engineering, Inc. Semiconductor package for encapsulating multiple dies and method of manufacturing the same
JP2007288755A (ja) * 2006-04-14 2007-11-01 Optopac Co Ltd カメラモジュール
JPWO2009113262A1 (ja) * 2008-03-11 2011-07-21 パナソニック株式会社 半導体デバイスおよび半導体デバイスの製造方法
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
JP2010238995A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールおよびこれを搭載したカメラモジュール
US8350383B2 (en) * 2009-07-16 2013-01-08 International Business Machines Corporation IC chip package having IC chip with overhang and/or BGA blocking underfill material flow and related methods
JP2011091174A (ja) * 2009-10-21 2011-05-06 Tong Hsing Electronic Industries Ltd 薄型光電素子パッケージ
JP2011243612A (ja) * 2010-05-14 2011-12-01 Sony Corp 半導体装置及びその製造方法並びに電子機器
CN102339841A (zh) * 2011-10-08 2012-02-01 江阴长电先进封装有限公司 无硅通孔高可靠性图像传感器封装结构
JP6120075B2 (ja) * 2013-07-19 2017-04-26 ソニー株式会社 固体撮像装置および固体撮像装置の製造方法。
US9230739B2 (en) 2013-10-29 2016-01-05 Uchicago Argonne, Llc PLZT capacitor on glass substrate
US9627573B2 (en) 2014-02-21 2017-04-18 Maxim Integreated Products, Inc. Optical sensor having a light emitter and a photodetector assembly directly mounted to a transparent substrate
DE102016213878B3 (de) * 2016-07-28 2017-11-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür
DE102020202613A1 (de) 2020-03-02 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements, halbleiterbauelement und optoelektronische vorrichtung

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) * 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
DE3782201T2 (de) * 1986-07-16 1993-04-15 Canon Kk Halbleiterphotosensor und verfahren zu dessen herstellung.
US5302778A (en) * 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) * 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
DE4446471C2 (de) * 1994-12-23 1997-05-22 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
EP0840369A4 (en) * 1995-06-30 2001-12-19 Toshiba Kk ELECTRONIC COMPONENT AND ITS MANUFACTURING METHOD
JPH09232551A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 光電変換装置
US5903056A (en) * 1997-04-21 1999-05-11 Lucent Technologies Inc. Conductive polymer film bonding technique
JPH11121653A (ja) * 1997-07-31 1999-04-30 Fuji Film Microdevices Co Ltd 半導体装置とその製造方法
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6478976B1 (en) * 1998-12-30 2002-11-12 Stmicroelectronics, Inc. Apparatus and method for contacting a conductive layer
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2000286401A (ja) 1999-03-29 2000-10-13 Miyota Kk 固体撮像装置およびその製造方法
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
JP2001068654A (ja) * 1999-06-25 2001-03-16 Sony Corp 固体撮像素子および固体撮像素子の製造方法
US6495399B1 (en) * 1999-11-01 2002-12-17 Chartered Semiconductor Manufacturing Ltd. Method of vacuum packaging a semiconductor device assembly
JP2001203913A (ja) * 2000-01-21 2001-07-27 Sony Corp 撮像装置、カメラモジュール及びカメラシステム
JP2001250889A (ja) 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
US6571466B1 (en) * 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
US6661084B1 (en) * 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
JP2002009265A (ja) * 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
KR100464563B1 (ko) 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
KR100343432B1 (ko) * 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP3810064B2 (ja) * 2002-03-15 2006-08-16 松下電器産業株式会社 液晶表示装置
US6878633B2 (en) * 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103395735A (zh) * 2013-08-05 2013-11-20 天津大学 微机电系统器件的封装结构
CN103395735B (zh) * 2013-08-05 2015-12-02 天津大学 微机电系统器件的封装结构
CN107924910A (zh) * 2015-09-25 2018-04-17 英特尔公司 具有悬臂结构的封装集成电路器件
CN107924910B (zh) * 2015-09-25 2022-05-13 英特尔公司 具有悬臂结构的封装集成电路器件
CN111969068A (zh) * 2020-07-22 2020-11-20 重庆鹰谷光电股份有限公司 一种特优双全应用的硅象限光电探测器

Also Published As

Publication number Publication date
KR100886904B1 (ko) 2009-03-09
WO2005098944A1 (en) 2005-10-20
KR20070009607A (ko) 2007-01-18
US7122874B2 (en) 2006-10-17
US20050224938A1 (en) 2005-10-13
JP4575437B2 (ja) 2010-11-04
US7494848B2 (en) 2009-02-24
JP2007533131A (ja) 2007-11-15
US20070007667A1 (en) 2007-01-11

Similar Documents

Publication Publication Date Title
CN1938848A (zh) 在预定区域具有密封结构的电子封装及其方法
CN100550402C (zh) 图像传感器的电子封装及其封装方法
US7443038B2 (en) Flip-chip image sensor packages
US10008533B2 (en) Semiconductor package
CN103915393B (zh) 光电封装体及其制造方法
CN100354883C (zh) 图像拾取装置及其生产方法
KR100624068B1 (ko) 광 검출용 반도체 장치의 전자 패키지 및 그 패키징 방법
CN100485948C (zh) 半导体装置模块
KR100839975B1 (ko) 기판의 배면 상에 패터닝된 층을 갖는 전자 패키지 및 그제조방법
KR20110126040A (ko) 반도체 장치 및 그 제조 방법 및 전자 기기
CN101094316A (zh) 超薄型ccm封装结构及其封装方法
JP7372256B2 (ja) 固体撮像装置および電子機器
CN112992955B (zh) 芯片封装结构及其制作方法和电子设备
CN101010807A (zh) 制造晶片级摄像头模块的方法
CN100472790C (zh) 一种光感应的半导体器件的电子封装及其制作和组装
KR20050116760A (ko) 이미지 센서용 패키지
KR100625870B1 (ko) 감지영역용 보호 패키지 구조를 갖는 영상센서
CN101335278A (zh) 感测式封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication