JP2011091174A - 薄型光電素子パッケージ - Google Patents

薄型光電素子パッケージ Download PDF

Info

Publication number
JP2011091174A
JP2011091174A JP2009242885A JP2009242885A JP2011091174A JP 2011091174 A JP2011091174 A JP 2011091174A JP 2009242885 A JP2009242885 A JP 2009242885A JP 2009242885 A JP2009242885 A JP 2009242885A JP 2011091174 A JP2011091174 A JP 2011091174A
Authority
JP
Japan
Prior art keywords
chip
transparent substrate
window
conductive pad
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009242885A
Other languages
English (en)
Inventor
Ming Kuen Chiu
明坤 邱
Chien Cheng Wei
建承 魏
Chin Ta Fan
錦達 范
Paul Panaccione
ポール、パナシオーネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Tong Hsing Electronic Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tong Hsing Electronic Industries Ltd filed Critical Tong Hsing Electronic Industries Ltd
Priority to JP2009242885A priority Critical patent/JP2011091174A/ja
Publication of JP2011091174A publication Critical patent/JP2011091174A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】薄型装置に使用するために厚さを薄くした光電パッケージを提供する。
【解決手段】透明板11と、該透明板上の金属パターン13と、該金属パターンに囲まれる窓部12とを有する金属化透明基板10と、対向し合う主作動面201と電極面202とを有するチップ20と、環状樹脂30とを備え、前記金属パターンは、少なくとも2つの内部導電パッドと、前記窓部と重ならないように位置すると共に、内部導電パッド132に電気接続される、少なくとも1つの外部導電パッド131とを有し、前記チップは、主作動面が内部導電パッドに電気接続されるように、金属化透明基板に設置されると共に、該チップの電極面に半田層21が設けられ、前記環状樹脂は、前記窓部と内部導電パッドとを封止するように、チップと金属化透明基板との接続部位に環設され、該環状樹脂とチップと金属化透明基板に囲まれるように密閉空間が形成されることを特徴とする。
【選択図】図2A

Description

本発明は、特に薄型光電素子パッケージに関するものである。
光電素子には、例えば、発光ダイオードのような電気を光に変換する素子や、フォトダイオード(photodiode)、撮像素子(CCD、CMOS)、色センサ(color sensor)、マルチスペクトルセンサ(IR secsor、UV sensor、GAMMA ray sensor)、光ファイバセンサ(fiber−optic sensor)、光起電センサ(photovoltaic sensor)、光電池(solar cell)のような光を電気に変換する素子がある。
図7に示すように、従来の光電素子パッケージには、例えば、下記特許文献1に記載されるような発光ダイオードパッケージを有し、該発光ダイオードパッケージは、基板と、チップ(54)と、透明樹脂(55)とを備え、その内基板は、中空ハウジング(51)と、該中空ハウジング(51)の外側に設置されるリードフレーム(53)と、底部が該中空ハウジング(51)の底部から露出し、且つ中空ハウジング(51)の底部と同一平面上に位置するように中空ハウジング(51)内に設置されると共に、上面にカップ(521)が形成される放熱台(52)とを有し、該チップ(54)は、発光面が上方に向かうように該カップ(521)に設置されると共に、ワイヤ(56)によりリードフレーム(53)にボンディング接続され、該透明樹脂(55)は、チップ(54)、ワイヤ(56)及び一部のリードフレーム(53)を被覆するように該中空ハウジング(51)に形成される。尚、ハイパワーチップを使用する場合は、放熱パッド(41)を介して放熱台(52)を放熱板(40)に設置することにより、ハイパワーチップからの熱放散を促進させてもい。
また、図8及び図9に示すように、下記特許文献2に記載された他の従来の光電素子パッケージは、基板と、チップ(65)と、マスク(66)とを備える。その内前記基板は、中空ハウジング(61)と、導電基台(62)と、2つの半田電極(63,64)とを有し、該中空ハウジング(61)の上部に、該半田電極(64)を収容するための凹溝(611)が形成され、前記導電基台(62)は、底部が中空ハウジング(61)の底部から露出し、且つ上部が中空ハウジング(61)の上部から露出して半田電極(63)とするように中空ハウジング(61)に設置されると共に、該導電基台(62)の上部にカップ(621)が凹設され、該チップ(65)は、発光面が上方に向かって該カップ(621)に設置されるように導電基台(62)に電気接続され、該マスク(66)は、板部(662)と、該板部(662)の底面に設けられるワイヤ(67)と、該板部(662)の上面から突設するレンズ部(663)とを有し、該マスク(66)は、レンズ部(663)がチップ(65)に対応し、且つワイヤ(67)の両端が夫々チップ(65)と半田電極(64)に接続されるように、樹脂(661)により前記基板に覆設される。
米国特許第7,208,772 米国特許第7,514,718
近年、薄型装置に使用するために、光電素子パッケージの薄型化が要求されているが、上記従来の光電素子パッケージにおいては、透明の樹脂若しくはマスクによりチップを基板に封止することから、パッケージの厚さが、少なくとも基板の厚さに樹脂またはマスクの厚さを加えた厚さとなるので、パッケージを更に薄くすることができない。
また、温度を一定の範囲内に維持させるため、前記光電素子パッケージに、ハイパワーチップから生じた熱を放熱板若しくは放熱台に伝導するための、導電材又は導熱材からなる基台が設置されるが、その基台がチップと放熱台との間に介在することから、より熱抵抗が高くるので、放熱効果が十分ではないといった欠点があった。
そこで、出願されたのが本発明であって、厚さを薄くした光電パッケージを提供することを目的としている。
本願の請求項1の発明は、透明板(11)と、該透明板(11)の一面に形成される金属パターン(13)と、該金属パターン(13)に囲まれるように形成される窓部(12)とを有する金属化透明基板(10)と、
対向し合う主作動面(201)と電極面(202)とを有するチップ(20)と、
環状樹脂(30)とを備え、
前記金属パターン(13)は、少なくとも2つの内部導電パッドと、前記窓部(12)と重ならないように位置すると共に、内部導電パッド(132)に電気接続される、少なくとも1つの外部導電パッド(131)とを有し、
前記チップ(20)は、主作動面(201)が前記窓部(12)に向かい且つ前記少なくとも2つの内部導電パッド(132)に電気接続されるように、金属化透明基板(10)に設置されると共に、該チップ(20)における電極面(202)に半田層(21)が設けられ、
前記環状樹脂(30)は、前記窓部(12)と少なくとも2つの内部導電パッド(132)とを封止するように、チップ(20)と金属化透明基板(10)との接続部位に環設され、該環状樹脂(30)とチップ(20)と金属化透明基板(10)に囲まれるように密閉空間(31)が形成されることを特徴とする薄型光電素子パッケージ、を提供する。
本願の請求項2の発明は、前記主作動面(201)が発光面であることを特徴とする請求項1に記載の薄型光電素子パッケージ、を提供する。
本願の請求項3の発明は、前記主作動面(201)が受光面であることを特徴とする請求項1に記載の薄型光電素子パッケージ、を提供する。
本願の請求項4の発明は、前記密閉空間(31)に透明樹脂が充填されることを特徴とする請求項2又は3に記載の薄型光電素子パッケージ、を提供する。
本願の請求項5の発明は、前記金属化透明基板(10)における少なくとも2つの内部導電パッド(132)は、窓部(12)の対向する両側に位置することを特徴とする請求項2乃至4のいずれか一項に記載の薄型光電素子パッケージ、を提供する。
本願の請求項6の発明は、前記金属パターン(13)は、前記透明板(11)の一面に形成される金属層(133)と、該金属層(133)における、内部導電パッド(132)と外部導電パッド(131)と対応する位置が露出するように金属層(133)に局部的に形成される絶縁層(134)と、該金属層(133)における、外部導電パッド(131)と対応する位置に設置される、外部導電パッド(131)としての機能を果たす少なくとも1つの第1導電体(131a)と該金属層(133)における、内部導電パッド(132)と対応する位置に設置される、内部導電パッド(132)としての機能を果たす少なくとも2つの第2導電体(132a)とを有することを特徴とする請求項2乃至5のいずれか一項に記載の薄型光電素子パッケージ、を提供する。
本願の請求項7の発明は、前記第1導電体(131a)と第2導電体(132a)が、金、導電性ポリマー、銅、半田バンプのいずれかからなることを特徴とする請求項6に記載の薄型光電素子パッケージ、を提供する。
本願の請求項8の発明は、前記透明板(11)がガラス板であることを特徴とする請求項2乃至7のいずれか一項に記載の薄型光電素子パッケージ、を提供する。
本願の請求項9の発明は、前記各外部導電パッド(131)の上部と、チップ(20)の電極面(202)における半田層(21)の上部とが、前記金属パターン(13)から所定の距離離れた同一平面上に位置することを特徴とする薄型光電素子パッケージ、を提供する。
本発明は上記の課題を解決するものであり、金属化透明基板がチップと電気接続するための基板と、チップを封止するためのマスクとしての2つつの機能を持つので、パッケージを厚さを大幅に減らすことができる。
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
図1は本発明に係る薄型光電素子パッケージの第1実施例を示す斜視図であり、図2Aは本発明に係る薄型光電素子パッケージの第1実施例を示す側面一部断面図であり、図2Bは本発明に係る薄型光電素子パッケージの第2実施例を示す部分側面断面図であり、図3は図1に示す本発明の第1実施例を示す平面図であり、図4は図1に示す本発明が半田付けにより放熱板に設置された状態を示す部分側面断面図であり、図5は本発明に係る薄型光電素子パッケージの第3実施例を示す部分側面断面図であり、図6Aは複数の光電素子を製造するために用いる金属化透明基板の平面図であり、図6Bは複数の光電素子を製造するために用いる金属化透明基板の底面図である。
図1及び図2Aに示すように、本発明に係る薄型光電素子パッケージの第1実施例は、金属化透明基板(10)と、チップ(20)と、環状樹脂(30)とを備え、その内、金属化透明基板(10)は、対向する2つの面を有する透明板(11)と、該透明板(11)の一面に形成される金属パターン(13)と、該金属パターン(13)に囲まれるように形成される窓部(12)とを有し、該金属パターン(13)は、窓部(12)における、対向する両側に位置する少なくとも2つの内部導電パッド(132)と、該窓部(12)と重ならないように位置すると共に、該内部導電パッド(132)に電気接続される、少なくとも1つの外部導電パッド(131)とを有する。尚、本実施例においては、前記透明板(11)がガラス板であると共に、窓部(12)の周縁に複数の内部導電パッド(132)が設けられる。
前記チップ(20)は、対向し合う主作動面(201)及び電極面(202)を有し、その内、主作動面(201)は、前記窓部(12)に向かい且つ窓部(12)の両側に位置する少なくとも2つの内部導電パッド(132)に電気接続されるように、金属化透明基板(10)に設置され、チップ(20)における電極面(202)に半田層(21)が設けられると共に、該半田層(21)の上部と、前記各外部導電パッド(131)の上部とが金属パターン(13)から所定距離離れた同一平面上に位置する。尚、前記チップ(20)がALGaAs、InGaAs、GaN等のIII−V族半導体からなる発光ダイオードである場合には、該チップ(20)における主作動面(201)が発光面となり、また、前記チップ(20)が、フォトダイオード(photodiode)、撮像素子(CCD、CMOS)、色センサ(color sensor)、マルチスペクトルセンサ(IR secsor、UV sensor、GAMMA ray sensor)、光ファイバセンサ(fiber−optic sensor)、光起電センサー(photovoltaic sensor)、光電池(solar cell)等の光を電気に変換する素子である場合には、チップ(20)における主作動面(201)が受光面となる。
前記環状樹脂(30)は、前記窓部(12)と少なくとも2つの内部導電パッド(132)とを封止するように、チップ(20)と金属化透明基板(10)との接続部位に環設され、該環状樹脂(30)とチップ(20)と金属化透明基板(10)に囲まれるように密閉空間(31)が形成される。尚、本実施例における環状樹脂(30)は珪素からなり、前記チップ(20)を透明板(11)に粘着するための接着剤と、外部から窓部(12)へ入射する光又は窓部(12)から外部へ放射する光を遮断する2つの機能を持つ。
また、本実施例において金属パターン(13)は、金属層(133)と、絶縁層(134)と、少なくとも1つの第1導電体(131a)と、少なくとも2つの第2導電体(132a)とを有し、その内、金属層(133)は、前記透明板(11)の一面に形成され、該絶縁層(134)は、金属層(133)における内部導電パッド(132)と外部導電パッド(131)に対応する位置が露出するように、金属層(133)に局部的に形成され、該少なくとも1つの第1導電体(131a)は、金属層(133)における少なくとも1つの外部導電パッド(131)と対応する位置に設置され、外部導電パッド(131)としての機能を果たすものであり、該少なくとも2つの第2導電体(132a)は、前記金属層(133)における少なくとも2つの内部導電パッド(132)と対応する位置に設置され、内部導電パッド(132)としての機能を果たすものである。尚、前記第1導電体(131a)と第2導電体(132a)は、金、導電性ポリマー、銅、半田バンプ等のいずれかからなることが好ましい。
図5に示すように、本発明の第3実施例においては、金属化透明基板(10)に少なくとも2つの外部導電パッド(131)が設けられ、それらの外部導電パッド(131)は、窓部(12)と重ならないように窓部(12)の対向する両側に位置する。
図2Bに示すように、本発明の第2実施例においては、更に環状樹脂(30)とチップ(20)と金属化透明基板(10)とに囲まれるように形成される密閉空間(31)に透明樹脂が充填され、これによりチップ(20)と透明板(11)との接合強度を向上させることができる。
図4に示すように、本発明に係る第1実施例における薄型光電素子パッケージを、半田付けにより回路板又は放熱板(40)に設置する時には、チップ(20)の電極面(202)における半田層(21)と外部導電パッド(131)とを回路板もしくは放熱板(40)側を向くように光電素子パッケージを逆さまに配置し、次にリフロー(solder reflow)により固着すればよい。また、放熱板(40)に固着させる場合には、チップ(20)は放熱板(40)と直接に接触することから、両者の間に熱抵抗は存在せず、効率的に熱を伝えることができるので、光電素子の光電変換性能を維持させることができる。
図6A及び図6Bに示すものは、本発明の光電素子を大量に製造するために用いる金属化透明基板(11')であり、該金属化透明基板(11')は、3×3の合計9個の、マトリクス状に配置した基板ユニットを有し、該各基板ユニットは図3に示すように、窓部(12)と金属パターン(13)とを有すると共に、該各基板ユニットにチップ(20)を設置し、基板ユニットごとに切り分けることにより複数の薄型光電素子を得る。
本発明においては、チップ(20)における主動面が、金属化透明基板(10)に向かうように金属パターン(13)に接続されることから、該金属化透明基板(10)は、導電基板と、マスクとの2つの機能を持つので、基板に透明樹脂若しくはマスクを設置する構成である従来の光電素子パッケージと比べ、厚さをより薄くすることができる。
また、前記チップ(20)は、直接に金属化透明基板(10)における導電パッドに接続されることから、ワイヤボンディングの工程を省くことができ、それにより、チップ(20)における主作動面(201)の面積を従来のチップ(20)の面積より広くすることができるので、発光効率や受光面積を向上させることができる。
更に、本発明の構成によれば、チップ(20)の受光面と金属化透明基板(10)とをワイヤボンディングするための空間を必要としないため、光源に近接する必要がある装置にも対応可能である。
本発明に係る薄型光電素子パッケージの第1実施例を示す斜視図である。 本発明に係る薄型光電素子パッケージの第1実施例を示す側面一部断面図である。 本発明に係る薄型光電素子パッケージの第2実施例を示す部分側面断面図である。 図1に示す本発明の第1実施例を示す平面図である。 図1に示す本発明が半田付けにより放熱板に設置された状態を示す部分側面断面図である。 本発明に係る薄型光電素子パッケージの第3実施例を示す部分側面断面図である。 複数の光電素子を製造するために用いる金属化透明基板の平面図である。 複数の光電素子を製造するために用いる金属化透明基板の底面図である。 従来の発光ダイオードパッケージの側面断面図である。 従来の発光ダイオードパッケージの他の側面断面図である。 図8に示す従来の発光ダイオードパッケージの部分斜視断面図である。
10 金属化透明基板
11、11' 透明板
12 窓部
13 金属パターン
131 外部導電パッド
132 内部導電パッド
133 金属層
134 絶縁層
20 チップ
201 主作動面
202 電極面
21 半田層
30 環状樹脂
40 放熱板
41 放熱パッド
5 光電素子
51 中空ハウジング
52 放熱台
521 カップ
53 リードフレーム
54 チップ
55 透明樹脂
56 ワイヤ
60 光電素子
61 中空ハウジング
611 凹溝
62 導電基台
63、64 半田電極
65 チップ
66 マスク
661 樹脂
662 板部
663 レンズ部
67 ワイヤ

Claims (9)

  1. 透明板(11)と、該透明板(11)の一面に形成される金属パターン(13)と、該金属パターン(13)に囲まれるように形成される窓部(12)とを有する金属化透明基板(10)と、
    対向し合う主作動面(201)と電極面(202)とを有するチップ(20)と、
    環状樹脂(30)とを備え、
    前記金属パターン(13)は、少なくとも2つの内部導電パッドと、前記窓部(12)と重ならないように位置すると共に、内部導電パッド(132)に電気接続される、少なくとも1つの外部導電パッド(131)とを有し、
    前記チップ(20)は、主作動面(201)が前記窓部(12)に向かい且つ前記少なくとも2つの内部導電パッド(132)に電気接続されるように、金属化透明基板(10)に設置されると共に、該チップ(20)における電極面(202)に半田層(21)が設けられ、
    前記環状樹脂(30)は、前記窓部(12)と少なくとも2つの内部導電パッド(132)とを封止するように、チップ(20)と金属化透明基板(10)との接続部位に環設され、該環状樹脂(30)とチップ(20)と金属化透明基板(10)に囲まれるように密閉空間(31)が形成されることを特徴とする薄型光電素子パッケージ。
  2. 前記主作動面(201)が発光面であることを特徴とする請求項1に記載の薄型光電素子パッケージ。
  3. 前記主作動面(201)が受光面であることを特徴とする請求項1に記載の薄型光電素子パッケージ。
  4. 前記密閉空間(31)に透明樹脂が充填されることを特徴とする請求項2又は3に記載の薄型光電素子パッケージ。
  5. 前記金属化透明基板(10)における少なくとも2つの内部導電パッド(132)は、窓部(12)の対向する両側に位置することを特徴とする請求項2乃至4のいずれか一項に記載の薄型光電素子パッケージ。
  6. 前記金属パターン(13)は、前記透明板(11)の一面に形成される金属層(133)と、該金属層(133)における、内部導電パッド(132)と外部導電パッド(131)と対応する位置が露出するように金属層(133)に局部的に形成される絶縁層(134)と、該金属層(133)における、外部導電パッド(131)と対応する位置に設置される、外部導電パッド(131)としての機能を果たす少なくとも1つの第1導電体(131a)と該金属層(133)における、内部導電パッド(132)と対応する位置に設置される、内部導電パッド(132)としての機能を果たす少なくとも2つの第2導電体(132a)とを有することを特徴とする請求項2乃至5のいずれか一項に記載の薄型光電素子パッケージ。
  7. 前記第1導電体(131a)と第2導電体(132a)が、金、導電性ポリマー、銅、半田バンプのいずれかからなることを特徴とする請求項6に記載の薄型光電素子パッケージ。
  8. 前記透明板(11)がガラス板であることを特徴とする請求項2乃至7のいずれか一項に記載の薄型光電素子パッケージ。
  9. 前記各外部導電パッド(131)の上部と、チップ(20)の電極面(202)における半田層(21)の上部とが、前記金属パターン(13)から所定の距離離れた同一平面上に位置することを特徴とする薄型光電素子パッケージ。
JP2009242885A 2009-10-21 2009-10-21 薄型光電素子パッケージ Pending JP2011091174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009242885A JP2011091174A (ja) 2009-10-21 2009-10-21 薄型光電素子パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009242885A JP2011091174A (ja) 2009-10-21 2009-10-21 薄型光電素子パッケージ

Publications (1)

Publication Number Publication Date
JP2011091174A true JP2011091174A (ja) 2011-05-06

Family

ID=44109174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009242885A Pending JP2011091174A (ja) 2009-10-21 2009-10-21 薄型光電素子パッケージ

Country Status (1)

Country Link
JP (1) JP2011091174A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044307A (ja) * 1999-07-26 2001-02-16 Hitachi Ltd 半導体装置およびその製造方法
JP2004165414A (ja) * 2002-11-13 2004-06-10 Ricoh Co Ltd 実装構造、光学センサモジュール及び光学センサモジュール実装構造
JP2004517487A (ja) * 2000-12-29 2004-06-10 エスティマイクロエレクトロニクス エスエー 光半導体デバイス
JP2007533131A (ja) * 2004-04-12 2007-11-15 オプトパック、インコーポレイテッド 所定領域上に密封構造を有する電子パッケージ及びその方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Memsパッケージおよび該memsパッケージの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044307A (ja) * 1999-07-26 2001-02-16 Hitachi Ltd 半導体装置およびその製造方法
JP2004517487A (ja) * 2000-12-29 2004-06-10 エスティマイクロエレクトロニクス エスエー 光半導体デバイス
JP2004165414A (ja) * 2002-11-13 2004-06-10 Ricoh Co Ltd 実装構造、光学センサモジュール及び光学センサモジュール実装構造
JP2007533131A (ja) * 2004-04-12 2007-11-15 オプトパック、インコーポレイテッド 所定領域上に密封構造を有する電子パッケージ及びその方法
JP2011506106A (ja) * 2007-12-07 2011-03-03 エプコス アクチエンゲゼルシャフト Memsパッケージおよび該memsパッケージの製造方法

Similar Documents

Publication Publication Date Title
US9496247B2 (en) Integrated camera module and method of making same
US7345322B2 (en) Light emitting diode
KR101711007B1 (ko) 이미지 센서 패키지를 갖는 이미지 센서 모듈
JP2008130738A (ja) 固体撮像素子
US8194162B2 (en) Imaging device
KR20120094280A (ko) 발광소자 패키지 및 그 제조방법
US8049244B2 (en) Package substrate and light emitting device using the same
JP2006339291A (ja) 中空パッケージとこれを用いた半導体装置及び固体撮像装置
JP2015029037A (ja) 光結合半導体装置
KR101192816B1 (ko) Led 패키지 및 그 제조방법
CN214956944U (zh) 发光封装模组
US20230171874A1 (en) Image sensor package and camera device including same
US20110057216A1 (en) Low profile optoelectronic device package
JP6409575B2 (ja) 積層型半導体装置
JP2012089592A (ja) 光電変換装置および光電変換モジュール
JP2011091174A (ja) 薄型光電素子パッケージ
US9209367B2 (en) Electrical component and method of producing electrical components
US20190165013A1 (en) Package for iris recognition imaging module and manufacturing method thereof
TWI393276B (zh) Thin Formed Photovoltaic Element Assembly and Its Metallized Transparent Substrate
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
JP6026821B2 (ja) 光電変換装置、光電変換モジュールおよび光電変換装置用部品
KR101112531B1 (ko) 로우 프로파일 광전자 소자 패키지
JP2004282227A (ja) 光モジュール及びその製造方法並びに電子機器
JP5653132B2 (ja) 光電変換装置、および光電変換モジュール
KR20230144698A (ko) 이미지 센서 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120308