KR100624068B1 - 광 검출용 반도체 장치의 전자 패키지 및 그 패키징 방법 - Google Patents
광 검출용 반도체 장치의 전자 패키지 및 그 패키징 방법 Download PDFInfo
- Publication number
- KR100624068B1 KR100624068B1 KR1020030079245A KR20030079245A KR100624068B1 KR 100624068 B1 KR100624068 B1 KR 100624068B1 KR 1020030079245 A KR1020030079245 A KR 1020030079245A KR 20030079245 A KR20030079245 A KR 20030079245A KR 100624068 B1 KR100624068 B1 KR 100624068B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- solder bump
- solder
- bump pads
- light
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000002161 passivation Methods 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000001514 detection method Methods 0.000 claims abstract description 28
- 230000008878 coupling Effects 0.000 claims abstract description 3
- 238000010168 coupling process Methods 0.000 claims abstract description 3
- 238000005859 coupling reaction Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 107
- 235000012431 wafers Nutrition 0.000 claims description 51
- 230000003287 optical effect Effects 0.000 claims description 18
- 230000004907 flux Effects 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 239000000428 dust Substances 0.000 claims description 7
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 239000005388 borosilicate glass Substances 0.000 claims description 5
- 238000002834 transmittance Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000009501 film coating Methods 0.000 claims 2
- 238000010521 absorption reaction Methods 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- 239000002861 polymer material Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 24
- 238000005520 cutting process Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 238000010923 batch production Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 2
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000010485 coping Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
Abstract
광 검출용 장치 패키지 및 이러한 장치를 패키징하는 방법이 제공된다. 상기 패키지는 소정 범위의 파장 내의 광에 대해 대체로 투명한 재료로 이루어진 기판을 갖는 어셈블리부; 광을 상기 소정 범위의 파장으로 광전자적으로 변환하는 적어도 하나의 광 검출용 다이를 포함하는 검출부; 및, 상기 검출부와 어셈블리부를 결합시키는 복수의 제1솔더 조인트를 포함한다. 상기 어셈블리부는 기판의 상부 표면 영역에 주위의 기판 상에 배치된 적어도 하나의 제1금속층; 및, 상기 제1금속층 위에 연장하도록 형성된 적어도 하나의 패시베이션 층으로 구성된다. 상기 패시베이션 층은 패터닝되어 각각 상기 제1금속층 상에서 복수의 제1 및 제2솔더 범프 패드를 나타내는 복수의 제1 및 제2접근 개구를 정의하며, 그 각각은 적어도 하나의 제2솔더 범프 패드에 연결되어 있다. 상기 검출부의 광 검출 다이에는 상기 어셈블리부의 기판의 상부 표면 영역을 대면하는 광 검출 영역이 위치되어 있고, 상기 광 검출 다이 위에 광 검출 영역과 전기적으로 연결된 복수의 솔더 범프 패드가 형성되어 있다. 상기 제1솔더 조인트 각각은 상기 광 검출부의 솔더 범프 패드 중 하나와 상기 어셈블리부의 제1솔더 범프 패드 중의 하나 사이에 연장되어 있다.
반도체 패키지, 광 검출용 장치, 솔더 범프 패드, 절단 배선
Description
도 1은 광 검출용 반도체 장치를 위한 종래 기술의 CLCC 패키지의 개략적인 단면도.
도 2는 또 다른 종래 기술의 광 검출용 패키지의 개략적인 단면도.
도 3a는 처리되기 전 상태인 본 발명의 바람직한 실시예에서 절단(dicing)되지 않은 광 검출용 반도체 웨이퍼의 개략적인 단면도.
도 3b는 패턴된 금속층이 적용된 상태인 본 발명의 바람직한 실시예에서 절단되지 않은 광 검출용 반도체 웨이퍼의 개략적인 단면도.
도 3c는 솔더 범핑(solder bumping)이 이루어진 본 발명의 바람직한 실시예에서 절단하지 않은 광 검출용 반도체 웨이퍼의 개략적인 단면도.
도 4는 낮은 굴절율의 매체로부터 높은 굴절율의 매체로의 경계 영역에서 충돌광의 공기-유리 투과 및 반사를 예시하는 개략적인 도면.
도 5는 기판 위에 광필터를 형성함으로 인한 광 검출 응답의 변형예를 그래프로 예시하는 도면.
도 6a는 본 발명의 바람직한 실시예에서 특정 제조 단계의 절단(dicing)된 단위 기판의 개략적인 단면도.
도 6b는 다수의 금속층을 사용하는 본 발명의 또 다른 실시예에서 특정 제조 단계의 절단된 단위 기판의 개략적인 단면도.
도 7은 본 발명의 바람직한 실시예에서 특정 제조 단계의 절단되지 않은 기판을 예시하는 일련의 개략적인 단면도.
도 8은 본 발명의 바람직한 실시예에서 또 다른 특정 제조 단계의 절단되지 않은 기판을 예시하는 일련의 개략적인 단면도.
도 9는 본 발명의 바람직한 실시예에서 절단되지 않은 기판 상에 광 검출용 다이(die)의 플립칩 어셈블리를 예시하는 일련의 개략적인 단면도.
도 10은 인쇄 회로 기판에 실장된 것을 예시적으로 도시한 본 발명의 바람직한 실시예에 따라 형성된 전자 패키지의 개략적인 단면도.
도 11은 본 발명의 바람직한 실시예에 따라 형성된 전자 패키지의 제조 및 어셈블리 단계를 예시하는 블록도.
도 12는 본 발명의 다른 실시예에 따라 형성된 전자 패키지의 제조 및 어셈블리 단계를 예시하는 블록도.
본 발명은 반도체 집적회로의 전자 패키지에 관한 것으로서, 더욱 상세하게는 광 검출용 반도체 장치의 전자 패키지 및 그의 패키징 방법에 관한 것이다.
광 검출용 반도체 장치는 일반적으로 세라믹 패키지에 실장된다. 도 1은 광 검출용 장치를 위한 가장 인기 있는 패키지 포맷인 세라믹 리드레스 칩 캐리어(CLCC : ceramic leadless chip carrier)의 개략적인 단면도를 나타낸다. 도면에 도시된 바와 같이, 광 검출용 반도체 다이는 유리 뚜껑(6)으로 덮여 있는 가장자리의 내부에 에폭시 등을 사용하여 세라믹 기판(4) 상에서 표면이 위쪽으로 향하도록 실장된다. 일반적으로, 와이어 본딩(8)은 광 검출용 다이(2)를 세라믹 기판(4)에 연결하기 위해 사용된다. 납땜 가능한 패드(10)는 세라믹 기판(4)의 바닥에 구비되어 상기 패키지를 회로 기판에 연결시킨다.
아마도 이러한 패키지의 가장 치명적인 단점은 매우 비싸다는 것이다. 또 다른 단점은 작은 크기와 가벼운 중량이 핵심적인 특징인 휴대폰의 카메라와 같은 일부 휴대 응용품에 충분할 정도로 패키지 크기가 작지 않다는 것이다. 또 다른 단점은 패키지의 구성이 예를 들어, 렌즈의 초점 평면에 대해 광 검출용 장치의 매우 정밀한 배치가 이루어지지 않는다는 것이며, 이것은 그 중에서도 특히, 광 검출용 다이가 에폭시 등으로 실장되고 패키지 자체는 솔더 페이스트(solder paste)를 사용하여 실장되기 때문이다.
발명의 명칭이 "광학 소자를 위한 반도체 절연체"인 미국 특허번호 제5,302,778호는 위치 식별 핀을 구비한 몰드(mold)처리된 실장 패키지에서 센서, 렌즈 및 몰드 처리된 실장 기판을 집적시킴으로써 인쇄 회로 기판 상에 광 센서를 실장하는 것에 대해 제시하고 있다. 상기 특허는 센서를 그 기초가 되는 렌즈 시스템에 대해 정확하게 위치시킨다는 점에서 제한적으로 개선점을 제공하고 있다. 또한, 실장 기판 상에서의 패키지 자체의 배치에 있어서 기껏해야 보통 정도의 정확도를 제공한다.
광 검출용 반도체 장치에 대한 또 다른 공지된 패키징 방법이 쉘케이스사(Shellcase Inc.)에 의해 제공되어 있다. 그 상세한 기술은 미국 특허번호 제5,716,759호, 제6,040,235호 및 제6,117,707호에 기재되어 있다. 도 2는 그러한 기술에 따라 형성된 패키지의 개략적인 단면을 나타내고 있다. 패턴된 금속층은 광 검출용 반도체 웨이퍼에 적용되어 본딩 패드를 인접 다이 사이에서 좁은 폭을 갖는 절단 영역(dicing area)으로 연장시키고 있다. 광 검출용 웨이퍼는 에폭시를 이용하여 유리 기판에 도포된다. 그 다음, 웨이퍼를 얇게 만들기 위하여 웨이퍼의 뒷면은 연마된다. 다음으로, 절단 영역의 실리콘은 제거되어 금속 배선을 노출시킨다. 제조 과정을 완성하기 위해서는 더 많은 공정 단계들이 필요하지만, 본 발명의 명료한 이해를 위해서 필요하지 않으므로 구체적인 설명은 생략된다.
CLCC 패키지와 비교할 때 상기 패키지의 이점은 더 작은 크기를 갖는다는 것이다. 그럼에도, 상기 패키지에는 또한 많은 단점들이 있다. 아마, 상기 패키지의 가장 치명적인 단점은 구성 및 제조 공정에 있어서 복잡하다는 것이다. 이러한 복잡함은 생산 수율 손실을 증가시키는 경향이 있으므로 대량 생산에서는 중요한 요소이다. 이러한 복잡성과 그에 수반하는 수율 손실의 결과로, 상기 패키지는 제조하기에는 값비싸다.
상기 기술의 다른 사소하지 않은 단점은 넓은 절단 라인을 필요로 한다는 점인데, 이것은 웨이퍼 당 더 많은 다이를 획득하기 위하여 절단 라인의 폭을 감소시키는 반도체 제조 분야의 기술 경향에 역행한다. 현재의 일반적인 절단 라인 폭인 약 100 마이크로미터는 상기 기술을 지원하기 위해서는 충분히 넓지 않다. 결과적으로, 상기 패키지 기술은 표준적인 절단 라인 폭을 갖는 반도체 웨이퍼에 양립될 수 없으며, 일반적인 절단 라인 폭보다 더 넓도록 보증하기 위하여 별도로 주문을 하는 조치를 필요로 한다.
따라서, 본 발명의 목적은 광 검출용 장치를 위한 저가의 전자 패키지 및 그 패키징 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 작은 크기가 가장 중요한 패키징 요소인 휴대폰 카메라와 같은 휴대 응용품에 적합한 광 검출용 장치를 위한 충분히 간편한 전자 패키지를 제공하는 것이다.
본 발명의 또 다른 목적은 수직 평면뿐만 아니라 수평 평면에서 초점 평면을 정확하게 배치하는 것이 별 어려움 없이 달성되는 간단하고 편리하게 제조 및 조립되는 전자 패키지 및 그 패키징 방법을 제공하는 것이다.
본 발명의 바람직한 실시예에 따라 간략하게 설명하면, 본 발명은 광 검출용 반도체 장치의 전자 패키지 구조와 그 제조 및 어셈블리 방법에 관한 것이다.
본 발명에 따르면, 복수의 솔더 범프가 웨이퍼 범핑(wafer bumping) 또는 당해 분야에서 알려져 있는 다른 적당한 기술을 통해 광 검출용 반도체 웨이퍼 상에 구비되어 있다. 그 다음, 상기 범핑된 웨이퍼는 절단되어 검출부를 구성하는 개별적인 다이로 분리된다.
기판은 개별적으로 제조된다. 예를 들어, 상기 기판은 원형 웨이퍼 또는 직사각형 패널로 구성될 수 있다. 상기 기판은 복수의 다이를 갖는 반도체 웨이퍼와 동일한 방식으로 복수의 단위 기판을 가질 것이다. 각 단위 기판은 어셈블리부가 되며, 제조 및 어셈블 리가 완료된 후에는 상기 검출부와 함께 전자 패키지를 구성한다. 상기 기판을 위한 재료는 광 검출용 장치가 응답하는 광의 파장에서 투명한 것이 바람직하다. 보로실리케이트(borosilicate) 유리는 스펙트럼의 가시 영역에서 광 검출용 장치를 위한 충분한 투명성을 갖는 재료의 하나의 예이다. 상기 기판의 제조 공정은 적층에 의해 솔더 범프 패드 사이에 솔더 범프 패드와 상호 연결 배선을 만들기 위하여 적어도 하나의 패턴된 금속층을 형성하는 공정과, 반도체 제조 기술에 능통한 사람에게 알려져 있는 적당한 수단을 이용하여 패터닝하는 공정을 포함한다. 이러한 솔더 범프 패드는 적어도 두 개의 세트로 분류된다. 제1세트의 솔더 범프 패드는 상대적으로 작고 이러한 광 검출용 다이의 상호 연결을 위한 광 검출용 다이의 솔더 범프에 대응한다. 제2세트의 솔더 범프 패드는 상대적으로 더 크고, 지지용 인쇄 회로 기판과 같은 외부 회로에 최종 패키지를 상호 연결하는데 사용된다. 또한, 기판은 상기 패턴된 금속층 위에 적어도 하나의 패턴된 패시베이션 층(passivation layer)을 포함하며, 상기 패시베이션 층은 그로 인해 형성된 상호 연결 배선을 보호한다. 상기 패턴된 패시베이션 층은 솔더 범프 패드에 개구를 가진다. 상기 기판은 더스트 입자가 광 검출 영역에 들어가는 것을 방 지하기 위하여 광 검출 영역 주위의 패턴된 패시베이션 층 위에 패턴된 더스트-실 층을 포함하는 것이 바람직하다.
솔더 범프는 솔더 범프 패드의 제2세트 위에 실장되어 최종 패키지가 외부 회로와 연결되게 한다. 미리 형성된 솔더 구형상체는 예를 들어, BGA 또는 CSP 솔더 볼 실장에서와 동일한 방식으로 이러한 솔더 범핑 공정을 위해 사용될 수 있다. 상기 공정은 솔더 범프 패드에 플럭스(flux)를 도포하는 공정과, 솔더 구형상체를 상기 플럭스 도포된 솔더 범프 패드로 이동시키는 공정과, 솔더 구형상체가 녹아서 상기 솔더 범프 패드에 액화되도록 하는 솔더의 특성 리플로우 온도까지 기판을 가열하는 공정을 포함한다.
그 다음, 상기 범핑되고 절단된 광 검출용 다이는 반도체 제조 기술에 능통한 사람에게 알려져 있는 적당한 플립칩 실장 기술을 이용하여 상기 기판에 실장된다. 상기 공정은 각 단위 기판이 필요한 모든 광 검출용 다이가 설계된 바와 같이 이동될 때까지 각 광 검출용 다이를 상기 기판의 소정 위치에 순차적인 픽-플립-플레이스(pick-and-flip-and-place) 하는 공정을 포함한다. 상기 픽-플립-플레이스 공정은 솔더링 영역에 플럭스를 도포하는 공정을 전형적으로 포함하며, 그 다음에 상기 기판은 단위 기판과 광 검출용 다이 사이의 상호 연결을 위해 솔더 범프의 특성 리플로우 온도까지 가열된다.
그 다음에 큰 기판의 절단이 이루어져서 각 단위 기판을 분리시킨다. 그 다음, 각 단위 기판은 트레이, 튜브 또는 테이프 및 릴과 같은 바람직한 포장 매체로 픽-플레이스(pick-and-place) 될 수 있다.
CLCC 패키지는 상호 연결을 위해 세라믹 기판을 필요로 하고 광 투과를 위해 유리 뚜껑을 필요로 한 반면, 본 발명에 따라 형성된 패키지는 상기 두 기능을 갖는 유리 기판을 필요로 한다. 또한, 본 발명은 광 검출용 장치 웨이퍼를 위한 웨이퍼 범핑과 같은 일괄 공정을 이용한다. 이와 유사하게, 본 발명은 복수의 단위 기판을 갖는 기판의 제조 및 조립을 위한 일괄 공정을 이용한다. 이러한 단순화 및 일괄 공정의 결과로, 본 발명은 패키지 단가를 상당히 감소시킨다. 예를 들어, 지금까지 알려진 특정 패키지 기술과 달리, 본딩 패드를 절단 영역으로 연장하고 웨이퍼를 박판화하며 절단 영역 상의 금속을 노출시키기 위해 실리콘을 제거하는 공정을 필요로 하는 매우 복잡한 공정 대신에, 본 발명은 간단하고 필드에서 증명된 기술인 플립칩 공정을 이용한다. 또한, 광 검출용 다이를 기판으로 플립칩 실장하는 특징과, 위에서 설명된 패키지를 위한 솔더 범프의 이용 및 배치와 같은 특징은 별다른 노력 없이도 수평 및 수직 방향으로 초점 평면을 일관되고 정확하게 안내되도록 위치 설정할 수 있게 한다. 솔더 리플로우 공정 중에 자기 정렬(self alignment)이 효과적으로 일어난다.
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
광 검출용 반도체 웨이퍼는 복수의 다이를 가지며, 각 다이는 다른 반도체 웨이퍼에서와 같이 웨이퍼의 상부 표면 위에 형성된 집적회로를 가진다. 각 다이는 복수의 본딩 패드를 가진다. 상기 웨이퍼는 그 표면 위에 패턴된 패시베이션 층(passivation layer)을 가지며, 상기 패시베이션 층은 그 아래의 집적회로를 보호하기 위한 것이다. 상기 패시베이션 층은 상기 본딩 패드 위에 개구부를 가진 다. 이러한 각 광 검출용 다이는 그 상부 표면에 적어도 하나의 광 검출 영역을 가진다.
IBM사에 특허 허여된 "초소형 기능 부품의 제조 방법"이란 명칭의 미국 특허 제3,292,240호에 반영된 바와 같이, 웨이퍼 범핑(wafer bumping)은 그 초기의 기술 개발 이후로 폭넓게 사용되고 있는 잘 알려진 기술이다. 일반적인 웨이퍼 범핑 공정은 솔더 범프 패드를 웨이퍼 상의 본딩 패드에 연결시키기 위한 적어도 하나의 패턴된 금속층을 포함한다. 솔더 범프 패드를 위해 사용되는 야금술은 하부 범프 야금술(UBM : under bump metallurgy, 이하 'UBM'이라 함)로 주로 불리우며, 본딩 패드로의 양호한 접착, 솔더에 대한 양호한 확산 장벽 및 솔더에 대한 양호한 습윤성(그리고, 가능하다면 산화 방지)와 같은 복수의 기능을 제공하는 다층 구조를 일반적으로 이용한다. UBM을 적층하기 위하여, 스퍼터링(sputtering), 전기도금(electroplating), 무전해도금(electroless plating) 등과 같은 다양한 기술이 사용될 수 있다.
소정 양의 솔더 재료가 솔더 범프 패드에 도포된다. 전기도금, 솔더 페이스트 프린팅(solder paste printing)과 같이, 솔더를 도포하기 위한 다양한 방법이 존재한다. 웨이퍼 범핑에 자주 사용되는 몇가지 솔더 재료가 있으며, 공정 조성의 주석-납(eutectic tin-lead), 높은 농도의 납(high lead)(중량 비율에 있어서 80% 이상의 납을 갖는 주석-납 솔더) 및 무연(lead-free)(순수한 주석, 주석-은, 주석-구리, 주석-은-구리 등과 같이 일반적으로 주석(tin)을 기반으로 하는 솔더)이 있다.
또한, 웨이퍼 범핑 공정은 솔더를 솔더 범프 패드에 연결하기 위하여 솔더의 특성 리플로우 온도(characteristic reflow temperature)까지 가열하는 공정을 포함한다. 웨이퍼 범핑은 패턴된 금속층의 하부에 적어도 하나의 패턴된 패시베이션 층을 임의로 포함할 수 있으며, 이 패시베이션 층은 소위 리패시베이션(re-passivation)이다. 또한, 웨이퍼 범핑은 본딩 패드와 솔더 범프 패드 사이에 상호 연결된 금속 트레이스(trace)를 임의로 포함할 수 있으며, 이것은 소위 재분배(redistribution)이다. 이러한 재분배는 상기 상호 연결된 금속 트레이스를 보호하기 위한 또 다른 패턴된 패시베이션 층을 일반적으로 필요로 한다. 웨이퍼 범핑을 위한 이러한 다양한 구조는 웨이퍼 범핑 분야에서 숙달된 사람에게는 잘 알려져 있다.
본 발명에 따르면, 범핑된 웨이퍼는 광 검출용 장치를 위한 전자 패키지를 만드는데 사용되는 것이 바람직하지만, 특정 구조, 범핑 기술 또는 이러한 웨이퍼 범핑에 사용되는 솔더 재료에 한정되지 않는다. 바람직한 실시예에서, 웨이퍼 범핑 후의 광 검출용 웨이퍼의 솔더 범프 높이는 100 마이크로미터보다 작은 것이 바람직하다. 도 3a 내지 도 3c는 처리 전의 광 검출용 반도체 웨이퍼(100), 패턴된 금속층을 도포하여 복수의 솔더 범프 패드(102)를 형성한 후의 반도체 웨이퍼(100) 및, 솔더 범핑을 수행하여 복수의 솔더 범프(104)를 형성한 후의 반도체 웨이퍼(100)를 각각 예시하고 있다.
웨이퍼 범핑을 수행하기 전, 수행하는 도중 또는 수행한 후, 웨이퍼(100)는 반도체 제조 기술에서 알려져 있는 적당한 수단을 사용한 기계 연마에 의해 가능하다면, 특정 두께로 박판화된다. 이러한 박판 공정의 목적은 본 명세서의 후반부에서 설명될 것이다. 박판화 이후의 웨이퍼(100)의 두께는 대략 250-350 마이크로미터인 것이 바람직하며, 또한, 충분한 대처수단이 있는 경우 대략 150-350 마이크로미터도 가능하다. 그 다음, 상기 광 검출용 웨이퍼는 다시 반도체 제조 기술에서 알려져 있는 적당한 수단을 이용하여 절단 라인(103)을 따라 절단되어 각 다이(101)를 분리시킨다.
기판은 개별적으로 제조된다. 복수의 다이를 갖도록 만들어지는 반도체 웨이퍼와 유사하게, 상기 기판은 일괄 공정(batch process)으로 복수의 단위 기판을 형성하기에 충분히 넓은 영역을 갖는 웨이퍼 또는 패널 형태이다. 일반적으로, 기판 재료에 대한 주요 요건은 투명성, 기계적 강도 및 화학적 안정성을 포함한다. 기판 재료는 특정 파장 또는 특정 범위의 파장에 대해 투명한 하나가 선택되어 그러한 광을 상기 광 검출용 장치로 전송한다. 아래에 한정되지는 않지만, 적당한 기판 재료는 유리, 석영(quartz), 사파이어(sapphire), 실리콘 또는 다른 적외선 투과 재료를 포함한다. 기판 재료의 선택은 관심 범위의 파장에 의존하며, 예를 들어, 자외선, 가시광선 또는 적외선 중의 어느 하나의 파장에서 동작하는 광 검출용 장치가 본 발명으로부터 이익을 얻을 수 있다. 최종적으로 만들어지는 장치의 예상 수명 동안의 환경에 견뎌내기 위해서 뿐만 아니라 제조되는 동안의 온도 및 다양한 공정 단계를 견디기 위하여 화학적 저항력 및 기계적 안정성이 요구된다. 가시 범위의 파장에서 동작하는 광 검출용 장치를 위한 일반적인 기판 재료는 보로실리케이트 유리(borosilicate glass)이다. 이것은 그 화학적 및 온도 안정성이 합리적인 가격으로 얻어질 수 있고, 많은 자원으로부터 얻어질 수 있기 때문이다.
광 투과성을 향상시키기 위해 상기 기판의 양 표면에는 적어도 하나의 박막층이 도포될 수 있다. 예를 들어, 반사방지 코팅(ARC : anti-reflection coating) 또는 광학 기술에 정통한 사람에게 알려져 있는 다른 적당한 코팅이 도포될 수 있다. 이러한 코팅의 하나의 목적은 관심 광의 전체 스펙트럼에서 광의 반사 손실을 최소화하기 위한 것이다. 도 4는 기판에 의한 광의 반사를 예시하고 있다.
이와 유사하게, 특정 범위의 파장에서 광 투과성을 향상 또는 감소시키기 위하여 기판의 한쪽 표면에 적어도 하나의 박막층이 도포될 수 있다. 이러한 광 필터링(optical filtering)은 버터워스(Butterworth)에서 1955년에 출간된 O.S.Heavens에 의한 "Optical Properties of Thin Solid Films", 아메리칸 엘세비어(American Elsevier)에서 1969년에 출간된 H.A. Macleod에 의한 "Thin-Film Optical Filters", 존 윌리(John Wiley)에서 1976년에 출간된 Z.Knittl에 의한 "Optics of Thin Films, an Optical Multilayer Theory" 또는 맥밀란(MacMillan)에서 1987년에 출간된 J.D.Rancourt에 의한 "Optical Thin Film's User's Handbook"과 같은 서적에 문서화된 바와 같은 광학 기술에서 잘 알려져 있는 적당한 기술을 이용하여 실시될 수 있다.
도 5는 광 검출용 장치의 전면에 위치된 필터로써 얻어지는 변형된 광 응답의 일 예를 나타낸다. 이러한 개별적인 예에서, 상기 필터는 인간 눈의 민감도를 흉내내며 자외선 및 적외선 영역에서 실리콘의 진성 응답을 차단한 광 검출용 장치를 갖도록 설계된다. 바람직한 실시예에서, 보로실리케이트 유리의 대규모 웨이퍼 또는 패널이 기판으로서 사용되며, 대략 400-800 마이크로미터의 두께 및 대처수단이 허용할 경우에는 250-800 마이크로미터의 두께를 가진다. 또한, 바람직한 실시예에서, 반사 손실을 최소화하기 위하여, 또는 관심 있는 파장 범위에서 광 투과성을 증대 또는 감소시키기 위하여, 기판의 전후 표면의 한쪽 또는 양쪽에 적어도 하나의 박막층이 코팅될 수 있다.
도 6a 내지 도 8을 참조하면, 솔더 범프 패드(206a, 206b) 및 이러한 솔더 범프 패드(206a, 206b)를 연결하기 위한 연결 배선(208)을 만들기 위하여 적어도 하나의 패턴된 금속층(202)이 기판(200)의 상부 표면(204)에 도포된다. 그 다음, 상기 금속층(202)으로 형성되는 연결 배선(208)을 보호하기 위하여 패턴된 금속층(202) 위에 적어도 하나의 패턴된 패시베이션 층(210)이 도포된다. 솔더 범프 패드(206a, 206b)는 두 개의 세트로 분류된다. 제1세트의 솔더 범프 패드(206a)는 광 검출용 반도체 다이(101)의 상호 연결을 위해 상대적으로 작다. 제2세트의 솔더 범프 패드(206b)는 최종 전자 패키지 자체의 인쇄 회로 기판과 같은 외부 회로 또는 장치와의 연결을 위하여 상대적으로 크다.
솔더 범프 패드, 상호 연결 배선 및 패시베이션 층을 만들기 위해 널리 사용되는 두 개의 접근법이 있다. 도 6a에 도시된 제1접근법은 하나의 패턴된 금속층(202)을 사용하여 솔더 범프 패드(206a, 206b) 및 상호 연결 배선(208) 양쪽에 연결 배선(208)을 보호하기 위하여 금속층의 적절한 부분에 형성된 패턴된 패시베이션 층(210)을 제공하는 것이다. 도 6b에 도시된 제2접근법은 하나의 패턴된 금속층(212)을 도포하여 연결 배선(214)을 보호하기 위한 하나의 패턴된 패시베이션 층(216)을 갖도록 연결 배선(214)을 형성한 다음, 연장 부분을 갖는 또 다른 패턴된 금속층(218a, 218b)을 도포하여 솔더 범프 패드(220a, 220b)에 금속층(212)의 하지부(underlying portion)를 형성한다. 후자의 경우, 제1 및 제2금속층(212 및 218a, 218b) 간의 연결은 패시베이션 층(216)의 개구부에서 이루어진다. 상기 두 개의 선택안에서, 앞서 설명된 광 검출용 웨이퍼를 위한 솔더 범핑 패드를 형성할 때 사용되는 UBM에서와 같이, 솔더 범프 패드를 위한 금속층은 접착층 아래의 인접한 재료에 양호한 접착력을 제공하기 위한 접착층, 솔더를 위한 양호한 확산 장벽 및 솔더 재료를 위한 양호한 습윤성(그리고, 가능하다면 산화 방지)을 갖는 층을 일반적으로 가진다.
상기 제1선택안은 하나의 금속층(202)만을 사용하기 때문에 경제적이지만, 연결 금속층은 연결 금속 배선에 불필요할 뿐만 아니라 높은 막 스트레스(film stress)를 유발하는 확산 장벽 재료층을 반드시 포함한다. 이러한 막 스트레스는 스트레스 이동 및 막의 적층 분리조차 유발하므로 신뢰성의 측면에서 불리하다. 상기 제2선택안은 연결 금속 배선에서 확산 장벽층을 가지지 않기 때문에 신뢰성의 측면에서 더 좋다. 그러나, 이 선택안은 다수의 패턴된 금속층(212, 218a, 218b)을 요구함으로써 제조 비용이 증가를 감수해야 한다. 그러므로, 이러한 선택안 사이의 선택은 가격과 신뢰성이라는 두 개의 주요 요건에 주로 의존하며, 이것은 의도하는 어플리케이션에 따라 변동될 것이다.
제1선택안을 예시하는 바람직한 실시예에서, 접착층으로서 대략 1-2 마이크로미터의 알루미늄(aluminum) 층이 사용되고, 확산 장벽층으로서 대략 200-500 나노미터의 Ni-V 층이 사용되며, 솔더 흡수층으로서 대략 500-1000 나노미터의 구리 층이 사용된다. 바람직하게는, 이러한 층들은 각 층의 적층 중에 진공 중단 없이 스퍼터링에 의해 기판에 연속적으로 적층되어 솔더 범프 패드(206a, 206b)에서 금속층(202)을 집합적으로 형성한다.
제2선택안을 예시하는 바람직한 실시예에서, 연결 금속 배선을 만들기 위하여 바람직하게는 스퍼터링에 의해 대략 1-2 마이크로미터의 알루미늄 층이 기판에 적층된다. 상기 제2선택안의 솔더 범프 패드(220a, 220b)는 접착층으로서 대략 200-2000 나노미터의 알루미늄 층, 확산 장벽으로서 대략 200-500 나노미터의 Ni-V 층 및 솔더 흡수층(solder wettable layer)으로서 대략 500-1000 나노미터의 구리 층을 상호 연결 배선에 순차적으로 적층시킴으로써 형성된다. 바람직하게는, 층들의 적층 중에는 진공 중단 없는 스퍼터링에 의해 각 층이 적층된다.
상기 두 개의 선택안에서, 패시베이션 층(210, 216)으로서 폴리머 층(polymer layer)이 도포되는 것이 바람직하다. 폴리머 패시베이션 층으로는 대략 4-20 마이크로미터 두께가 바람직하며, 이것은 반도체 제조 기술에 능통한 사람에게 알려져 있는 적당한 수단에 의해 형성될 수 있다.
도 7 및 도 8을 참조하면, 서로 다른 제조 단계에 있는 절단되지 않은 기판(200)(유리 웨이퍼 형태)의 개략적인 단면이 도시되어 있다. 기판(200)은 절단 라인(203)에 의해 복수의 단위 기판(201)으로 분리되고, 각 단위 기판(201)은 그 위에 형성된 패턴된 금속층(202), 패시베이션 층(210) 및 더스트-실(dust-seal) 층(222)을 가지며, 솔더 범프 패드(206a, 206b) 및 투과 영역(223)을 구성한다. 도 8에 예시된 바와 같이, 더스트의 입자가 광 검출 영역에 도달하여 덮는 것을 방지하기 위하여, 금속 및 패시베이션 층(202, 210)이 형성된 후 적어도 하나의 패턴된 더스트-실 층(222)이 기판(200)에 도포될 수 있다. 이러한 패턴된 층(222)은 최종 패키지의 투과 영역(223)에서 광 검출 영역 주위에 더스트 실링(dust sealing) 구조를 형성하도록 구성된다. 빛을 차단하는 더스트는 광 검출에 있어서 에러를 유발할 것이다. 이 때문에, 이러한 더스트-실 층의 필요성은 관심분야의 어플리케이션에서 더스트 입자의 요구되는 제한에 의존한다. 예시된 바람직한 실시예에서, 더스트-실 층(222)의 두께는 80 마이크로미터보다 작은 것이 바람직하며, 이러한 더스트-실 층(222)으로는 폴리머 재료가 바람직하다.
이러한 패턴된 더스트-실 층(222)은 여러 방법으로 생성된다. 가장 보편적인 방법은 에폭시 재료 등을 투여하는 것이다. 다른 방법은 전면 폴리머층을 도포하고 포토리소그래피 공정을 이용하여 폴리머층을 패턴하는 것이다. 반도체 제조 및 패키징 기술에 능통한 사람에게 알려져 있는 다른 적당한 수단이 본 발명에 따라 이용될 수 있다.
다음으로, 솔더 범프(224)는 기판(200)에 형성된 솔더 범프 패드(206b)의 제2세트 상에 실장된다. 예시된 바람직한 실시예에서, 솔더 플럭스(solder flux)는 바람직하게는 스크린 프린팅에 의해 각각의 적절한 솔더 범프 패드(206b) 상에 도포되는 것이 바람직하며, 그 다음에, 미리 형성된 솔더 구형상체(solder sphere)(224)가 제2세트 위에 도포된 솔더 플럭스를 갖는 제2세트에서의 각각의 솔더 범프 패드(206b) 상에 위치된다. 상기 최종 기판 구조는 상기 위치된 솔더 구형상체(224)를 녹여서 솔더 범프 패드에 액체화(wet down)하도록 하기 위한 솔더 재료의 특성 리플로우 온도까지 가열된다. 솔더 범프(224)의 높이는, 반드시는 아니지만, 250 마이크로미터 이상인 것이 바람직하다.
본 발명에서 사용될 수 있는 많은 솔더 재료들이 있다. 공정 조성의 주석-납 솔더가 보편적인 재료이다. 반도체 공업에서 납을 제거하도록 하는 규제가 일반적으로 엄격해지고 있기 때문에, 순수한 주석, 주석-은, 주석-구리 및 주석-은-구리와 같은 무연 솔더가 장래에는 보다 널리 사용될 것이다. 중량 비율에 있어서 80% 이상의 납을 갖는 높은 납 농도의 솔더는 솔더 범프 패드에서 더 높은 녹는점을 가지며 확산 장벽의 소비가 더 적으므로 고온 어플리케이션을 위한 일반적인 솔더 재료이다. 본 발명은 특정 솔더 재료에 한정되지는 않는다.
위에서 설명된 바와 같이, 기판(200)이 일단 복수의 단위 기판 또는 어셈블리부(201)를 형성하도록 제조되면, 검출부를 구성하는 광 검출 다이(101)는 당해 분야에서 알려진 적당한 플립칩(flipchip) 공정을 이용하여 기판(200)의 어셈블리부(201) 상에 실장된다. 도 9에 개략적으로 도시된 바와 같이, 모든 적절한 단위 기판(201)이 필요한 광 검출용 반도체 다이(101)에 자리를 잡을 때까지, 상기 플립칩 어셈블리 공정은 솔더 범프(104)를 갖는 각 광 검출용 다이(101)를 기판(200)의 각 단위 기판(201)의 소정 위치에 픽-플립-플레이스(pick-and-flip-and-place) 하는 공정을 포함한다. 동일한 또는 서로 다른 종류의 복수의 광 검출용 다이(101)가 하나의 단위 기판(201)에 실장될 수 있다. 그 외 광 검출용이 아닌 능동 및/또는 수동 다이(도시하지 않음)가 단위 기판(201)에 실장되어 멀티칩 모듈(multi-chip module)을 형성할 수 있다.
각 반도체 다이(101)의 솔더 범프(104)와 이에 대응하여 각 단위 기판(201)에 위치 설정된 솔더 범프 패드(206a)의 결합은 광 검출용 다이(101)와 단위 기판(201)의 상대적인 위치 설정에 있어서 편리함과 일관된 정확성을 보증한다. 미리 형성된 솔더 범프와 이를 수용하는 솔더 범프 패드의 쌍을 이룬 결합은 광 검출용 다이(101)가 단위 기판(201)에 위치될 때 자기 안내 기능(self-guiding function)을 수행한다.
이러한 픽-플립-플레이스 동작은 바람직하게는 플립칩 어셈블리 기술에서 알려져 있는 적당한 디핑(dipping) 공정에 의해 광 검출용 다이(110)의 솔더 범프(104)로의 플럭스 도포(flux application)를 포함한다. 로진 기반의 수용 플럭스(rosin based water soluble flux) 또는 다른 적당한 재료가 이 어플리케이션에 사용될 수 있다. 유기물 기반의 소위 무결점 플럭스(no clean flux) 또한 사용될 수 있다. 그 다음, 솔더를 녹여서 기판(200)의 솔더 범프 패드(206a)의 제1세트와 각 광 검출용 다이(101) 사이에 작은 솔더 조인트(104a)를 만들기 위한 온도 재료의 특성 리플로우 온도로 상기 기판이 가열된다. 예시된 바람직한 실시예에서, 기판(200)과 반도체 다이(101)를 연결하는 작은 솔더 조인트(104a)의 높이는 80 마이크로미터보다 작은 것이 바람직하다.
마지막으로, 기판(200)은 절단 라인(203)을 따라 절단되어 단위 기판(201)을 분리시킨다. 그 결과 만들어지는 각 전자 패키지(300)(적어도 하나의 단위 기판 구조(201)를 가짐)는 픽-플레이스(pick-and-place)에 의해 트레이(tray), 튜브(tube) 또는 포장 및 패키징을 위한 테이프 및 릴(reel)과 같은 바람직한 포장 매체로 이동된다.
도 10을 참조하면, 본 발명에 따라 PCB 보드(400)에 형성된 전자 패키지(300)의 어셈블리는 볼 그리드 어레이(BGA : ball grid array) 패키지 기술을 이용하여 수행될 수 있으며, 각 단위 기판 구조(201)는 전자 패키지(300)의 주변부에 솔더 범프(224)를 갖는 전형적인 BGA 패키지와 유사하게 형성된다. 일반적으로 이러한 공정은 솔더 페이스트를 대향하는 PCB 부분의 솔더 범프 패드(402)에 도포하는 공정을 포함함으로써, 전자 패키지(300)는 뒤집혀서 PCB 보드(400)에 실장된다. 따라서, 솔더 범프(224)는 솔더 범프 패드(402) 위에 도포된 솔더 페이스트를 갖는 대응하는 솔더 범프 패드(402)에 위치된다.
도 11은 선행 문단에서 논의된 전자 패키지(300)의 바람직한 실시예에 대한 제조 및 어셈블리 공정을 블록 다이어그램 형태로 예시적으로 나타내고 있다. 도 12는 각 단위 기판의 솔더 범프를 형성할 때 복수의 금속을 이용한 전자 패키지의 다른 실시예에 대한 유사한 제조 및 어셈블리 공정을 블록 다이어그램 형태로 예시적으로 나타내고 있다.
예시된 바람직한 실시예에서, 최종적으로 얻어지는 전자 패키지(300)를 PCB 보드(400)와 연결시키는 솔더 범프(224)에 의해 형성되는 각각의 큰 솔더 조인트의 높이는 솔더 범프(104)(광 검출용 다이(101)를 단위 기판(201)에 연결시킴)에 의해 형성된 작은 솔더 조인트와 광 검출용 다이(101) 두께의 집합적인 높이보다 더 큰 것이 바람직하다. 이것은 광 검출용 다이(101)와 PCB 보드(400) 사이의 간격이 유지되는 것을 보증한다. 예시된 바람직한 실시예에서, 광 검출용 다이(101)가 형성되는 광 검출용 반도체 웨이퍼(100)는 박판화되어 바람직하게는 약 250-350 마이크로미터(대처수단이 허용할 경우에는 150-350 마이크로미터)로 된다. 광 검출용 다이(101)와 단위 기판(201)을 연결하는 작은 솔더 조인트(104)의 높이는 대략 80 마이크로미터보다 작도록 설정되며, 최종적으로 얻어지는 전자 패키지(300)를 PCB 보드(400)에 연결시키는 큰 솔더 조인트(224a)의 높이는 앞서 설명한 바와 같이 250 마이크로미터보다 더 커지도록 설정된다.
본 발명의 상기 신규한 전자 패키지는 CCD 또는 CMOS와 같은 다양한 형태의 기술로써 제조되는 모든 형태의 광 센서 또는 광 검출기에 적용 가능하다. 본 발명은 캠코더, 디지털 스틸 카메라, PC 카메라, 휴대폰 카메라, PDA 및 휴대 카메라, 보안 카메라, 장난감, 자동차, 바이오메트릭스(biometrics) 등에서와 같이 이미지 센서가 사용되는 어떠한 분야에도 적용 가능하다. 본 발명은 또한 팩스, 바코드 판독기 및 스캐너, 디지털 복사기 등에 사용되는 바와 같은 선형 어레이 이미지 센서에 적용 가능하다. 본 발명은 모션 검출기, 광 레벨 센서, 위치 또는 트래킹 시스템 등에 사용되는 단상 다이오드 또는 4상 다이오드와 같은 비영상 광 센서를 패키징할 때에도 동등하게 적용 가능하다.
비록 본 발명은 그 구체적인 형태 및 실시예를 참조하여 설명되었지만, 위에서 논의된 것 외의 다양한 변형이 본 발명의 정신 또는 범위를 벗어나지 않고도 도출될 수 있을 것이다. 예를 들어, 후술하는 청구범위에 정의된 본 발명의 정신 또는 범위를 벗어나지 않고도, 등가의 구성 요소가 앞에서 구체적으로 도시되거나 설 명된 것과 대체될 수 있고, 어떤 특징들은 다른 특징과 무관하게 사용될 수 있으며, 어떤 경우에는 제조 또는 어셈블리 공정의 구체적인 조합이 순서가 바뀌거나 중간에 끼어들 수도 있을 것이다.
Claims (29)
- (a) i. 소정 범위의 파장 내의 광에 대해 대체로 투명한 재료로 구성되는 기판;ii. 상기 기판의 상부 표면 영역 주위의 상기 기판 상에 형성된 적어도 하나의 제1금속층;iii. 상기 제1금속층 위에 연장되도록 형성되고, 패터닝되어 상기 제1금속층 상에서 각각 복수의 제1 및 제2솔더 범프 패드를 나타내는 복수의 제1 및 제2접근 개구를 형성하며, 상기 제1솔더 범프 패드 각각은 적어도 하나의 상기 제2솔더 범프 패드에 연결되어 있는 적어도 하나의 패시베이션층을 포함하는 어셈블리부;(b) 적어도 하나의 광 검출용 다이를 가지며, 상기 광 검출용 다이는 그 순방향 표면에서 상기 소정의 범위 파장 내의 광을 광전자적으로 변환하기 위한 적어도 하나의 광 검출 영역을 형성하며, 상기 광 검출 영역은 상기 어셈블리부 기판의 상기 상부 표면 영역에 대향하며, 상기 광 검출용 다이는 그 위에 상기 광 검출 영역과 전기적으로 결합된 복수의 솔더 범프 패드를 형성한 검출부; 및(c) 상기 검출부 및 어셈블리부를 결합시키는 복수의 제1솔더 조인트를 포함하며, 상기 제1솔더 조인트 각각은 상기 검출부의 하나의 솔더 범프 패드와 상기 어셈블리부의 하나의 제1솔더 범프 패드 사이에 연장되어 있는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제1항에 있어서,상기 제2솔더 범프 패드로부터 외부 회로에 실장하기 위한 상기 어셈블리부의 상기 하나의 제2접근 개구까지 각각 연장되어 있는 복수의 제2솔더 조인트를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제2항에 있어서,상기 제2솔더 조인트 각각은 상기 제2범프 패드로부터 상기 검출부의 상기 광 검출용 다이를 가로질러 지나서 연장되어 있는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제1항에 있어서,상기 어셈블리부는 상기 기판의 상부 표면 영역 주위의 상기 기판 상에 형성되는 적어도 하나의 더스트-실 층을 가지며, 상기 더스트-실 층은 상기 기판과 상기 광 검출부 사이를 가로질러 연장되어 그 사이에 봉인된 칸막이를 둘러싸는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제4항에 있어서,상기 더스트-실 층은 폴리머 재료로 형성되는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제1항에 있어서,상기 기판은 보로실리케이트 유리 재료로 형성되는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제6항에 있어서,상기 기판은 대략 250 내지 800 마이크로미터 범위의 두께로 형성되는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제4항에 있어서,상기 기판은 대략 250 내지 800 마이크로미터 범위의 두께를 갖는 보로실리케이트 유리 재료로 형성되는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제1항에 있어서,상기 광 검출용 다이의 상기 광 검출 영역은 통과된 광을 수신하기 위한 상기 기판의 상기 상부 표면 영역에 대해 광학적으로 정렬된 상태로 배치되어 있는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제1항에 있어서,상기 어셈블리부는 상기 패시베이션 층 상에 적어도 부분적으로 형성된 제2금속층을 가지며, 상기 제2금속층은 패터닝되어 상기 제1 및 제2솔더 범프 패드를 연결시키기 위하여 상기 제1 및 제2접근 개구 위에서 적어도 부분적으로 연장되어 있는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제1항에 있어서,상기 기판은 그 한쪽에서 상기 상부 표면과 대향하는 하부 표면을 가지며, 상기 기판은 상기 상부 및 하부 표면 중 적어도 하나에 형성되며 상기 소정 범위의 파장 내의 광의 투과율을 변화시키기 위한 박막 코팅을 가지는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제4항에 있어서,상기 기판은 그 한쪽에서 상기 상부 표면과 대향하는 하부 표면을 가지며, 상기 기판은 상기 상부 및 하부 표면 중 적어도 하나에 형성되며 상기 소정 범위의 파장 내의 광의 투과율을 변화시키기 위한 박막 코팅을 가지는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- 제1항에 있어서,상기 검출부의 상기 각 솔더 범프 패드와 상기 어셈블리부의 상기 제1 및 제2솔더 범프 패드는 적어도 접착층, 확산장벽층 및 솔더 흡수층을 갖는 다층 구조로 형성되는 것을 특징으로 하는 광 검출용 반도체 장치의 전자 패키지.
- (a) 소정 범위의 파장 내의 광을 광전자적으로 변환하기 위해 순방향 표면에 형성된 적어도 하나의 집적된 광 검출 영역을 갖는 적어도 하나의 광 검출용 다이를 설정하는 단계;(b) 상기 광 검출용 다이 상에 상기 광 검출 영역과 전기적으로 연결된 복수의 제1솔더 범프를 형성하는 단계;(c) 상기 소정 범위의 파장 내의 광에 대해 대체로 투명한 재료로 형성된 적어도 하나의 단위 기판을 설정하는 단계;(d) 상기 단위 기판 상의 상부 표면 영역 주위에 적어도 하나의 금속층을 형성하는 단계;(e) 복수의 제1 및 제2솔더 범프 패드와, 적어도 하나의 상기 제1솔더 범프 패드와 적어도 하나의 상기 제2솔더 범프 패드 사이에 각각 연장되어 있는 복수의 상호 연결 배선을 정의하도록 상기 금속층을 패터닝하는 단계;(f) 적어도 하나의 패시베이션 층이 상기 금속층 위에 연장하도록 형성하는 단계;(g) 상기 제1 및 제2솔더 범프 패드에 대해 각각 정렬된 복수의 제1 및 제2접근 개구를 정의하도록 상기 패시베이션 층을 패터닝하는 단계;(h) 상기 제1솔더 범프 각각을 상기 패시베이션 층의 하나의 제1접근 개구와 결합하여 하나의 제1솔더 범프 패드와 접촉시킴에 의해, 상기 광 검출용 다이의 상기 광 검출 영역이 상기 단위 기판의 상기 상부 표면 영역과 정렬되어 안내되도록 상기 단위 기판 위에 상기 광 검출용 다이를 거꾸로 위치시키는 단계; 및(i) 상기 단위 기판의 상기 제1솔더 범프 패드에 접착하기 위한 특성 리플로우 온도까지 상기 제1솔더 범프를 가열하는 단계를 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제14항에 있어서,복수의 제2솔더 범프를 상기 제2접근 개구를 통해 상기 제2솔더 범프 패드에 각각 접착하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제14항에 있어서,상기 (g) 단계 수행 후, 상기 단위 기판의 상기 상부 표면 영역 주위에 더스트-실 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제15항에 있어서,상기 제2솔더 범프가 직경 치수에 있어서 상기 제1솔더 범프보다 더 크도록 솔더 볼 구성으로써 상기 제1 및 제2솔더 범프를 미리 형성하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제14항에 있어서,상기 패시베이션 층 상에 적어도 부분적으로 상부 금속층을 형성하며, 상기 상부 금속층은 상기 제1 및 제2접근 개구 위에 적어도 부분적으로 연장하도록 구성되어 상기 제1 및 제2솔더 범프 패드와 접촉하도록 하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제14항에 있어서,상기 복수의 단위 기판은 기판 상에 일체로 구성되며, 상기 단위 기판을 서로 분리하기 위해 (i) 단계 수행 후에 상기 기판이 절단되는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제14항에 있어서,상기 복수의 광 검출용 다이는 웨이퍼 상에 일체로 구성되며, 상기 광 검출용 다이를 서로 분리하기 위해 (h) 단계 수행 전에 상기 웨이퍼가 절단되는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제20항에 있어서,상기 광 검출용 다이를 상기 단위 기판의 대응하는 하나에 각각 위치시키기 위하여 픽-플립-플레이스 동작이 순차적으로 수행되는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- (a) 소정 범위의 파장 내의 광을 광전자적으로 변환하기 위해 순방향 표면에 정의된 적어도 하나의 집적된 광 검출 영역을 갖는 적어도 하나의 반도체 다이를 설정하는 단계;(b) 상기 반도체 다이 상에 상기 광 검출 영역과 전기적으로 연결된 복수의 솔더 범프 패드를 형성하는 단계;(c) 복수의 솔더 범프를 상기 반도체 다이 상에 형성된 상기 솔더 범프 패드에 각각 접착하는 단계;(d) 상기 소정 범위의 파장 내의 광에 대해 대체로 투명한 재료로 형성된 적어도 하나의 단위 기판을 설정하는 단계;(e) 상기 단위 기판 상의 상부 표면 영역 주위에 적어도 하나의 제1금속층을 도포하는 단계;(f) 상기 제1금속층 부분을 선택적으로 제거하여, 복수의 제1 및 제2솔더 범프 패드와, 적어도 하나의 제1솔더 범프 패드 및 적어도 하나의 상기 제2솔더 범프 패드 사이에 각각 연장되어 있는 복수의 상호 연결 배선을 정의하는 단계;(g) 상기 제1금속층 위에 연장되도록 적어도 하나의 패시베이션 층을 형성하는 단계;(h) 상기 패시베이션 층 부분을 선택적으로 제거하여, 상기 제1 및 제2솔더 범프 패드에 대해 각각 정렬된 복수의 제1 및 제2접근 개구를 정의하는 단계;(i) 상기 제1솔더 범프 각각을 상기 패시베이션 층의 하나의 상기 제1접근 개구와 결합하여 하나의 상기 제1솔더 범프 패드와 접촉시킴에 의해, 상기 반도체 다이의 상기 광 검출 영역이 상기 단위 기판의 상기 상부 표면 영역과 정렬되어 안내되도록 상기 단위 기판 위에 상기 반도체 다이를 거꾸로 위치시키는 단계; 및(j) 상기 단위 기판의 상기 제1솔더 범프 패드에 접착하기 위한 특성 리플로우 온도까지 상기 제1솔더 범프를 가열하는 단계를 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제22항에 있어서,복수의 제2솔더 범프를 상기 제2접근 개구를 통해 상기 제2솔더 범프 패드에 각각 접착하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제22항에 있어서,상기 (h) 단계 수행 후, 상기 패시베이션 층의 적어도 일부 위에 더스트-실 재료를 도포하는 단계; 및,상기 더스트-실 재료 부분을 선택적으로 제거하여 상기 단위 기판의 상기 상부 표면 영역 주위에 더스트-실 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제22항에 있어서,상기 복수의 단위 기판은 기판 상에 일체로 구성되며, (j) 단계 수행 후에 상기 단위 기판을 서로 분리하기 위해 상기 기판이 절단되는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제22항에 있어서,상기 복수의 반도체 다이는 웨이퍼 상에 일체로 구성되며, 상기 반도체 다이를 서로 분리하기 위해 (i) 단계 수행 전에 상기 웨이퍼가 절단되는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제26항에 있어서,상기 반도체 다이를 상기 단위 기판의 대응하는 하나에 각각 위치시키기 위하여 픽-플립-플레이스 동작이 순차적으로 수행되는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제22항에 있어서,(c) 단계 및 (i) 단계 수행 전에, 솔더 플럭스 재료를 상기 반도체 다이의 상기 솔더 범프 패드와 상기 단위 기판의 상기 제1솔더 범프 패드에 각각 도포하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
- 제22항에 있어서,상기 패시베이션 층 상에 적어도 부분적으로 제2금속층을 형성하고, 상기 제1 및 제2솔더 범프 패드와 접촉시키기 위하여 상기 제1 및 제2접근 개구 위에 적어도 부분적으로 연장하도록 상기 제2금속층을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 광 검출용 반도체 장치의 패키징 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50710003P | 2003-10-01 | 2003-10-01 | |
| US60/507,100 | 2003-10-01 | ||
| US10/692,816 US6864116B1 (en) | 2003-10-01 | 2003-10-27 | Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof |
| US10/692,816 | 2003-10-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050032460A KR20050032460A (ko) | 2005-04-07 |
| KR100624068B1 true KR100624068B1 (ko) | 2006-09-18 |
Family
ID=34221815
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030079245A KR100624068B1 (ko) | 2003-10-01 | 2003-11-10 | 광 검출용 반도체 장치의 전자 패키지 및 그 패키징 방법 |
| KR1020030079246A KR100466243B1 (ko) | 2003-10-01 | 2003-11-10 | 광 검출용 반도체 장치의 전자 패키지 및 그의 패키징 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030079246A KR100466243B1 (ko) | 2003-10-01 | 2003-11-10 | 광 검출용 반도체 장치의 전자 패키지 및 그의 패키징 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6864116B1 (ko) |
| JP (2) | JP2007507879A (ko) |
| KR (2) | KR100624068B1 (ko) |
| WO (1) | WO2005031873A1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101068115B1 (ko) * | 2009-04-03 | 2011-09-27 | 한밭대학교 산학협력단 | 이미지 센서 플립칩 접속용 유리기판의 제조방법 |
| KR101084689B1 (ko) | 2011-06-03 | 2011-11-22 | (주)에이직뱅크 | 입체 이미지 센서 패키지 및 그 제조방법 |
| KR101195264B1 (ko) | 2010-07-12 | 2012-11-14 | 에스케이하이닉스 주식회사 | 이미지 센서 패키지 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885107B2 (en) * | 2002-08-29 | 2005-04-26 | Micron Technology, Inc. | Flip-chip image sensor packages and methods of fabrication |
| US7576436B2 (en) * | 2002-12-13 | 2009-08-18 | Advanced Semiconductor Engineering, Inc. | Structure of wafer level package with area bump |
| TWI250655B (en) * | 2004-08-03 | 2006-03-01 | Ind Tech Res Inst | Wafer level package structure of image sensor and method for making the same |
| TWM264648U (en) * | 2004-10-21 | 2005-05-11 | Chipmos Technologies Inc | Image sensor package |
| US7241678B2 (en) * | 2005-01-06 | 2007-07-10 | United Microelectronics Corp. | Integrated die bumping process |
| WO2006134891A1 (ja) * | 2005-06-16 | 2006-12-21 | Senju Metal Industry Co., Ltd. | モジュール基板のはんだ付け方法 |
| KR101294419B1 (ko) * | 2006-03-10 | 2013-08-08 | 엘지이노텍 주식회사 | 카메라 모듈 및 그 제조 방법 |
| JP2007288755A (ja) * | 2006-04-14 | 2007-11-01 | Optopac Co Ltd | カメラモジュール |
| KR100789951B1 (ko) * | 2006-06-09 | 2008-01-03 | 엘지전자 주식회사 | 발광 유닛 제작 장치 및 방법 |
| KR100824997B1 (ko) | 2006-11-24 | 2008-04-24 | 테라셈 주식회사 | 이미지 센서용 반도체칩 패키지 제조방법 |
| US7884485B1 (en) * | 2007-02-14 | 2011-02-08 | Flir Systems, Inc. | Semiconductor device interconnect systems and methods |
| US20090032925A1 (en) * | 2007-07-31 | 2009-02-05 | England Luke G | Packaging with a connection structure |
| EP2031659A1 (de) * | 2007-08-30 | 2009-03-04 | Applied Materials, Inc. | Verfahren zur Erzeugung eines metallischen Rückkontaktes eines Halbleiterbauelements, insbesondere einer Solarzelle |
| KR100927120B1 (ko) * | 2007-10-29 | 2009-11-18 | 옵토팩 주식회사 | 반도체 소자 패키징 방법 |
| KR101737478B1 (ko) * | 2009-12-14 | 2017-05-19 | 엘지이노텍 주식회사 | 카메라 모듈 및 그 제조 방법 |
| CN102569234A (zh) * | 2010-12-21 | 2012-07-11 | 中芯国际集成电路制造(北京)有限公司 | 球栅阵列封装结构及封装方法 |
| US20130075850A1 (en) * | 2011-08-19 | 2013-03-28 | Timothy Patrick Patterson | Flip-chip bonded imager die |
| KR101353127B1 (ko) * | 2012-03-07 | 2014-01-20 | 삼성전기주식회사 | 이미지 센서 패키지 |
| TWI467777B (zh) * | 2012-06-06 | 2015-01-01 | Pixart Imaging Inc | 光學裝置之封裝結構 |
| CN103400817A (zh) * | 2013-08-09 | 2013-11-20 | 苏州晶方半导体科技股份有限公司 | 半导体芯片封装模组、封装结构及其封装方法 |
| US9627573B2 (en) | 2014-02-21 | 2017-04-18 | Maxim Integreated Products, Inc. | Optical sensor having a light emitter and a photodetector assembly directly mounted to a transparent substrate |
| US9666730B2 (en) | 2014-08-18 | 2017-05-30 | Optiz, Inc. | Wire bond sensor package |
| KR101689703B1 (ko) | 2015-01-23 | 2016-12-27 | 옵토팩 주식회사 | 포토 센서 패키지 모듈 |
| JPWO2017010063A1 (ja) * | 2015-07-10 | 2018-07-12 | 凸版印刷株式会社 | 配線基板及びその製造方法 |
| KR101587164B1 (ko) | 2015-08-25 | 2016-01-20 | 김영수 | 수납 포대 |
| US11037970B2 (en) * | 2018-11-01 | 2021-06-15 | Semiconductor Components Industries, Llc | Semiconductor package structure and related methods |
| CN110379779A (zh) * | 2019-07-26 | 2019-10-25 | 苏州多感科技有限公司 | 芯片模组及其封装方法、电子设备 |
| TWI716124B (zh) * | 2019-09-27 | 2021-01-11 | 力成科技股份有限公司 | 半導體封裝結構及其製造方法 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3292240A (en) | 1963-08-08 | 1966-12-20 | Ibm | Method of fabricating microminiature functional components |
| JPS5974653A (ja) * | 1982-10-22 | 1984-04-27 | Hitachi Ltd | 半導体装置 |
| EP0253664B1 (en) * | 1986-07-16 | 1992-10-14 | Canon Kabushiki Kaisha | Semiconductor photo-sensor and method for manufacturing the same |
| JPS6362266A (ja) * | 1986-09-02 | 1988-03-18 | Toshiba Corp | 固体撮像装置の製造方法 |
| JPH0226080A (ja) * | 1988-07-14 | 1990-01-29 | Olympus Optical Co Ltd | 半導体素子 |
| JPH0226081A (ja) * | 1988-07-15 | 1990-01-29 | Fuji Electric Co Ltd | 光半導体集積回路素子の封止構造 |
| JPH03141308A (ja) * | 1989-07-17 | 1991-06-17 | Nippon Telegr & Teleph Corp <Ntt> | 受光モジュールおよびその製造方法 |
| JP3370663B2 (ja) * | 1989-07-29 | 2003-01-27 | 株式会社島津製作所 | 半導体放射線検出素子アレイおよびはんだバンプの作成方法 |
| JPH03155671A (ja) * | 1989-08-28 | 1991-07-03 | Toshiba Corp | 固体撮像装置 |
| JP3119927B2 (ja) * | 1992-03-18 | 2000-12-25 | 株式会社東芝 | 半導体装置 |
| CA2092165C (en) * | 1992-03-23 | 2001-05-15 | Tuyosi Nagano | Chip carrier for optical device |
| KR960001345B1 (ko) * | 1992-08-28 | 1996-01-26 | 금성일렉트론주식회사 | 글래스 리드 탑재형 반도체 장치 |
| US5302778A (en) | 1992-08-28 | 1994-04-12 | Eastman Kodak Company | Semiconductor insulation for optical devices |
| JPH06204442A (ja) * | 1993-01-07 | 1994-07-22 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| IL106892A0 (en) | 1993-09-02 | 1993-12-28 | Pierre Badehi | Methods and apparatus for producing integrated circuit devices |
| IL108359A (en) | 1994-01-17 | 2001-04-30 | Shellcase Ltd | Method and device for creating integrated circular devices |
| US6117707A (en) | 1994-07-13 | 2000-09-12 | Shellcase Ltd. | Methods of producing integrated circuit devices |
| JP3549294B2 (ja) * | 1995-08-23 | 2004-08-04 | 新光電気工業株式会社 | 半導体装置及びその実装構造 |
| JPH09293753A (ja) * | 1996-04-24 | 1997-11-11 | Canon Inc | 電気回路部品及び電気回路部品の製造方法及び導電ボール及び導電接続部材及び導電接続部材の製造方法 |
| US5949655A (en) * | 1997-09-09 | 1999-09-07 | Amkor Technology, Inc. | Mounting having an aperture cover with adhesive locking feature for flip chip optical integrated circuit device |
| JPH11111882A (ja) * | 1997-10-07 | 1999-04-23 | Hitachi Cable Ltd | Ｂｇａ型半導体装置用配線基板およびｂｇａ型半導体装置 |
| JPH11340356A (ja) * | 1998-05-28 | 1999-12-10 | Nec Kansai Ltd | 半導体装置 |
| JPH11340448A (ja) * | 1998-05-29 | 1999-12-10 | Sony Corp | 光学装置 |
| JP2000077563A (ja) * | 1998-08-31 | 2000-03-14 | Sharp Corp | 半導体装置およびその製造方法 |
| EP1041628A3 (en) * | 1999-03-29 | 2008-05-28 | Interuniversitair Microelektronica Centrum Vzw | An image sensor ball grid array package and the fabrication thereof |
| US6566745B1 (en) * | 1999-03-29 | 2003-05-20 | Imec Vzw | Image sensor ball grid array package and the fabrication thereof |
| AU5784400A (en) * | 1999-07-02 | 2001-01-22 | Digirad Corporation | Indirect back surface contact to semiconductor devices |
| JP2001203913A (ja) | 2000-01-21 | 2001-07-27 | Sony Corp | 撮像装置、カメラモジュール及びカメラシステム |
| JP3494948B2 (ja) * | 2000-03-22 | 2004-02-09 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
| JP4244096B2 (ja) * | 2000-04-14 | 2009-03-25 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| KR100464563B1 (ko) * | 2000-07-12 | 2004-12-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조방법 |
| TW454309B (en) * | 2000-07-17 | 2001-09-11 | Orient Semiconductor Elect Ltd | Package structure of CCD image-capturing chip |
| KR100343432B1 (ko) | 2000-07-24 | 2002-07-11 | 한신혁 | 반도체 패키지 및 그 패키지 방법 |
| JP3738824B2 (ja) * | 2000-12-26 | 2006-01-25 | セイコーエプソン株式会社 | 光学装置及びその製造方法並びに電子機器 |
| US6747348B2 (en) * | 2001-10-16 | 2004-06-08 | Micron Technology, Inc. | Apparatus and method for leadless packaging of semiconductor devices |
-
2003
- 2003-10-27 US US10/692,816 patent/US6864116B1/en not_active Expired - Lifetime
- 2003-11-10 KR KR1020030079245A patent/KR100624068B1/ko active IP Right Grant
- 2003-11-10 KR KR1020030079246A patent/KR100466243B1/ko active IP Right Grant
-
2004
- 2004-09-21 WO PCT/KR2004/002413 patent/WO2005031873A1/en active Application Filing
- 2004-09-21 JP JP2006532072A patent/JP2007507879A/ja not_active Withdrawn
- 2004-12-03 US US11/002,100 patent/US7038287B2/en not_active Expired - Lifetime
-
2010
- 2010-08-20 JP JP2010185283A patent/JP2010283380A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101068115B1 (ko) * | 2009-04-03 | 2011-09-27 | 한밭대학교 산학협력단 | 이미지 센서 플립칩 접속용 유리기판의 제조방법 |
| KR101195264B1 (ko) | 2010-07-12 | 2012-11-14 | 에스케이하이닉스 주식회사 | 이미지 센서 패키지 |
| KR101084689B1 (ko) | 2011-06-03 | 2011-11-22 | (주)에이직뱅크 | 입체 이미지 센서 패키지 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010283380A (ja) | 2010-12-16 |
| KR100466243B1 (ko) | 2005-01-14 |
| KR20050032460A (ko) | 2005-04-07 |
| US7038287B2 (en) | 2006-05-02 |
| JP2007507879A (ja) | 2007-03-29 |
| US20050098802A1 (en) | 2005-05-12 |
| US6864116B1 (en) | 2005-03-08 |
| WO2005031873A1 (en) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100624068B1 (ko) | 광 검출용 반도체 장치의 전자 패키지 및 그 패키징 방법 | |
| KR100819535B1 (ko) | 이동 전화 카메라 모듈에 있는 포토 이미지 센서 전자 패키지 및 그 제조방법 | |
| US20060043513A1 (en) | Method of making camera module in wafer level | |
| KR100498708B1 (ko) | 반도체 소자용 전자패키지 및 그 패키징 방법 | |
| EP1389804B1 (en) | CMOS image sensor using gradient index chip scale lenses | |
| KR100839975B1 (ko) | 기판의 배면 상에 패터닝된 층을 갖는 전자 패키지 및 그제조방법 | |
| KR100976812B1 (ko) | 전자 소자 패키지 및 그 제조 방법 | |
| CN102138088A (zh) | 光学器件、电子设备、及其制造方法 | |
| JP2007533131A (ja) | 所定領域上に密封構造を有する電子パッケージ及びその方法 | |
| JP2006148710A (ja) | 撮像モジュール及び撮像モジュールの製造方法 | |
| KR101689703B1 (ko) | 포토 센서 패키지 모듈 | |
| CN101010807A (zh) | 制造晶片级摄像头模块的方法 | |
| CN100472790C (zh) | 一种光感应的半导体器件的电子封装及其制作和组装 | |
| JP4361300B2 (ja) | 光モジュール及びその製造方法並びに電子機器 | |
| WO2007083976A1 (en) | Semiconductor package for photo-sensing and fabricating method therefore | |
| JP2010027886A (ja) | 半導体装置とそれを用いたカメラモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120905 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130909 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140905 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150908 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160908 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170905 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180907 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190909 Year of fee payment: 14 |