JPH0226081A - 光半導体集積回路素子の封止構造 - Google Patents
光半導体集積回路素子の封止構造Info
- Publication number
- JPH0226081A JPH0226081A JP63176408A JP17640888A JPH0226081A JP H0226081 A JPH0226081 A JP H0226081A JP 63176408 A JP63176408 A JP 63176408A JP 17640888 A JP17640888 A JP 17640888A JP H0226081 A JPH0226081 A JP H0226081A
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor element
- transparent substrate
- sealing resin
- metal pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000007789 sealing Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 16
- 230000003287 optical effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000006059 cover glass Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、光センサとその制御回路とを半導体素子に
形成した光半導体集積回路素子に関し、特に照射する光
を透過させるようにして半導体素子をパッケージに封止
する構造に係わる。
形成した光半導体集積回路素子に関し、特に照射する光
を透過させるようにして半導体素子をパッケージに封止
する構造に係わる。
第２図は従来の技術例を示す断面図である。セラミック
等のパッケージ２１に金シリコン共晶又は低融点ガラス
等の固着剤２２を使用して半導体素子１が固着され、リ
ードフレーム２３にアルミニウムのワイヤ２４で接続さ
れている。パッケージ２１の上部は接着剤２５によって
接着されたカバーガラス２６で覆われて、気密に封止さ
れている。
等のパッケージ２１に金シリコン共晶又は低融点ガラス
等の固着剤２２を使用して半導体素子１が固着され、リ
ードフレーム２３にアルミニウムのワイヤ２４で接続さ
れている。パッケージ２１の上部は接着剤２５によって
接着されたカバーガラス２６で覆われて、気密に封止さ
れている。
前記半導体素子１には図示しない光センサとこの光セン
サを制御する制御回路等が形成されている。照射する光
が光センサ以外の制御回路にも照射することのないよう
に、光センサ領域に対応した図示しない遮光パターンを
カバーガラス２６の表面に形成する。
サを制御する制御回路等が形成されている。照射する光
が光センサ以外の制御回路にも照射することのないよう
に、光センサ領域に対応した図示しない遮光パターンを
カバーガラス２６の表面に形成する。
前記の従来の技術では、半導体素子１の持つ端子の数に
応じたワイヤ２４とその配線工程が必要であり、ワイヤ
２４のための空間とパッケージ２１の厚さにより全体が
厚（なるという問題がある。
応じたワイヤ２４とその配線工程が必要であり、ワイヤ
２４のための空間とパッケージ２１の厚さにより全体が
厚（なるという問題がある。
またカバーガラス２６の表面の遮光パターンと半導体素
子１の受光面との間の隙間が大きいために照射する光の
方向により受光特性が変化する。更にパンケージ２１及
び接着剤２５とによる前記両者の水平方向の相対位置精
度の誤差により受光特性が変化するという問題がある。
子１の受光面との間の隙間が大きいために照射する光の
方向により受光特性が変化する。更にパンケージ２１及
び接着剤２５とによる前記両者の水平方向の相対位置精
度の誤差により受光特性が変化するという問題がある。
この発明の目的は、パンケージを不要にし、配線が簡単
で全体を薄＜シ、また受光特性を安定させることにある
。
で全体を薄＜シ、また受光特性を安定させることにある
。
この発明は、
（１）受光面の周辺に配ｖＡ導体による金属パッドを設
けた半導体素子と、透光領域の周辺に配線導体による金
属パッドを設けた透光基板とを対向させ、前記両金属パ
ッドをバンブ電極を介して接続し、前記半導体素子の周
辺の前記透光基板との隙間を封止樹脂で封止し、この封
止樹脂の外へ前記透光基板の前記配線導体を延設するも
のであり、（２）また、前記（１）において、透光基板
に遮光パターンを形成するものである。
けた半導体素子と、透光領域の周辺に配線導体による金
属パッドを設けた透光基板とを対向させ、前記両金属パ
ッドをバンブ電極を介して接続し、前記半導体素子の周
辺の前記透光基板との隙間を封止樹脂で封止し、この封
止樹脂の外へ前記透光基板の前記配線導体を延設するも
のであり、（２）また、前記（１）において、透光基板
に遮光パターンを形成するものである。
前記の手段（１）のものにおいては、半導体素子１と透
光基板３との間の隙間はおよそバンブ電極５の高さで決
まる。通常これは半田バンプで０．１ｍｍ以下、金、銅
ではそれ以下であるので、前記隙間は従来のワイヤ接続
と比べ極めて小さく全体が薄くなる。また多数のバンブ
電極５は同時に接続できて工程が短く、製造設備も簡便
であり、封止樹脂６によりパンケージングが不要になる
。
光基板３との間の隙間はおよそバンブ電極５の高さで決
まる。通常これは半田バンプで０．１ｍｍ以下、金、銅
ではそれ以下であるので、前記隙間は従来のワイヤ接続
と比べ極めて小さく全体が薄くなる。また多数のバンブ
電極５は同時に接続できて工程が短く、製造設備も簡便
であり、封止樹脂６によりパンケージングが不要になる
。
前記手段（２）のものにおいては、手段（１）のものに
加うるに、従来のようにパンケージ２１と接着剤２５を
介することなく、遮光パターン８を設けた透光基板３を
直接に半導体素子１に対向させるので、半田バンプの溶
融時の表面張力により相対位置が正確に保たれる。いわ
ゆるセルフアラインメント効果である。両者の隙間が極
めて小さいこととあいまって透光り領域８ａは半導体素
子１の受光面に正確に対応し、光の方向による受光特性
の変化がほとんどない。
加うるに、従来のようにパンケージ２１と接着剤２５を
介することなく、遮光パターン８を設けた透光基板３を
直接に半導体素子１に対向させるので、半田バンプの溶
融時の表面張力により相対位置が正確に保たれる。いわ
ゆるセルフアラインメント効果である。両者の隙間が極
めて小さいこととあいまって透光り領域８ａは半導体素
子１の受光面に正確に対応し、光の方向による受光特性
の変化がほとんどない。
第１図は実施例を示す断面図であり、第２図と同一符号
を付けたものはおよそ同一機能を持つ。
を付けたものはおよそ同一機能を持つ。
半導体素子１の受光面の周辺には公知のウェハプロセス
におけるリトグラフィ技術によって、配線導体による多
数の金属バッド２が形成される。−方、ガラス又は透明
樹脂等からなる透光基板３の表面には前記と同様に配線
導体４ａによる金属パッド４が形成される。この金属パ
ッド４の上には予め半田、金、銅等のバンブ電極５が形
成されている。両金属バッド２と４とが正しく対応する
ようにして半導体素子１と透光基板３とを対向させ、前
記バンブ電極５により両金属パッド２と４とを接続する
。この時半田等のバンブ電極５を溶融するが、溶融金属
の表面張力で上下の水平方向の相対位置がより正確に確
保される。セルフアラインメント効果である。なお半導
体素子１と透光基板３とには部品の状態で両者の位置決
めのための凹凸等を設けるとよい。またバンブ電極５は
金属パッド２の側に設けてもよい。
におけるリトグラフィ技術によって、配線導体による多
数の金属バッド２が形成される。−方、ガラス又は透明
樹脂等からなる透光基板３の表面には前記と同様に配線
導体４ａによる金属パッド４が形成される。この金属パ
ッド４の上には予め半田、金、銅等のバンブ電極５が形
成されている。両金属バッド２と４とが正しく対応する
ようにして半導体素子１と透光基板３とを対向させ、前
記バンブ電極５により両金属パッド２と４とを接続する
。この時半田等のバンブ電極５を溶融するが、溶融金属
の表面張力で上下の水平方向の相対位置がより正確に確
保される。セルフアラインメント効果である。なお半導
体素子１と透光基板３とには部品の状態で両者の位置決
めのための凹凸等を設けるとよい。またバンブ電極５は
金属パッド２の側に設けてもよい。
バンブ電極５によって半導体素子１と透光基板３とを接
続してから、半導体素子１の周辺であって透光基板との
隙間を封止樹脂６で封止する。半導体素子１は通常約０
．５ｍの厚さがあり、その面積が大きい場合又は他の図
示しない部材で裏打ちされてない等の場合には、前記封
止樹脂６は図示のように半導体素子１の裏面全体に及ぶ
とよい。
続してから、半導体素子１の周辺であって透光基板との
隙間を封止樹脂６で封止する。半導体素子１は通常約０
．５ｍの厚さがあり、その面積が大きい場合又は他の図
示しない部材で裏打ちされてない等の場合には、前記封
止樹脂６は図示のように半導体素子１の裏面全体に及ぶ
とよい。
透光基板３の前記配線導体４ａは封止樹脂６の外へ引き
出されるように延設されている。この配線導体４ａは公
知の技術によりフレキシブル基板７の配線導体７ａに半
田７ｂで接続される。
出されるように延設されている。この配線導体４ａは公
知の技術によりフレキシブル基板７の配線導体７ａに半
田７ｂで接続される。
前述の透光基板３には、半導体素子１の受光面の図示し
ない光センサ領域に対応した遮光パターン８が印刷され
透光領域８ａが形成されている。
ない光センサ領域に対応した遮光パターン８が印刷され
透光領域８ａが形成されている。
この遮光パターン８は受光面側に設けてもよく、更に透
光基板に不透明な材料を使用してスリット等の透光領域
を設け、この透光領域とその周辺のみに透明なフィルム
を貼り付けてもよい。このような構造にすると前記不透
明な材料として金属等を用いて薄くすることができ、透
明なフィルムも前記スリット等の狭い部分に対応する強
度があればよいから薄くできて全体が更に薄くできる。
光基板に不透明な材料を使用してスリット等の透光領域
を設け、この透光領域とその周辺のみに透明なフィルム
を貼り付けてもよい。このような構造にすると前記不透
明な材料として金属等を用いて薄くすることができ、透
明なフィルムも前記スリット等の狭い部分に対応する強
度があればよいから薄くできて全体が更に薄くできる。
この発明は、（１）受光面の周辺に配線導体による金属
パッドを設けた半導体素子と、透光領域の周辺に配線導
体による金属パッドを設けた透光基板とを対向させ、前
記両金属パッドをバンブ電極を介して接続し、前記半導
体素子の周辺の前記透光基板との隙間を封止樹脂で封止
し、この封止樹脂の外へ前記透光基板の前記配線導体を
延設するようにしたので、半導体素子と透光基板との間
の隙間が小さくなり、従って全体が薄くできるという効
果があり、バンブ電極による接続と封止樹脂によりパッ
ケージが不要になるという効果がある。
パッドを設けた半導体素子と、透光領域の周辺に配線導
体による金属パッドを設けた透光基板とを対向させ、前
記両金属パッドをバンブ電極を介して接続し、前記半導
体素子の周辺の前記透光基板との隙間を封止樹脂で封止
し、この封止樹脂の外へ前記透光基板の前記配線導体を
延設するようにしたので、半導体素子と透光基板との間
の隙間が小さくなり、従って全体が薄くできるという効
果があり、バンブ電極による接続と封止樹脂によりパッ
ケージが不要になるという効果がある。
また前記（１）に加え透光基板に遮光パターンを形成す
るものは、半導体素子と透光基板との間の隙間が小さく
、かつ直接に対向させる両者の相対位置精度がセルフア
ラインメント効果により良いので、遮光パターンが正し
く受光面に対向し、受光特性の変化がほとんどないとい
う効果がある。
るものは、半導体素子と透光基板との間の隙間が小さく
、かつ直接に対向させる両者の相対位置精度がセルフア
ラインメント効果により良いので、遮光パターンが正し
く受光面に対向し、受光特性の変化がほとんどないとい
う効果がある。
スリット等の透光領域を持つ金属等で透光基板を薄く形
成し、薄い透明フィルムを接合させれば更に薄くできる
だけでなく、光の透過率も向上するという効果がある。
成し、薄い透明フィルムを接合させれば更に薄くできる
だけでなく、光の透過率も向上するという効果がある。
第１図は実施例の断面図、第２図は従来例の断面図であ
る。 １・・・半導体素子、２．４・・・金属パッド、３・・
・透光基板、５・・・バンブ電極、６・・・封止樹脂、
２１・・・パッケージ。
る。 １・・・半導体素子、２．４・・・金属パッド、３・・
・透光基板、５・・・バンブ電極、６・・・封止樹脂、
２１・・・パッケージ。
Claims (1)
- 【特許請求の範囲】 １）受光面の周辺に配線導体による金属パッドを設けた
半導体素子と、透光領域の周辺に配線導体による金属パ
ッドを設けた透光基板とを対向させ、前記両金属パッド
をバンプ電極を介して接続し、前記半導体素子の周辺の
前記透光基板との隙間を封止樹脂で封止し、この封止樹
脂の外へ前記透光基板の前記配線導体を延設することを
特徴とする光半導体集積回路素子の封止構造。 ２）特許請求の範囲第１項記載の光半導体集積回路素子
の封止構造において、透光基板に遮光パターンを形成す
ることを特徴とする光半導体集積回路素子の封止構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176408A JPH0226081A (ja) | 1988-07-15 | 1988-07-15 | 光半導体集積回路素子の封止構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176408A JPH0226081A (ja) | 1988-07-15 | 1988-07-15 | 光半導体集積回路素子の封止構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226081A true JPH0226081A (ja) | 1990-01-29 |
Family
ID=16013154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176408A Pending JPH0226081A (ja) | 1988-07-15 | 1988-07-15 | 光半導体集積回路素子の封止構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226081A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006128625A (ja) * | 2004-09-30 | 2006-05-18 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2010283380A (ja) * | 2003-10-01 | 2010-12-16 | Optopac Inc | 光検出用半導体装置の電子パッケージおよびそのパッケージング方法 |
-
1988
- 1988-07-15 JP JP63176408A patent/JPH0226081A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010283380A (ja) * | 2003-10-01 | 2010-12-16 | Optopac Inc | 光検出用半導体装置の電子パッケージおよびそのパッケージング方法 |
| JP2006128625A (ja) * | 2004-09-30 | 2006-05-18 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7459330B2 (en) | Manufacturing method of an acceleration sensing device | |
| JP4471600B2 (ja) | 回路装置 | |
| JPH0226081A (ja) | 光半導体集積回路素子の封止構造 | |
| JPH02126685A (ja) | 固体イメージセンサー | |
| JPS62190776A (ja) | 光電変換装置 | |
| JPH09199701A (ja) | 固体撮像装置 | |
| JPS6360561A (ja) | 固体撮像装置 | |
| US5087963A (en) | Glass-sealed semiconductor device | |
| JPH03209746A (ja) | 半導体パッケージ | |
| JP2682830B2 (ja) | 固体撮像装置 | |
| JPS61281559A (ja) | 光検出装置 | |
| TWI787999B (zh) | 感測器封裝結構及其製造方法 | |
| JPS62131555A (ja) | 半導体集積回路装置 | |
| JPS63147339A (ja) | 半導体装置 | |
| KR100324633B1 (ko) | 반도체장치 | |
| JP2567886B2 (ja) | 固体撮像装置の製造方法 | |
| JPH1126782A (ja) | 半導体装置 | |
| JP3100560U (ja) | 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPS59161187A (ja) | 固体撮像装置 | |
| KR200265306Y1 (ko) | 멀티칩패키지 | |
| JPH0720927Y2 (ja) | 固体撮像装置 | |
| JPH03142880A (ja) | 半導体装置とそれを用いたイメージセンサ及びイメージセンサユニット | |
| JPH04235476A (ja) | 固体撮像装置 | |
| JPS59161078A (ja) | 不透明基板への受光素子の装着構造 |