CN110379779A - 芯片模组及其封装方法、电子设备 - Google Patents

芯片模组及其封装方法、电子设备 Download PDF

Info

Publication number
CN110379779A
CN110379779A CN201910682906.9A CN201910682906A CN110379779A CN 110379779 A CN110379779 A CN 110379779A CN 201910682906 A CN201910682906 A CN 201910682906A CN 110379779 A CN110379779 A CN 110379779A
Authority
CN
China
Prior art keywords
chip
substrate
chip module
circuit board
connection end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910682906.9A
Other languages
English (en)
Inventor
刘路路
沈志杰
姜迪
王腾
崔中秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Duogan Technology Co Ltd
Original Assignee
Suzhou Duogan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Duogan Technology Co Ltd filed Critical Suzhou Duogan Technology Co Ltd
Priority to CN201910682906.9A priority Critical patent/CN110379779A/zh
Publication of CN110379779A publication Critical patent/CN110379779A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及芯片模组及其封装方法、电子设备，所述芯片模组包括：基板，所述基板包括核心区域和围绕所述核心区域的外围区域，所述基板具有相对的第一表面和第二表面，所述第二表面上形成有位于所述外围区域的重分布层，所述重分布层包括第一连接端、第二连接端；至少一颗芯片，所述芯片的正面具有焊盘，所述芯片正面朝向所述基板的第二表面与所述核心区域位置对应，所述焊盘与所述重分布层的第一连接端之间电连接；至少一个电路板，所述电路板与所述重分布层的第二连接端之间电连接。所述芯片模组的厚度减低。

Description

芯片模组及其封装方法、电子设备
技术领域
本发明涉及一种传感器技术领域，尤其涉及一种芯片模组及其封装方法、一种电子设备。
背景技术
随着电子设备行业的快速发展，尤其是移动通信设备行业，手机等终端产品的智能化程度不断提高，生物识别技术越来越受到人们的重视，尤其是屏下指纹识别技术的实用化已经成为市场所需，光学传感器也被广泛应用于指纹识别。
而随着终端设备内部的集成度越来越高，对相应的芯片模组的总厚度也要求越来越严格。在保证芯片模组功能的同时，系统集成需要越来越来越薄的芯片模组来满足终端内部的紧凑空间。
现有技术中，通常采用表面贴装配合多层PCB板的方法来制造搭载芯片的PCB模组，该模组的总厚度是芯片、焊料、PCB板以及相应机械补强部件的叠加总厚度，而目前很难通过对传统的PCB硬板或软板结构的优化，来实现整体模组总厚度的降低。
如何降低模组的总厚度是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种芯片模组及其封装方法、电子设备，来降低芯片模组的厚度。
为了解决上述问题，本发明提供了一种芯片模组，包括：基板，所述基板包括核心区域和围绕所述核心区域的外围区域，所述基板具有相对的第一表面和第二表面，所述第二表面上形成有位于所述外围区域的重分布层，所述重分布层包括第一连接端、第二连接端；至少一颗芯片，所述芯片的正面具有焊盘，所述芯片正面朝向所述基板的第二表面与所述核心区域位置对应，所述焊盘与所述重分布层的第一连接端之间电连接；至少一个电路板，所述电路板与所述重分布层的第二连接端之间电连接。
可选的，所述基板的核心区域至少包括透光区域；所述基板的第一表面上形成有位于所述透光区域上的光学组件。
可选的，所述至少一颗芯片至少包括光学传感芯片，所述光学传感芯片的传感区域与所述透光区域相对。
可选的，所述第一连接端和所述第二连接端包括凸块下金属层，所述第一连接端与所述焊盘之间通过金属球形成电连接。
可选的，所述第二连接端与所述电路板之间通过焊料或导电胶形成所述电连接。
可选的，所述基板与所述芯片之间填充有隔离层。
可选的，所述基板的第二表面上形成有覆盖所述外围区域的绝缘层，所述重分布层形成于所述绝缘层表面。
本发明的技术方案还提供一种电子设备，包括上述任一项所述的芯片模组。
本发明的技术方案还提供一种芯片模组的封装方法，包括：提供基板，所述基板具有核心区域和围绕所述核心区域的外围区域，所述基板具有相对的第一表面和第二表面；在所述基板的第二表面上形成位于所述外围区域的重分布层，所述重分布层包括第一连接端、第二连接端；提供至少一颗芯片，所述芯片的正面具有焊盘；将所述至少一颗芯片的正面朝向所述基板的第二表面，在所述焊盘与所述重分布层的第一连接端之间形成电连接；提供至少一个电路板，在所述电路板与所述重分布层的第二连接端之间形成电连接。
可选的，所述基板的核心区域至少包括透光区域；所述封装方法还包括：在所述基板的第一表面形成光学组件，所述光学组件位于所述透光区域上。
可选的，所述至少一颗芯片至少包括光学传感芯片，将所述光学传感芯片的传感区域与所述透光区域相对。
可选的，所述第一连接端和所述第二连接端包括凸块下金属层；所述封装方法还包括：在所述芯片的焊盘表面形成金属球；通过倒装工艺使得所述第一连接端与所述焊盘之间通过金属球形成电连接。
可选的，采用表面贴装方式在所述电路板与所述第二连接端之间通过焊料形成电连接；或者通过导电胶在所述电路板与所述第二连接端之间形成电连接。
可选的，还包括：在所述基板与所述芯片之间填充隔离层。
可选的，还包括：在所述基板的第二表面上形成覆盖所述外围区域的绝缘层；在所述绝缘层表面形成所述重分布层。
本发明的芯片模组，通过合理设置电路板的电路以及芯片的结构，通过基板第二表面的重分布层实现芯片与电路板之间的互连。由于所述芯片与电路板均与重分布层连接，在竖直方向上不存在堆叠，因此，能够极大的降低模组的总厚度。
进一步，由于无需再在芯片背面形成互连线路也无需在芯片内部内形成贯穿通孔结构，因此，可以对芯片背面进行研磨至更薄的厚度。而且，由于芯片与电路板之间竖直方向上无堆叠，因此也无需额外形成金属补强片支撑整体的模组结构，从而进一步降低了模组厚度。
附图说明
图1至图6A为本发明一具体实施方式的芯片模组的结构示意图；
图7为本发明一具体实施方式的芯片模组的结构示意图。
具体实施方式
下面结合附图对本发明提供的芯片模组及其封装方法、电子设备的具体实施方式做详细说明。
请参考图1至图6B为本发明一具体实施方式的芯片模组的封装过程的结构示意图。
请参考图1，提供基板100，所述基板100具有核心区域101和围绕所述核心区域的外围区域102，所述基板100具有相对的第一表面1001和第二表面1002。
所述核心区域101与待封装的芯片对应。具体的，待封装的芯片的固定位置与所述核心区域101对应，以及所述核心区域101的结构特征也与芯片类型对应。
该具体实施方式中，待形成的芯片模组为用于指纹识别的光学传感器模组。所述基板100的核心区域101包括透光区域，并且，所述基板100的第一表面1001上还形成有光学组件110，所述光学组件110位于所述透光区域上，用于提高进入所述透光区域101内的光线，以提高光学传感芯片的传感效果。所述光学组件110包括单个透镜或阵列分布的透镜组，还可以包括滤光膜或增透膜等结构。该具体实施方式中，所述基板100为玻璃。在其他具体实施方式中，所述基板100也可以采用有机玻璃等至少具有部分透光区域的材料。
在其他具体实施方式中，若所述待封装的芯片并非光学传感芯片，那么所述基板100也可以采用非透明材料，所述基板1001的第一表面1001上也无需形成光学组件。可以根据具体的芯片类型，合理选择基板100的材料和结构。
所述基板100作为整个芯片模组的支撑结构，需要具有一定的强度。该具体实施方式中，所述基板100的厚度为90μm～160μm，例如100μm、150μm，以起到足够的支撑作用。
请参考图2，在所述基板100的第二表面1002上形成覆盖所述外围区域101的绝缘层200。
所述绝缘层200的材料可以为氮化硅、氧化硅或绝缘胶层等。以提高所述基板100的外围区域102表面的绝缘性能。在其他具体实施方式中，若所述基板100的绝缘性能较高，也可以省略该步骤，后续直接在所述第二表面1002上形成重分布层。
请参考图3A和图3B，在所述外围区域102表面的绝缘层200上形成重分布层300，所述重分布层101包括第一连接端301、第二连接端302。图3A为剖面示意图，图3B为第二表面1002的俯视示意图。
所述重分布层300还包括连接第一连接端301和第二连接端302的导线303。
所述第一连接端301用于连接至待封装芯片的输入/输出焊盘，因此，所述第一连接端301围绕所述核心区域101设置。
所述第二连接端302用于连接至电路板，为了便于与电路板连接，所述第二连接端302设置于所述基板100的同一侧，且靠近基板100的边缘位置处。在其他具体实施方式中，若需要连接多个电路板，那么与同一块电路板对应的第二连接端302设置于基板100的同一侧。不同的电路板对应的第二连接端302可以分为位于基板100的不同侧。
该具体实施方式中，所述第一连接端301和所述第二连接端302均包括凸块下金属层(UBM)，所述凸块下金属层为单层或多层结构，包括Cu、Ni、Sn或者Au中的至少一种材料的单质层或合金层。
请参考图4，提供芯片400，所述芯片400的正面具有焊盘402；在所述焊盘402表面形成金属球403。
该具体实施方式中，所述芯片400为光传感芯片，包括传感区域，所述焊盘402位于所述传感区域外围。
所述焊盘402连接至所述芯片400的内部电路，用于连接外部电路，输出或输入电信号。所述焊盘402的位置与待连接的第一连接端301(请参考图3B)的位置一一对应。
所述金属球403可以为Au球，在其他具体实施方式中，所述金属球403也可以为铜球或锡球。
请参考图5A和5B，将所述芯片400表面朝向所述基板100的第二表面1002，在所述焊盘402与所述重分布层300的第一连接端301之间形成电连接。其中，图5A为剖面示意图，图5B为所述芯片400一侧的俯视示意图。
所述芯片400的形成方法包括：在晶圆表面形成若干裸芯片，对晶圆背面进行减薄，至一定厚度后，将所述晶圆进行切割，形成所述芯片400。由于本发明的具体实施方式中，无需在所述芯片400内形成贯穿通孔(TSV)结构，因此，可以将芯片减薄至较低的厚度。该具体实施方式中，所述芯片400的厚度为70μm～90μm。
将所述焊盘402与对应的第一连接端301形成电连接，所述电连接可以通过焊料、导电胶或其他方式形成。
在该具体实施方式中，可以通过倒装(Flip Chip)工艺，使得所述芯片400的焊盘402与所述第一连接端301之间通过金属球403形成电连接，能够极大的降低所述芯片400与所述基板100之间的距离。所述芯片400的传感区域401与所述基板100的核心区域101相对，位于所述透光区域在所述芯片400的投影范围内。
在其他具体实施方式中，也可以在所述第一连接端301的UBM层表面形成金属球，再将所述焊盘402通过倒装工艺连接至所述金属球。
在将所述芯片400固定于所述基板100的第二表面1002上之后，还包括在所述芯片400与所述基板100的间隙内填充隔离层500。所述隔离层500具有一定的粘性，能够将所述芯片400与所述基板100粘结在一起，固定所述芯片400位置，且所述隔离层500还有较高的绝缘特性，能够对所述金属球403、第一连接端301起到很好的绝缘和保护作用，确保两者之间的电连接可靠性。
所述隔离层500可以为树脂等有机黏胶材料，并且具有热固化或紫外固化特性，在填充所述芯片400与所述基板100之间的间隙后，进行固化。
该具体实施方式中，由于所述芯片400的光传感特性，所述隔离层500还需要具有高透光性，避免影响所述芯片400的传感性能。
请参考图6A和6B，提供电路板600，在所述电路板600与所述重分布层的第二连接端302之间形成电连接。其中图6A为剖面示意图，图6B为俯视示意图。
所述电路板600可以为硬质电路板，也可以是柔性电路板(FPCB)。
该具体实施方式中，采用表面贴装(SMT,Surface Mount Technology)方式在所述电路板600与所述第二连接端302之间通过焊料602形成电连接。所述电路板600上的信号输出/输出焊盘601通过所述焊料602连接至所述第二连接端302，并且通过所述导线303以及第一连接端301与所述光传感芯片301之间形成电连接，从而实现所述光传感芯片301与所述电路板600之间的电连接。
在其他具体实施方式中，还可以通过导电胶(ACF，Anisotropic ConductiveFilm)键合方式，在所述电路板600与所述第二连接端300之间形成电连接。
上述具体实施方式中，以形成单颗芯片的模组作为示例。在其他具体实施方式中，也可以将多颗芯片通过倒装工艺与所述基板第二表面的重分布层的第一连接端连接，通过所述重分布层实现芯片之间的互连。
请参考图7，为本发明一具体实施方式的芯片模组的结构示意图。
该具体实施方式中，所述芯片模组包括基板700，位于所述基板700表面的重分布层710，光学传感芯片721、光学传感芯片722、光学传感芯片723以及控制芯片724通过倒装工艺与所述重分布层710电连接；电路板730通过表面贴装或导电胶方式与所述重分布层710连接。
可以通过所述重分布层710实现光学传感芯片721～723与所述控制芯片724之间的电连接，以及所述控制芯片722与所述电路板730之间的电连接。图7中，所述重分布层710仅作为示意，不代表实际的导电走向和连接方式。本领域技术人员可以根据具体的电路连接需求，合理设置所述重分布层710电路走线。
在其他具体实施方式中，还可以将多个电路板连接与所述重分布层电连接，通过所述重分布层实现各个电路板与对应芯片之间的电连接。
通过多颗芯片或多个电路板可以将更多的功能集成在同一个模组内，不仅可以实现增大传感面积，获取更多被拍摄物体影像，还可以降低芯片模组结构总厚度，也可以同步实现更多功能的输出。
上述芯片模组的形成方法中，通过合理设置电路板的电路以及芯片的结构，通过基板第二表面的重分布层实现芯片与电路板之间的互连。由于所述芯片与电路板均与重分布层连接，在竖直方向上不存在堆叠，因此，能够极大的降低模组的总厚度。
并且，由于无需再在芯片背面形成互连线路也无需在芯片内部内形成贯穿通孔结构，因此，可以对芯片背面进行研磨至更薄的厚度。并且，由于芯片与电路板之间竖直方向上无堆叠，因此也无需额外形成金属补强片支撑整体的模组结构，从而进一步降低了模组厚度。
本发明的具体实施方式还提供一种芯片模组。
请参考图6A和6B，为本发明一具体实施方式的芯片模组的结构示意图。
所述芯片模组包括基板100，所述基板100具有核心区域101和围绕所述核心区域的外围区域102，所述基板100具有相对的第一表面1001和第二表面1002。所述第二表面1002上形成有位于所述外围区域101的重分布层300，所述重分布层300包括第一连接端301、第二连接端302以及连接第一连接端301和第二连接端302的导线303。该具体实施方式中，所述第一连接端301和所述第二连接端302均包括凸块下金属层(UBM)，所述凸块下金属层为单层或多层结构，包括Cu、Ni、Sn或者Au中的至少一种材料的单质层或合金层。
所述芯片模组还包括芯片400，所述芯片400的正面具有焊盘402。该具体实施方式中，所述芯片400为光传感芯片，包括传感区域，所述焊盘402位于所述传感区域外围。所述焊盘402连接至所述芯片400的内部电路，用于连接外部电路，输出或输出信号。所述焊盘402的位置与待连接的第一连接端301的位置一一对应，所述第一连接端301围绕所述核心区域101设置。
所述芯片400的焊盘与所述第一连接端301之间通过金属球403形成电连接。所述金属球403可以为Au球，在其他具体实施方式中，所述金属球403也可以为铜球或锡球。在其他具体实施方式中，将所述焊盘402与对应的第一连接端301形成电连接，所述电连接可以通过焊料、导电胶或其他方式形成。
该具体实施方式中，所述核心区域100包括透光区域，所述芯片400的传感区域与所述基板100的透光区域相对。所述芯片400已被减薄至较低厚度。所述芯片400的厚度可以为70μm～90μm。该具体实施方式中，所述芯片400的厚度为80μm。所述基板100的第一表面1001上还形成有光学组件110，所述光学组件110位于所述透光区域上，用于提高进入所述透光区域101内的光线，以提高光学传感芯片的传感效果。所述光学组件110包括单个透镜或阵列分布的透镜组，还可以包括滤光膜或增透膜等结构。
所述芯片400与所述基板100的间隙内填充有隔离层500。所述隔离层500具有一定的粘性，能够将所述芯片400与所述基板100粘结在一起，固定所述芯片400位置，且所述隔离层500还有较高的绝缘特性，能够对所述金属球403、第一连接端301起到很好的绝缘和保护作用，确保两者之间的电连接可靠性。所述隔离层500可以为树脂等有机黏胶材料，并且具有热固化或紫外固化特性，在填充所述芯片400与所述基板100之间的间隙后，进行固化。该具体实施方式中，由于所述芯片400的光传感特性，所述隔离层500还需要具有高透光性，避免影响所述芯片400的传感性能。
所述芯片模组还包括电路板600，所述电路板600可以为硬质电路板，也可以是柔性电路板(FPCB)。所述电路板600可以采用表面贴装(SMT,Surface Mount Technology)方式在所述电路板600与所述第二连接端302之间通过焊料602形成电连接。在其他具体实施方式中，还可以通过导电胶(ACF，Anisotropic Conductive Film)在所述电路板600与所述第二连接端300之间形成电连接。
所述电路板600上的信号输出/输出焊盘601通过所述焊料602连接至所述第二连接端302，并且通过所述导线303以及第一连接端301与所述光传感芯片301之间形成电连接，从而实现所述光传感芯片301与所述电路板600之间的电连接。为了便于与电路板600连接，所述第二连接端302设置于所述基板100的同一侧，并靠近基板100的边缘位置处。在其他具体实施方式中，若需要连接多个电路板，那么与同一块电路板对应的第二连接端302设置于基板100的同一侧。不同的电路板对应的第二连接端302可以分为位于基板100的不同侧。
在其他具体实施方式中，所述芯片模组内也可以集成有多颗芯片，通过所述重分布层实现芯片之间的互连。
请参考图7，为本发明另一具体实施方式的芯片模组的结构示意图。
该具体实施方式中，所述芯片模组包括基板700，位于所述基板700表面的重分布层710，光学传感芯片721、光学传感芯片722、光学传感芯片723以及控制芯片724与所述重分布层710电连接；电路板730与所述重分布层710连接。
可以通过所述重分布层710实现光学传感芯片721～723与所述控制芯片724之间的电连接，以及所述控制芯片722与所述电路板730之间的电连接。图7中，所述重分布层710仅作为示意，不代表真实的导电走向和连接方式。本领域技术人员可以根据具体的电路连接需求，合理设置所述重分布层710电路走线。
在其他具体实施方式中，还可以将多个电路板与所述重分布层电连接，通过所述重分布层实现各个电路板与对应芯片之间的电连接。
通过多颗芯片或多个电路板，可以将更多的功能集成在同一各模组内，不仅可以实现增大传感面积，获取更多被拍摄物体影响，还可以降低芯片模组结构总厚度，也可以同步实现更多功能的输出。
本发明的具体实施方式还提供一种包括上述芯片模组的电子设备。所述电子设备可以为移动终端，例如手机、平板电脑等。在一个具体实施方式中，所述芯片模组内的芯片为光学传感芯片，所述芯片模组用于进行指纹识别。所述电子设备为手移动终端，所述芯片模组作为移动终端的屏下指纹识别模组，用于进行指纹识别。由于本发明的芯片模组总厚度较小，有利于降低所述电子设备的总厚度。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种芯片模组，其特征在于，包括：
基板，所述基板包括核心区域和围绕所述核心区域的外围区域，所述基板具有相对的第一表面和第二表面，所述第二表面上形成有位于所述外围区域的重分布层，所述重分布层包括第一连接端、第二连接端；
至少一颗芯片，所述芯片的正面具有焊盘，所述芯片正面朝向所述基板的第二表面与所述核心区域位置对应，所述焊盘与所述重分布层的第一连接端之间电连接；
至少一个电路板，所述电路板与所述重分布层的第二连接端之间电连接。
2.根据权利要求1所述的芯片模组，其特征在于，所述基板的核心区域至少包括透光区域；所述基板的第一表面上形成有位于所述透光区域上的光学组件。
3.根据权利要求2所述的芯片模组，其特征在于，所述至少一颗芯片至少包括光学传感芯片，所述光学传感芯片的传感区域与所述透光区域相对。
4.根据权利要求1所述的芯片模组，其特征在于，所述第一连接端和所述第二连接端包括凸块下金属层，所述第一连接端与所述焊盘之间通过金属球形成电连接。
5.根据权利要求1所述的芯片模组，其特征在于，所述第二连接端与所述电路板之间通过焊料或导电胶形成所述电连接。
6.根据权利要求1所述的芯片模组，其特征在于，所述基板与所述芯片之间填充有隔离层。
7.根据权利要求1所述的芯片模组，其特征在于，所述基板的第二表面上形成有覆盖所述外围区域的绝缘层，所述重分布层形成于所述绝缘层表面。
8.一种电子设备，其特征在于，包括如权利要求1-7中任一项所述的芯片模组。
9.一种芯片模组的封装方法，其特征在于，包括：
提供基板，所述基板具有核心区域和围绕所述核心区域的外围区域，所述基板具有相对的第一表面和第二表面；
在所述基板的第二表面上形成位于所述外围区域的重分布层，所述重分布层包括第一连接端、第二连接端；
提供至少一颗芯片，所述芯片的正面具有焊盘；
将所述至少一颗芯片的正面朝向所述基板的第二表面，在所述焊盘与所述重分布层的第一连接端之间形成电连接；
提供至少一个电路板，在所述电路板与所述重分布层的第二连接端之间形成电连接。
10.根据权利要求9所述的芯片模组的封装方法，其特征在于，所述基板的核心区域至少包括透光区域；所述封装方法还包括：在所述基板的第一表面形成光学组件，所述光学组件位于所述透光区域上。
11.根据权利要求10所述的芯片模组的封装方法，其特征在于，所述至少一颗芯片至少包括光学传感芯片，将所述光学传感芯片的传感区域与所述透光区域相对。
12.根据权利要求9所述的芯片模组的封装方法，其特征在于，所述第一连接端和所述第二连接端包括凸块下金属层；所述封装方法还包括：在所述芯片的焊盘表面形成金属球；通过倒装工艺使得所述第一连接端与所述焊盘之间通过金属球形成电连接。
13.根据权利要求9所述的芯片模组的封装方法，其特征在于，采用表面贴装方式在所述电路板与所述第二连接端之间通过焊料形成电连接；或者通过导电胶在所述电路板与所述第二连接端之间形成电连接。
14.根据权利要求9所述的芯片模组的封装方法，其特征在于，还包括：在所述基板与所述芯片之间填充隔离层。
15.根据权利要求9所述的芯片模组的封装方法，其特征在于，还包括：在所述基板的第二表面上形成覆盖所述外围区域的绝缘层；在所述绝缘层表面形成所述重分布层。
CN201910682906.9A 2019-07-26 2019-07-26 芯片模组及其封装方法、电子设备 Pending CN110379779A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910682906.9A CN110379779A (zh) 2019-07-26 2019-07-26 芯片模组及其封装方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910682906.9A CN110379779A (zh) 2019-07-26 2019-07-26 芯片模组及其封装方法、电子设备

Publications (1)

Publication Number Publication Date
CN110379779A true CN110379779A (zh) 2019-10-25

Family

ID=68256398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910682906.9A Pending CN110379779A (zh) 2019-07-26 2019-07-26 芯片模组及其封装方法、电子设备

Country Status (1)

Country Link
CN (1) CN110379779A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098802A1 (en) * 2003-10-01 2005-05-12 Kim Deok H. Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
CN104078479A (zh) * 2014-07-21 2014-10-01 格科微电子（上海）有限公司 图像传感器的晶圆级封装方法和图像传感器封装结构
CN107170769A (zh) * 2017-07-06 2017-09-15 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN108364970A (zh) * 2018-04-20 2018-08-03 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN210092062U (zh) * 2019-07-26 2020-02-18 苏州多感科技有限公司 芯片模组和电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098802A1 (en) * 2003-10-01 2005-05-12 Kim Deok H. Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
CN104078479A (zh) * 2014-07-21 2014-10-01 格科微电子（上海）有限公司 图像传感器的晶圆级封装方法和图像传感器封装结构
CN107170769A (zh) * 2017-07-06 2017-09-15 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN108364970A (zh) * 2018-04-20 2018-08-03 苏州晶方半导体科技股份有限公司 一种影像传感芯片的封装结构及其封装方法
CN210092062U (zh) * 2019-07-26 2020-02-18 苏州多感科技有限公司 芯片模组和电子设备

Similar Documents

Publication Publication Date Title
US10879219B2 (en) Lower IC package structure for coupling with an upper IC package to form a package-on-package (PoP) assembly and PoP assembly including such a lower IC package structure
CN109075141B (zh) 芯片封装结构、方法和终端设备
US7087989B2 (en) Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device
US9466587B2 (en) Multiple die in a face down package
US8981579B2 (en) Impedance controlled packages with metal sheet or 2-layer rdl
US8981514B2 (en) Semiconductor package having a blocking pattern between a light transmissive cover and a substrate, and method for fabricating the same
US7435621B2 (en) Method of fabricating wafer level package
US7781854B2 (en) Image sensor chip package structure and method thereof
US9859234B2 (en) Methods and structures to repair device warpage
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
US7863716B2 (en) Method and apparatus of power ring positioning to minimize crosstalk
CN210092062U (zh) 芯片模组和电子设备
CN109417081B (zh) 芯片封装结构、方法和电子设备
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
CN110379779A (zh) 芯片模组及其封装方法、电子设备
US6831355B2 (en) Flip-chip sub-assembly, methods of making same and device including same
CN210040172U (zh) 芯片封装结构和电子设备
TW200933868A (en) Stacked chip package structure
CN1747169A (zh) 覆晶连接埋入式被动元件的集成电路装置及其制造方法
CN116994967A (zh) 芯片及其制备方法、电子设备
TW201036432A (en) Image module and the manufacturing method
CN117393534A (zh) 一种芯片封装结构及电子设备
TW200810511A (en) Image sensing module
JPH04167494A (ja) 半導体装置
KR20050095497A (ko) 칩 스케일 패키지 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination