JPH04167494A

JPH04167494A - 半導体装置

Info

Publication number: JPH04167494A
Application number: JP2293912A
Authority: JP
Inventors: Takeshi Kondo; 雄近藤; Masayuki Saito; 雅之斉藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-10-31
Filing date: 1990-10-31
Publication date: 1992-06-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、ビデオカメラや電子スチルカメラ等の電子映
像機器に用いられる半導体装置に係わり、特に複数の配
線基板を接続してなる半導体装置に関する。

（従来の技術）従来、電子映像機器に用いられる撮像用半導体装置は、
ＣＣＤ等の固体撮像素子チップと、それを駆動するため
のＩＣや抵抗、コンデンサ。

トランジスタ等の電子部品からなっている。第４図に、
この種の従来装置の断面構造を示す。

固体撮像素子チップ１をセラミックパッケージ２上にダ
イボンディングし、ワイヤボンディングで電気的接続を
行い、保護用の光学ガラス３を上面に取り付は封止して
いる。そして、パッケージ２をガラスエポキシ等のプリ
ント基板４上に搭載し、プリント基板４に電子部品５や
固体撮像素子チップ１を駆動するためのＩＣチップ６を
取り付けている。このため、撮像用半導体装置全体では
かなりの体積と重量を有していた。

近年、ビデオカメラや電子式体腔内監視装置においては
、撮像部の小型軽量化が最重要課題となっている。これ
らのニーズを満たすべく、特開昭８２−３１８６６５号
公報や特開平１−９０１３１８号公報に見られるような
、フェイスダウン実装方式による固体撮像素子モジュー
ルが提案されている。これらの固体撮像素子モジュール
には、固体撮像素子チップのみではなく、チップを駆動
するための電子部品や他の半導体チップを搭載すること
ができる。従って、さらに小型で軽量な撮像用半導体装
置を構成できる。

しかし、この種の固体撮像素子モジュールでは、固体撮
像素子チップが搭載された基板がガラスであるため、こ
のガラス基板に直接他の電子部品を半田付は等の方法で
搭載することは困難である。従って、小型軽量化を達成
すべくモジュールを構成した場合、第５図に示すように
、チップ搭載のガラス基板（第１の配線基板）７に接続
される第２の配線基板８、さらには第３の配線基板９か
必要となる。そして、電子部品は第２及び第３の配線基
板８，９上に搭載されることになる。

このような構成では、フェイスダウン実装方式による固
体撮像素子モジュールの小型軽量化の長所を十分に生か
しているとは言えない。なぜなら、電子部品の数が増加
すれば、それだけ第２．第３の基板が大きくなり、撮像
用半導体装置としては第４図の従来例よりは小さいもの
の、かなりの体積を要するようになるからである。

ところで、半導体装置としては、一方向に出力端子や入
力端子がある方が望ましく、使い勝手が良い。特に、ビ
デオカメラや電子式体腔内監視装置に使用される撮像用
半導体装置では、製品全体の小型化のためにもこの要求
が顕著である。第５図の従来例でこれを実現しようとす
ると、一般に半導体チップはその周囲若しくは２辺に出
力パッドを有することから、ガラス基板上で配線を引き
回し一方に集めるか、又は第２の配線基板上でそれを行
うしかない。しかし、前者の方法では必然的にガラス基
板が大きくなり、また後者の方法では半導体チップを避
けるような特殊な形状、例えば穴を有する第２の配線基
板を使用しなければならず、いずれにしても撮像用半導
体装置全体が大きくなることは避けられない。

（発明が解決しようとする課題）このように従来の半導体装置では、複数の配線基板に効
率良く半導体チップと電子部品とを搭載することは困難
であり、また半導体チップの全ての入出力端子を同一方
向から引き出すことが小型軽量化を妨げる要因の一つと
なっていた。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、複数の配線基板に効率良く半導体チ
ップと電子部品を搭載することができ、且つ小型軽量化
を妨げることなく、入出力端子を同一方向から引き出す
ことのできる半導体装置を提供することにある。

［発明の構成］ −（課題を解決するための手段）本発明の骨子は、複数の配線基板に効率良く半導体チッ
プと電子部品を搭載するために、複数の配線基板を２次
元的に重なるように設置することにある。

即ち本発明は、複数の配線基板を接続してなる半導体装
置において、所定の配線層が形成された第１の配線基板
と、この第１の配線基板上にフェイスダウンで搭載され
た半導体チップと、第１の配線基板上の半導体チップに
隣接する位置に設置された該チップの厚さよりも大きな
厚みを持つスペーサと、このスペーサを介して第１の配
線基板と機械的且つ電気的に接続され、前記半導体チッ
プ上に延在する第２の配線基板とを具備してなることを
特徴としている。

また、本発明の望ましい実施態様としては、次の■〜■
が考えられる。

■上記の構成に加え、第１の配線基板に第３の配線基板
を機械的且つ電気的に接続すること。

■半導体チップとして固体撮像素子チップを用い、第１
の基板としてガラス等の透明基板を用いること。

■スペーサとして金属とセラミックとの積層体を用い、
その積層方向を基板面と平行にして異方性導電膜により
各配線基板に接続すること。

■第２．第３の配線基板はフレシキブルプリント基板で
あること。

（作用）本発明によれば、半導体チップよりも厚さの大きなスペ
ーサを介して第２の配線基板が第１の配線基板に接続さ
れるので、第１の配線基板に対し第２の配線基板を重な
るように設置することができる。このため、半導体チッ
プ搭載面上にも電子部品や他の半導体チップを搭載する
ことが可能となり、スペースの有効利用をはかることが
できる。つまり、複数の配線基板に効率良く半導体チッ
プと電子部品を搭載することができるため、小型軽量化
をはかることが可能となる。また、第２の配線基板の一
端はスペーサに対して半導体チップと反対側の第１の配
線基板の端部に延在しているので、半導体チップの入出
力端子を同一方向から引き出すことができ、これにより
使い勝手の向上をはかることも可能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は、本発明の第１の実施例に係わる半導体装置の
概略構成を示す断面図である。図中１１はガラス基板（
第１の配線基板）であり、この基板１１の主面には半田
バンブ１２を介して固体撮像素子チップ１３がフェイス
ダウンで搭載されている。ガラス基板１１の主面には、
固体撮像素子チップ１３に隣接してスペーサ１４が設置
されている。このスペーサ１４は、第２図に示すように
、金属１４ａとセラミック１４ｂとを横方向に積層して
なるもので、異方性導電膜によりガラス基板１１に接続
１されている。なお、スペーサ１４の厚みは固体撮像素
子チップ１３よりも　０．１ｍｍだけ厚くなっている。

また、第２の配線基板１５は異方性導電膜によりスペー
サ１４に接続され、第２の配線基板１５は固体撮像素子
チップ１３の搭載位置よりもスペーサ１４と反対側に延
在している。二二で、異方性導電膜とは金属粒子を樹脂
に混合したもので、垂直方向にのみに導電性を有する膜
である。このような異方性導電膜を用いた場合、スペー
サ１４の金属部１４ａと対向するように第１及び第２の
配線基板１１．１５に配線を設けておけば、対向する配
線同士を接続することができる。さらに、第３の配線基
板１６は直接ガラス基板１１に異方性導電膜で接続され
ている。

なお、第２及び第３の配線基板１５．１６にはフレキシ
ブルプリント基板が用いられ、それぞれに抵抗、コンデ
ンサ、トランジスタ等の電子部品１７が搭載されている
。

このような構成であれば、第２の配線基板１５が固体撮
像素子チップ１３を覆うように配設されるので、固体撮
像素子チップ１３の搭載面上にも各種の電子部品１７を
搭載することができ、基板表面と平行な面における面積
を大きくすることなく多数の電子部品１７を搭載するこ
とが可能となり、結果として小型軽量化をはかることが
できる。また、スペーサ１４として第２図に示すような
金属１４ａとセラミック１４ｂとの積層体を用いること
により、スルーホール等を形成することなく、第１及び
第２の配線基板１１．１５の所望の配線を容易に接続す
ることができる。

第３図は本発明の第２の実施例の概略構成を示す断面図
である。なお、第１図と同一部分には同一符号を付して
、その詳しい説明は省略する。

この実施例が先に説明した第１の実施例と異なる点は、
第３の配線基板として、フレシキブルプリント基板の代
わりに固体撮像素子チップ１３の厚さよりも僅かに厚み
の大きいガラスエポキシ基板を用いたこと、さらにガラ
ス基板１１に複数の半導体チップを搭載したことにある
。

即ち、ガラス基板１１の主面には固体撮像素子チップ１
３と共にペアチップのドライブＩＣｌ３が搭載され、固
体撮像素子チップ１３よりも０．１ｍｍだけ厚いガラス
エポキシの第３の配線基板１９は異方性導電膜によりガ
ラス基板１１に接続されている。フレシキブルプリント
基板を用いた第２の配線基板１５は第１の実施例と同様
に、スペーサ１４を介してガラス基板１１に接続されて
いる。また、第２の配線基板１５上には抵抗、コンデン
サ、トランジスタ等の電子部品が搭載され、第２の配線
基板１５は第３の配線基板１９に半田付けされている。

このような構成であれば、先の第１の実施例と同様に効
果が得られるのは勿論のこと、第３の配線基板１９の厚
みが厚いことから、第２及び第３の配線基板１５．１９
の接続を容易に行うことができる。

なお、本発明は上述した各実施例に限定されるものでは
ない。実施例では第１及び第２の配線基板間に挿入する
スペーサとして、金属とセラミックとの積層体を用いた
が、この代わりにガラスエポキシの配線基板を用いるこ
ともできる。さらに、第１の配線基板に搭載される半導
体チップは、固体撮像素子チップやそのドライバＩＣに
限定されるものではなく、第１の配線基板もガラスであ
る必要はない。また、第２゜第３の配線基板はいずれも
片面に電子部品等が実装されているが、両面に実装する
ことも可能であり、その形態もフレシキブルプリント基
板やガラスエポキシ基板に限るものではない。さらに、
それぞれの基板の間隙に樹脂等を充填させることよって
、装置の信頼性を向上させることも可能である。その他
、本発明の要旨を逸脱しない範囲で、種々変形して実施
することができる。

［発明の効果］以上詳述したように本発明によれば、半導体チップより
も厚みの大きいスペーサを介して第２の配線基板を第１
の配線基板に接続しているので、第２の配線基板を第１
の配線基板に２次元的に重なるように設置することがで
きる。従って、複数の配線基板に効率良く半導体チップ
と電子部品を搭載することができ、且つ小型軽量化を妨
げることなく、入出力端子を同一方向から引き出すこと
のできる半導体装置を実現することが可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる半導体装置の概
略構成を示す断面図、第２図は上記実施例に用いたスペ
ーサの具体的構成を拡大して示す斜視図、第３図は本発
明の第３の実施例の概略構成を示す断面図、第４図及び
第５図は従来装置の概略構成を示す断面図である。１１・・・ガラス基板（第１の配線基板）、１２・・・
バンブ、１３・・・固体撮像素子チップ（半導体チップ）、１４
・・・スペーサ、１４ａ・・・金属、１４ｂ・・・セラミック、１５・・・第２の配線基板、１６．１９・・・第３の配線基板、１７・・・電子部品、１８・・・ドライバＩＣチップ。

Claims

【特許請求の範囲】

所定の配線層が形成された第１の配線基板と、この第１
の配線基板上にフェイスダウンで搭載された半導体チッ
プと、第１の配線基板上の半導体チップに隣接する位置
に設置された該チップの厚さよりも大きな厚みを持つス
ペーサと、このスペーサを介して第１の配線基板と機械
的且つ電気的に接続され、前記半導体チップ上に延在す
る第２の配線基板とを具備してなることを特徴とする半
導体装置。