CN102569234A - 球栅阵列封装结构及封装方法 - Google Patents

球栅阵列封装结构及封装方法 Download PDF

Info

Publication number
CN102569234A
CN102569234A CN2010105992096A CN201010599209A CN102569234A CN 102569234 A CN102569234 A CN 102569234A CN 2010105992096 A CN2010105992096 A CN 2010105992096A CN 201010599209 A CN201010599209 A CN 201010599209A CN 102569234 A CN102569234 A CN 102569234A
Authority
CN
China
Prior art keywords
contact pad
point
salient point
area
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105992096A
Other languages
English (en)
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2010105992096A priority Critical patent/CN102569234A/zh
Priority to US13/219,371 priority patent/US8723319B2/en
Publication of CN102569234A publication Critical patent/CN102569234A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种球栅阵列封装结构及封装方法，其中封装结构包括：基板，具有第一表面和第二表面，所述第一表面与所述第二表面相对；所述第一表面用于承载芯片，所述第二表面上设置有接触焊盘阵列，所述接触焊盘与芯片电连接；分别附着于各接触焊盘上的凸点；所述基板根据离中心点的不同距离分为若干区域，其中离中心点最近的区域内的接触焊盘及凸点尺寸最小，离中心点最远区域内的接触焊盘及凸点尺寸最大。本发明有效改善了边缘凸点易脱落的情况；另外，避免了凸点间产生桥接而导致短路的现象。

Description

球栅阵列封装结构及封装方法
技术领域
本发明涉及半导体器件的制造领域，尤其涉及球栅阵列封装结构及封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本和可靠性。
在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。因此，会使得集成电路制作微细化，造成芯片内包含的逻辑线路增加，而进一步使得芯片I/O(input/output)脚数增加，而为配合这些需求，产生了许多不同的封装方式，例如，球栅阵列封装(Ball grid array，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、多芯片模块封装(Multi Chip Module package，MCM package)、倒装式封装(Flip ChipPackage)、卷带式封装(Tape Carrier Package，TCP)及晶片级封装(Wafer LevelPackage，WLP)等。
目前，球栅阵列封装(Ball grid array，BGA)技术正成为高端集成电路封装的主流技术，其为一种表面贴装型封装，通过在基板的背面按阵列方式制作出球形凸点(ball bump)来代替传统的引线，使得半导体器件的集成度更高、性能更好。BGA封装技术会显著地增加器件的I/O引脚数、减小焊盘间距，进而缩小封装件的尺寸、节省封装的占位空间，从而使PC芯片组、微处理器等高密度、高性能、多引脚封装器件的微型化成为可能。
凸点(bump)制作技术是球栅阵列封装中的一个关键技术，通常BGA的失效大都是由于和凸点失效所引起，因此凸点可靠性问题是发展BGA技术需解决的关键问题。现有技术中的凸点是焊料通过一定工艺沉积在芯片金属垫层上，经过一定温度回流形成的金属焊球。申请号为200510025198.X的中国专利申请文件提供了一种凸点的形成方法。
随着半导体器件集成度越来越高，凸点与凸点之间的距离愈来愈小，在基板的边缘区域，由于离中心点距离远，在周期性温度变化的状况下，所受应力远比离中心点距离较小处的应力要大，因此边缘处的凸点最容易脱落；而如果为了保持凸点的力学强度，则需要增大凸点的体积，而在有限的面积内，增加所有凸点的体积，会由于金属互熔的物理性质，凸点会变大横向扩展，可能造成凸点间发生桥接现象，进而导致短路的发生，影响半导体器件的电性能。
发明内容
本发明解决的问题是提供一种球栅阵列封装结构及封装方法，防止凸点脱落或凸点间发生桥接现象。
为解决上述问题，本发明提供一种球栅阵列封装结构，包括：基板，具有第一表面和第二表面，所述第一表面与所述第二表面相对；所述第一表面用于承载芯片，所述第二表面上设置有接触焊盘阵列，所述接触焊盘与芯片电连接；分别附着于各接触焊盘上的凸点；所述基板根据离中心点的不同距离分为若干区域，其中离中心点最近的区域内的接触焊盘及凸点尺寸最小，离中心点最远区域内的接触焊盘及凸点尺寸最大。
本发明还提供一种球栅阵列封装结构的方法，包括下列步骤：提供基板，所述基板具有第一表面和第二表面，所述第一表面与所述第二表面相对，所述第一表面用于承载芯片，所述基板根据离中心点的不同距离分为若干区域；在所述第二表面上形成与芯片电连接的接触焊盘阵列，所述接触焊盘之间通过绝缘层隔离，所述离中心点最近的区域内的接触焊盘尺寸最小，离中心点最远区域内的接触焊盘尺寸最大；在接触焊盘上形成凸点，离中心点最近的区域内的凸点尺寸最小，离中心点最远区域内的凸点尺寸最大。
与现有技术相比，本发明具有以下优点：在基板上根据离中心点的距离不同，将基板分为若干个区域，在离中心点最近的区域内形成的凸点为最小，而随着离中心点距离不断的增大，凸点的尺寸也相应增大。在基板的边缘区域凸点的直径最大，使凸点与边缘接触焊盘的粘附力增强，有效改善了边缘凸点易脱落的情况。另外，基板的中心区域器件较为集中，而凸点尺寸为最小，因此凸点间不会产生桥接而导致短路的现象；在边缘区域，由于器件相对稀疏，凸点数量相应会减少，增加凸点的尺寸，不会产生桥接现象。
附图说明
图1是本发明形成球栅阵列封装结构的具体实施方式流程图；
图2是本发明在球栅阵列封装基板上进行区域划分的示意图；
图3至图4是本发明进行球栅阵列封装的第一实施例示意图；
图5至图6是本发明进行球栅阵列封装的第二实施例示意图。
具体实施方式
球栅阵列封装技术作为集成电路封装技术之一，使得半导体器件的集成度更高、性能更好。BGA封装技术是通过在基板表面形成的凸点焊球，使基板与芯片形成连接，从而减小封装尺寸，满足电子产品的高性能(如高速、高频、更小的引脚)、小外形的要求，使产品具有很好的电学性能和传热性能。
然而发明人发现随着半导体器件集成度不断提高，凸点与凸点之间的距离愈来愈小，在基板的边缘区域，由于离中心点距离越远处，在周期性温度变化的状况下，所受应力远比离中心点距离较小处的应力要大，因此边缘处的凸点最容易脱落；而如果为了保持凸点的力学强度，则需要增大凸点的体积，而在有限的面积内，增加所有凸点的体积，会由于金属互熔的物理性质，凸点会变大横向扩展，可能造成凸点间发生桥接现象，进而导致短路的发生。
发明人针对上述技术问题，发明人经过研究试验，发现在基板上根据离中心点的距离不同，将基板分为若干个区域，在离中心点最近的区域内形成的凸点为最小，而随着离中心点距离不断的增大，凸点的尺寸也相应增大。在基板的边缘区域凸点的直径最大，使凸点与边缘接触焊盘的粘附力增强，有效改善了边缘凸点易脱落的情况。另外，基板的中心区域器件较为集中，而凸点尺寸为最小，因此凸点间不会产生桥接而导致短路的现象；在边缘区域，由于器件相对稀疏，凸点数量相应会减少，增加凸点的尺寸，不会产生桥接现象。
本发明形成球栅阵列封装结构的方法如图1所示，具体流程如下：
步骤S11，提供基板，所述基板具有第一表面和第二表面，所述第一表面与所述第二表面相对，所述第一表面用于承载芯片，所述基板根据离中心点的不同距离分为若干区域。
本实施例中，所述基板可以为PCB板或陶瓷板。
基板的其中一表面，即所述第一表面上通常放置芯片，所述芯片可以通过金属线与基板第一表面电连接，也可以通过焊球凸点与第一表面电连接。所述基板内具有贯穿第一表面和第二表面之间厚度的通孔，所述通孔内填充满导电物质。经过通孔内的导电物质使芯片与第二表面的球栅阵列凸点进行电连接，实现芯片封装后与外部设备的电连接。
本实施例中，根据离中心点的距离先划分区域，作为第一实例，如图2所示，当基板的尺寸为40mm时，以中心点10为圆心，半径为0mm～20mm的圆形作为第一区域100，所述第一区域100内器件密集度最高；继续以中心点10为圆心，半径在20mm～30mm的范围内的圆环作为第二区域102，在所述第二区域102内半导体器件的密集度较第一区域100变稀疏；将第二区域102以外至基板边缘的区域作为第三区域104，作为边缘区域，半导体器件密集度最低。
作为第二实例，当基板的尺寸为30mm时，以中心点10为圆心，半径为0mm～15mm的圆形作为第一区域100，所述第一区域100内器件密集度最高；继续以中心点10为圆心，半径在15mm～20mm的范围内的圆环作为第二区域102，在所述第二区域102内半导体器件的密集度较第一区域100变稀疏；再以中心点10为圆心，半径在20mm～30mm的范围内的圆环作为第三区域104，在所述第三区域104内半导体器件的密集度较第二区域102变稀疏，作为边缘区域，半导体器件密集度最低。
除上述两实例外，对基板区域的划分主要根据器件密集度及基板大小来决定。
步骤S12，在所述第二表面上形成与芯片电连接的接触焊盘阵列，所述接触焊盘之间通过绝缘层隔离，所述离中心点最近的区域内的接触焊盘最小，离中心点最远区域内的接触焊盘尺寸最大。
在第一实例图2所示的基板上，由于所述第一区域100内器件密集度高，相应焊盘的关键尺寸可以做到最小，为260μm～290μm；在所述第二区域102内半导体器件的密集度较第一区域100变稀疏，因此第二区域102内的接触焊盘关键尺寸相应增大，为290μm～320μm；第三区域104作为边缘区域，半导体器件密集度最低，并且由于边缘效应，凸点容易脱落，因此将所述第三区域104的接触焊盘关键尺寸增大至足够大且又能避免发生桥接，第三区域104的接触焊盘关键尺寸为320μm～356μm。
在第二实例图2所示的基板上，当基板的尺寸为30mm时，所述第一区域100内器件密集度高，相应接触焊盘关键尺寸为240μm～266μm；而位于第一区域100外围的环形第二区域102半导体器件的密集度较第一区域100变稀疏，因此第二区域102内的接触焊盘关键尺寸相应增大，为266μm～292μm；而在第二区域102外圈的环形第三区域104，作为边缘区域，半导体器件密集度最低，并且由于边缘效应，凸点容易脱落，因此将所述第三区域104的接触焊盘关键尺寸增大至足够大且又能避免发生桥接，第三区域104内的接触焊盘关键尺寸为292～320μm。
步骤S13，在接触焊盘上形成凸点，离中心点最近的区域内的凸点尺寸最小，离中心点最远区域内的凸点尺寸最大。
作为第一实例，如图2所示，当基板的尺寸为40mm时，按半导体器件密集度的不同，将基板以中心点10为圆心，向边缘递进分成了第一区域100、第二区域102和第三区域103；所述第一区域100、第二区域102和第三区域103内的接触焊盘大小也相应变化，而形成与接触焊盘上的凸点尺寸也会随之变化。其中，所述各区域内凸点的高度均一致，为290μm～310μm，优选为300μm；而凸点直径则不同，第一区域100内于焊盘上形成的凸点直径为350μm～370μm，第二区域102内的凸点直径为370μm～390μm，第三区域104内的凸点直径为390μm～410μm。
作为第二实例，如图2所示，当基板的尺寸为30mm时，按半导体器件密集度的不同，将基板以中心点10为圆心，向边缘递进分成了第一区域100、第二区域102和第三区域103；所述第一区域100、第二区域102、第三区域103内的接触焊盘大小也相应变化，而形成与接触焊盘上的凸点尺寸也会随之变化。其中，所述各区域内凸点的高度均一致，为240μm～260μm，优选为250μm；而凸点直径则不同，第一区域100内的凸点直径为305μm～321μm；第二区域102内的凸点直径为321μm～337μm；第三区域104内凸点直径为337μm～355μm。
基于上述实施例形成的球栅阵列封装结构，包括：基板，具有第一表面和第二表面，所述第一表面与所述第二表面相对；所述第一表面用于承载芯片，所述第二表面上设置有接触焊盘阵列，所述接触焊盘与芯片电连接；分别附着于各接触焊盘上的凸点；所述基板根据离中心点的不同距离分为若干区域，其中离中心点最近的区域内的接触焊盘及凸点尺寸最小，离中心点最远区域内的接触焊盘及凸点尺寸最大。
下面结合附图对本发明的具体实施方式做详细的说明。
图3至图4是本发明进行球栅阵列封装的第一实施例示意图。如图3所示，根据基板300的大小及器件密集度的不同，以基板300中心点为圆心，向基板300边缘依次划分为第一区域I、第二区域II和第三区域III。在基板300上形成接触焊盘和绝缘层302，所述接触焊盘之间由绝缘层302间隔。
具体形成接触焊盘和绝缘层302的工艺如下：首先在基板300上形成金属层，所述金属层的材料为铜或锡或铅或铜合金或铅锡合金等，所述金属层的厚度范围为18μm～35μm，所述金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻技术图形化金属层，采用蚀刻技术刻蚀金属层，形成接触焊盘306a、306b、306c。其中，第一区域I内的接触焊盘306a的尺寸最小，第二区域II内的接触焊盘306b的尺寸比第一区域I内的接触焊盘306a的尺寸大，第三区域III内的接触焊盘306c的尺寸最大。
接着在基板300和接触焊盘306a、306b、306c上形成介电层302，所述介电层302可以为陶瓷或苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等高分子有机聚合物；然后采用化学机械研磨工艺平坦化所述介电层302至露出接触焊盘306a、306b、306c表面，所述接触焊盘306a的面积最小，接触焊盘306b的面积大于接触焊盘306a，接触焊盘306c的面积最大。
参考图4，在接触焊盘306a、306b、306c分别形成凸点308a、308b、308c。其中，第一区域I内的凸点308a的直径最小，第二区域II内的凸点308b直径比第一区域I内的凸点308a大，第三区域III内的凸点308c最大。
本实施例中，所述凸点308a、308b、308c的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
形成凸点308a、308b、308c的方法可以是金属线焊接法(wire bonding)或印刷板方法。如果采用金属线焊接法的话，为了形成不同大小的凸点，在第一区域I的接触焊盘306a上打上一个含锡金属导线，而于第二区域II的接触焊盘306b上打上两个含锡金属导线，于第三区域III的接触焊盘306c上打上三个含锡金属导线，具体数量根据含锡金属导线的厚度、后续形成的凸点的大小及凸点间的间距决定。以直径为30微米的含锡金属导线为例，金属线焊接法形成含锡金属导线的直径约为60μm～75μm，高度为50μm～60μm。两个含锡金属导线的体积则增加一倍。三个含锡金属导线叠加，体积则变成三倍。
在含锡金属导线上涂布助焊剂；然后，将基板300放入回流炉内，对基板300上的含锡金属导线进行保温回流，形成高度一致，直径不同的凸点308a、308b、308c，其中凸点308a的直径最小，凸点308b的直径比308a大，而凸点308c的直径最大。
基于上述实施例形成的球栅阵列封装结构，包括：基板300，具有第一表面和第二表面，所述第一表面与所述第二表面相对，所述第一表面用于承载芯片，所述基板300根据大小及器件密集度的不同，以基板300中心点为圆心，向基板300边缘依次划分为第一区域I、第二区域II和第三区域III。介电层302，位于基板300的第二表面上。接触焊盘306a、306b、306c，位于基板300第二表面上，以介电层302作为间隔，且与介电层302表面齐平；接触焊盘306a、306b、306c与所述芯片通过基板300内的导电插塞电连接；其中接触焊盘306a位于第一区域I，面积最小；接触焊盘306b位于第二区域II，面积比第一区域I内的接触焊盘306a大；接触焊盘306c位于第三区域III，面积最大。凸点308a、308b、308c，分别附着于接触焊盘306a、306b、306c上，所述接触焊盘306a上的凸点308a直径最小，接触焊盘306c上的凸点308c直径最大，所述接触焊盘306b上的凸点308直径居中。
图5至图6是本发明进行球栅阵列封装的第二实施例示意图。如图5所示，提供基板400，根据基板400的大小及器件密集度的不同，以基板400中心点为圆心，向基板400边缘依次划分为第一区域I、第二区域II和第三区域III。在基板400上形成介电层402和接触焊盘406a、406b、406c，所述接触焊盘406a、406b、406c镶嵌于介电层402中，所述介电层402中形成有开口，接触焊盘406a、406b、406c通过介电层402的开口暴露出来。
所述形成介电层402和接触焊盘406a、406b、406c工艺为本领域技术人员公知技术，作为本发明的一个实施方式，首先在基板400上形成金属层，所述金属层为铜或锡或铅或铜合金或铅锡合金等，所述金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻和蚀刻技术图形化金属层，形成接触焊盘406a、406b、406c。
接着在基板400和接触焊盘406a、406b、406c上形成介电层402，所述介电层402可以为陶瓷或苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等高分子有机聚合物；然后采用现有的光刻和显影技术，在介电层402上形成开口，所述开口暴露出接触焊盘406a、406b、406c，所述接触焊盘406a的面积最小，接触焊盘406b的面积大于接触焊盘406a，接触焊盘406c的面积最大。
参考图6，在接触焊盘406a、406b、406c分别形成凸点408a、408b、408c。其中，第一区域I内的凸点408a的直径最小，第二区域II内的凸点408b直径比第一区域I内的凸点408a大，第三区域III内的凸点408c最大。
所述形成凸点408a、408b、408c的方法同上述第一实施例，在此不再进行赘述。
本实施例中，所述凸点408a、408b、408c的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
基于上述实施例形成的球栅阵列封装结构，包括：基板400，具有第一表面和第二表面，所述第一表面与所述第二表面相对，所述第一表面用于承载芯片，所述基板400根据大小及器件密集度的不同，以基板400中心点为圆心，向基板400边缘依次划分为第一区域I、第二区域II和第三区域III。介电层402，位于基板400的第二表面上。接触焊盘406a、406b、406c，镶嵌于介电层402中，且通过介电层402上的开口暴露出接触焊盘406a、406b、406c；接触焊盘406a、406b、406c与所述芯片通过基板400内的导电插塞电连接；其中接触焊盘406a位于第一区域I，面积最小；接触焊盘406b位于第二区域II，面积比第一区域I内的接触焊盘406a大；接触焊盘406c位于第三区域III，面积最大。凸点408a、408b、408c，分别附着于接触焊盘406a、406b、406c上，所述接触焊盘406a上的凸点408a直径最小，接触焊盘406c上的凸点408c直径最大，所述接触焊盘406b上的凸点408直径居中。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种球栅阵列封装结构，包括：
基板，具有第一表面和第二表面，所述第一表面与所述第二表面相对；所述第一表面用于承载芯片，所述第二表面上设置有接触焊盘阵列，所述接触焊盘与芯片电连接；分别附着于各接触焊盘上的凸点；其特征在于，所述基板根据离中心点的不同距离分为若干区域，其中离中心点最近的区域内的接触焊盘及凸点尺寸最小，离中心点最远区域内的接触焊盘及凸点尺寸最大。
2.根据权利要求1所述球栅阵列封装结构，其特征在于，所述各区域的凸点的高度一致，直径随着区域离中心点越远而越大。
3.根据权利要求2所述球栅阵列封装结构，其特征在于，所述凸点的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
4.根据权利要求1所述球栅阵列封装结构，其特征在于，基板的尺寸为40mm时，所述离中心点的距离范围为0mm～20mm为第一区域，离中心点的距离为20mm～30mm为第二区域，离中心点的距离为30mm～40mm为第三区域。
5.根据权利要求1至4任一项所述球栅阵列封装结构，其特征在于，所述凸点的高度为290μm～310μm。
6.根据权利要求5所述球栅阵列封装结构，其特征在于，所述第一区域的接触焊盘关键尺寸为260μm～290μm，凸点直径为350μm～370μm；所述第二区域的接触焊盘关键尺寸为290μm～320μm，凸点直径为370μm～390μm；所述第三区域的接触焊盘关键尺寸为320μm～356μm，凸点直径为390μm～410μm。
7.根据权利要求1所述球栅阵列封装结构，其特征在于，基板的尺寸为30mm时，所述离中心点的距离范围为0mm～15mm为第一区域，离中心点的距离为15mm～20mm为第二区域，离中心点的距离为20mm～30mm为第三区域。
8.根据权利要求1或2所述球栅阵列封装结构，其特征在于，所述凸点的高度为240μm～260μm。
9.根据权利要求8所述球栅阵列封装结构，其特征在于，所述第一区域的接触焊盘关键尺寸为240μm～266μm，凸点直径为305μm～321μm；所述第二区域的接触焊盘关键尺寸为266μm～292μm，凸点直径为321μm～337μm；所述第三区域的接触焊盘关键尺寸为292～320μm，凸点直径为337μm～355μm。
10.根据权利要求1所述球栅阵列封装结构，其特征在于，所述接触焊盘之间由介电层隔离。
11.根据权利要求10所述球栅阵列封装结构，其特征在于，所述接触焊盘材料为铜或锡或铅或铜合金或铅锡合金。
12.根据权利要求10所述球栅阵列封装结构，其特征在于，所述介电层材料为陶瓷或苯并环丁烯或聚四氟乙烯。
13.一种形成权利要求1所述球栅阵列封装结构的方法，其特征在于，包括下列步骤：
提供基板，所述基板具有第一表面和第二表面，所述第一表面与所述第二表面相对，所述第一表面用于承载芯片，所述基板根据离中心点的不同距离分为若干区域；
在所述第二表面上形成与芯片电连接的接触焊盘阵列，所述接触焊盘之间通过绝缘层隔离，所述离中心点最近的区域内的接触焊盘尺寸最小，离中心点最远区域内的接触焊盘尺寸最大；
在接触焊盘上形成凸点，离中心点最近的区域内的凸点尺寸最小，离中心点最远区域内的凸点尺寸最大。
14.根据权利要求13所述球栅阵列封装方法，其特征在于，所述凸点的形成方法为金属线焊接法或印刷板方法。
CN2010105992096A 2010-12-21 2010-12-21 球栅阵列封装结构及封装方法 Pending CN102569234A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010105992096A CN102569234A (zh) 2010-12-21 2010-12-21 球栅阵列封装结构及封装方法
US13/219,371 US8723319B2 (en) 2010-12-21 2011-08-26 BGA package structure and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105992096A CN102569234A (zh) 2010-12-21 2010-12-21 球栅阵列封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN102569234A true CN102569234A (zh) 2012-07-11

Family

ID=46233318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105992096A Pending CN102569234A (zh) 2010-12-21 2010-12-21 球栅阵列封装结构及封装方法

Country Status (2)

Country Link
US (1) US8723319B2 (zh)
CN (1) CN102569234A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN108878302A (zh) * 2018-07-06 2018-11-23 江苏长电科技股份有限公司 球栅阵列的封装结构及其封装方法
CN108878296A (zh) * 2018-06-27 2018-11-23 华中科技大学 一种三维微凸点的制备方法
CN113079631A (zh) * 2021-03-23 2021-07-06 浙江集迈科微电子有限公司 表面芯片贴装应力缓冲结构和工艺

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791579B2 (en) 2011-11-17 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Adjusting sizes of connectors of package components
US20140042615A1 (en) * 2012-08-07 2014-02-13 Mediatek Inc. Flip-chip package
MX2018003154A (es) * 2018-03-14 2019-09-16 Inst Tecnologico Y De Estudios Superiores De Occidente A C Interconexión metálica flexible para transferencia de señales eléctricas de alta frecuencia entre dos circuitos impresos.

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295346A (zh) * 1997-07-11 2001-05-16 株式会社日立制作所 半导体器件
US6534875B1 (en) * 1998-09-25 2003-03-18 Sony Corporation Semiconductor part for component mounting, mounting structure and mounting method
US20050029667A1 (en) * 2002-08-09 2005-02-10 Tsuyoshi Yamashita Multi-functional solder and articles made therewith, such as microelectronic components
US7221053B2 (en) * 2005-03-21 2007-05-22 Infineon Technologies Ag Integrated device and electronic system
US20090045510A1 (en) * 2007-08-14 2009-02-19 Naya Akihiko Semiconductor device and method for mounting semiconductor chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
WO2001069674A1 (fr) * 2000-03-15 2001-09-20 Sumitomo Electric Industries, Ltd. Substrat de semi-conducteur a base d'aluminium-carbure de silicium et procede de fabrication
US6864116B1 (en) * 2003-10-01 2005-03-08 Optopac, Inc. Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
TWI234209B (en) * 2003-10-31 2005-06-11 Advanced Semiconductor Eng BGA semiconductor device with protection of component on ball-planting surface
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
CN100428414C (zh) 2005-04-15 2008-10-22 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法
US7224067B2 (en) * 2005-09-15 2007-05-29 Intel Corporation Intermetallic solder with low melting point
US7564130B1 (en) * 2007-07-06 2009-07-21 National Semiconductor Corporation Power micro surface-mount device package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295346A (zh) * 1997-07-11 2001-05-16 株式会社日立制作所 半导体器件
US6534875B1 (en) * 1998-09-25 2003-03-18 Sony Corporation Semiconductor part for component mounting, mounting structure and mounting method
US20050029667A1 (en) * 2002-08-09 2005-02-10 Tsuyoshi Yamashita Multi-functional solder and articles made therewith, such as microelectronic components
US7221053B2 (en) * 2005-03-21 2007-05-22 Infineon Technologies Ag Integrated device and electronic system
US20090045510A1 (en) * 2007-08-14 2009-02-19 Naya Akihiko Semiconductor device and method for mounting semiconductor chip

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN104377181B (zh) * 2013-08-15 2018-06-15 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN108878296A (zh) * 2018-06-27 2018-11-23 华中科技大学 一种三维微凸点的制备方法
CN108878302A (zh) * 2018-07-06 2018-11-23 江苏长电科技股份有限公司 球栅阵列的封装结构及其封装方法
CN113079631A (zh) * 2021-03-23 2021-07-06 浙江集迈科微电子有限公司 表面芯片贴装应力缓冲结构和工艺

Also Published As

Publication number Publication date
US20120153470A1 (en) 2012-06-21
US8723319B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
CN101335262B (zh) 叠层封装及其制造方法
CN103000593B (zh) 用于半导体器件的封装方法和结构
KR101411813B1 (ko) 반도체 디바이스 및 그 제조 방법
CN101330071B (zh) 安装基板及其制造方法
CN102569234A (zh) 球栅阵列封装结构及封装方法
US11721679B2 (en) Semiconductor package and method of fabricating the same
KR20080020069A (ko) 반도체 패키지 및 그 제조방법
US20100289133A1 (en) Stackable Package Having Embedded Interposer and Method for Making the Same
CN102543920B (zh) 芯片尺寸封装方法及封装结构
TWI685937B (zh) 半導體封裝
CN107403785B (zh) 电子封装件及其制法
CN108074905B (zh) 电子装置及其制法与基板结构
CN102593068B (zh) 斜锥状凸块结构
KR101037827B1 (ko) 반도체 패키지
US8692390B2 (en) Pyramid bump structure
KR20230044059A (ko) 반도체 패키지
WO2006091266A1 (en) Method of making reinforced semiconductor package
KR20230041250A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
CN112447674A (zh) 带有电互连桥的封装体
KR101013545B1 (ko) 스택 패키지 및 그의 제조방법
TW202042368A (zh) 電子封裝件及其承載基板與製法
US20240153886A1 (en) Semiconductor package
CN111354686B (zh) 电子封装件及其制法暨封装用基板及其制法
KR20210147453A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120711