CN113745188A - 内埋组件的基板结构及其制造方法 - Google Patents

内埋组件的基板结构及其制造方法 Download PDF

Info

Publication number
CN113745188A
CN113745188A CN202010700332.6A CN202010700332A CN113745188A CN 113745188 A CN113745188 A CN 113745188A CN 202010700332 A CN202010700332 A CN 202010700332A CN 113745188 A CN113745188 A CN 113745188A
Authority
CN
China
Prior art keywords
chip
layer
carrier
carrier plate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010700332.6A
Other languages
English (en)
Inventor
林建辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN113745188A publication Critical patent/CN113745188A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种内埋组件的基板结构及其制造方法，于载板结构的顶部上形成凹槽，并于凹槽内设置预设有多个导线件的芯片结构，而后于载板结构的顶部及底部上分设介电层，且使载板结构内的多个线路的相对二端部分别暴露分设于载板结构的顶部及底部的介电层，接着分别于载板结构的顶部及底部的介电层上分设线路增层结构，并且分别与暴露于介电层的载板结构的线路的端部电连接。由于不需通过雷射钻孔于载板结构的顶部的介电层上制作对应的雷射穿孔，故可改善因雷射钻孔的精度及热扩孔的限制，使相邻导线件连接而短路或导线件空接的问题，借此达到提升基板结构的使用可靠性以及稳定性的目的。

Description

内埋组件的基板结构及其制造方法
技术领域
本发明有关于一种基板结构及其制造方法，且特别是一种内埋组件的基板结构及其制造方法。
背景技术
由于社会型态的快速发展及改变，不仅使得民众的生活方式伴随改变，也促使应用在不同领域例如物联网(Internet of Things,IoT)、5G行动通讯(5thgenerationmobile networks,5th generation wireless systems,5G)、生物科技、人工智能芯片(Artificial intelligence chip,AI芯片)等电子产业迅速成长。这些迅速成长的电子产业通过内部设置的许多部件的相互运作所带来的效能提升，以创造出许多具有更多先进功能、更好使用质量的电子产品，以提升民众生活质量、便利性或串联相关服务网络。
电子产品中的部件通常由一个或多个芯片组合而成，这些芯片内设置有一个或多个的电子组件或者一个或多个的处理器，然后将这些部件相互电连接并进行组装以完成电子产品。以目前部件的制作来说，一般是将芯片设置在载板结构的顶面上，于载板结构及芯片上设置保护层，以包覆芯片及载板结构的顶面，再通过雷射钻孔设备于保护层上钻设出许多对应芯片的多个接点的雷射穿孔，并且在这些雷射穿孔中制作连接芯片的接点以及暴露保护层的多个接脚，通过这些接脚与其它芯片的接脚或者部件上的线路电连接，以完成部件的制作。
在设计芯片时为了能够让芯片的效能提升，会在有限的尺寸下设置更多的电子组件或者处理器以使芯片的效能提升，伴随设置许多电子组件或者处理器的情况下，芯片需要设置许多用于与其它芯片或者部件上的线路讯号连接的暴露的接点。然而，由于芯片的尺寸有限所以暴露的接点在排列上非常紧密，此外，受限于雷射钻孔设备的精度限制及热扩孔的影响，使得雷射穿孔的孔径及位置不稳定而易与相邻雷射穿孔相互影响。如此一来，不仅在设置接脚的过程中可能发生相邻接脚相互连接而发生短路的问题，也可能造成接脚未确实与接点连接而发生空接的问题，造成使用可靠性降低。
其中，如中国台湾专利公告第TWI545997号专利(以下简称文件1)所揭示的一种中介基板及其制法所揭示，于具有线路层的承载板上形成绝缘层，接着于所述绝缘层及所述线路层上形成电连接的线路增层结构，而后形成外接柱于所述线路增层结构上并电连接。但文件1并没有揭示设置于载板结构上的芯片怎么制作对应的接点而与其它芯片连接的内容。
又如中国台湾专利公告第TWI418265号专利(以下简称文件2)所揭示的一种封装结构，包括承载板，其具有贯穿开口与覆于开口一侧的金属层，半导体芯片收纳于开口中且设于金属层上，钉头凸块设于半导体芯片上，介电层覆盖在承载板及半导体芯片上且包覆钉头凸块，线路层设置在介电层上并电连接钉头凸块，保护层设在介电层与线路层上，通过钉头凸块作为传输讯号的组件。但是文件2没有揭示设置于载板结构上的芯片怎么制作对应的接点而与其它芯片连接的内容。
发明内容
有鉴于上述现有技术所存在的问题，本发明的主要目的是提供一种内埋组件的基板结构及其制造方法，通过将预先制作好导线件的芯片设置于载板结构上，以当覆盖介电层后，仅需让导线件露出介电层即可用于以其它的芯片连接。由于不需要额外通过雷射钻孔于介电层上再制作用来设置导线件的雷射穿孔，故可改善因雷射钻孔的精度限制及热扩孔的影响，使相邻导线件相互连接而短路或者导线件空接的问题，借此达到提升基板结构的使用可靠性以及稳定性的目的。
为了达成上述目的所采取的主要技术手段，是令前述内埋组件的基板结构包括以下结构。
载板结构，具有相对的顶部及底部以及多个第一线路及多个第二线路，所述载板结构的顶部内凹形成容槽，所述第一线路及所述第二线路设置在所述载板结构内，所述第二线路分别具有相对的第一端部及第二端部，所述第二线路的第一端部外露于所述载板结构的顶部，所述第二线路的第二端部外露于所述载板结构的底部。
第一介电层，设置于所述载板结构的底部上，并且使所述载板结构的第二线路的第二端部外露于所述第一介电层。
预设有多个导线件的芯片结构，设置在所述容槽内。
第二介电层，设置于所述芯片结构及所述载板结构的顶部上，并且使所述芯片结构的导线件以及所述第二线路的第一端部外露于所述第二介电层。
第一线路增层结构，设置在所述第二介电层上、所述芯片结构的导线件上以及所述第二线路的第二端部上，且分别与所述芯片结构上对应的导线件、所述载板结构上对应的第二线路的第一端部电连接。
第二线路增层结构，设置在所述载板结构的底部，且分别与所述载板结构上对应的第二线路的第二端部电连接。
可选地，所述芯片结构包括架桥芯片以及导线件结构。所述架桥芯片具有相对的顶部及底部以及多个线路及多个接点，所述线路设置在所述架桥芯片内，所述接点间隔设置在所述架桥芯片的顶部上。所述导线件结构具有固定层以及上述所述导线件，所述固定层具有相对的顶部及底部，所述导线件分别具有相对的第一端部及第二端部，且分别外露于所述固定层的顶部及底部，所述导线件结构的底部设置在所述架桥芯片的顶部上，且使所述导线件的第二端部分别与所述架桥芯片上对应的接点电连接。
可选地，更包括黏着层，其设置在所述容槽内且位于所述芯片结构与所述载板结构之间。
可选地，更包括电连接层，设置在所述第一线路增层结构上，并且经由所述第一线路增层结构分别与所述第二线路上对应的第一端部以及所述芯片结构上对应的导线件电连接。
可选地，于所述基板结构的载板结构的顶部上进一步设置至少一个芯片，所述芯片具有多个接点，并设置在所述载板结构的顶部上，所述芯片的接点经由所述电连接层分别与对应的第二线路以及所述芯片结构上对应的导线件电连接。
根据上述结构可知，借由将通过半导体制程方法预先设置、制作预设有导线件的芯片结构固设在载板结构的容槽内，并且于所述载板结构的顶部上设置第二介电层以保护芯片结构，并使芯片结构的导线件暴露于所述第二介电层即可。由于不需通过雷射钻孔于载板结构的顶部的介电层上制作对应的雷射穿孔，故可改善因雷射钻孔的精度限制及热扩孔的影响，使相邻导线件连接而短路或导线件空接的问题，借此达到提升基板结构的使用可靠性以及稳定性的目的。
为了达成上述目的所采取的另一主要技术手段，是令前述内埋组件的基板结构的制造方法，包括以下步骤。
于载板结构的顶部内凹形成容槽，且该载板结构内具有多个第一线路及多个第二线路，使所述第二线路的第一端部外露于该载板结构的顶部，以及使所述第二线路的第二端部外露于该载板结构的底部。
于所述载板结构的底部设置第一介电层。
于所述载板结构的容槽内设置预设有多个导线件的芯片结构。
于所述载板结构的顶部及所述芯片结构上设置第二介电层。
使所述芯片结构的导线件及所述载板结构的第二线路的第一端部外露于所述第二介电层，并于所述第二介电层上、所述芯片结构的导线件上以及所述载板结构的第二线路的第一端部上设置第一线路增层结构，且与所述芯片结构上对应的导线件、所述载板结构上对应的第二线路的第一端部电连接。
使所述载板结构的第二线路的第二端部外露于所述第一介电层，并于所述第一介电层、所述载板结构的第二线路的第二端部上设置第二线路增层结构，且与所述载板结构上对应的第二线路的第二端部电连接。
可选地，所述芯片结构包括架桥芯片以及导线件结构，所述架桥芯片具有相对的顶部及底部以及多个线路及多个接点，所述线路设置在所述架桥芯片内，所述接点间隔设置在所述架桥芯片的顶部上，所述导线件结构具有固定层以及上述所述导线件。形成所述芯片结构的步骤包括：于载件上设置所述固定层，且形成贯穿所述固定层的顶部及底部的多个穿孔；于所述固定层的多个穿孔内设置所述导线件，且所述导线件的第一端部分别接触所述载件，所述导线件的第二端部分别外露于所述固定层的底部；将所述架桥芯片的顶部设置在所述固定层的底部上，且使所述导线件的第二端部分别与所述架桥芯片上对应的接点电连接；移除所述载件；移除所述固定层的顶部，露出所述导线件的第一端部。
可选地，于所述载板结构的容槽内设置所述芯片结构之前，于所述容槽内先设置黏着层再将所述芯片结构设置在所述容槽内的黏着层上。
可选地，进一步在所述第一线路增层结构上设置电连接层。
可选地，于所述基板结构的载板结构的顶部上进一步设置至少一个芯片，所述芯片具有多个接点，设置所述芯片的步骤包括：将所述芯片设置在所述载板结构的顶部上，且使所述芯片的接点经由所述电连接层分别与所述载板结构上对应的第二线路的第一端部以及所述芯片结构上对应的导线件电连接。
根据上述方法可知，借由将通过半导体制程方法预先设置、制作预设有导线件的芯片结构固设在载板结构的容槽内，并且于所述载板结构的顶部上设置第二介电层以保护芯片结构，并使芯片结构的导线件外露于所述第二介电层即可。由于不需通过雷射钻孔于载板结构的顶部的介电层上制作对应的雷射穿孔，故可降低因雷射钻孔的精度限制及热扩孔的影响，使相邻导线件连接而短路或导线件空接的问题，借此达到提升基板结构的使用可靠性以及稳定性的目的。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附附图仅是用来说明本发明，而非对本发明的权利范围作任何的限制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的内埋组件的基板结构的示意图；
图2是本发明的内埋组件的基板结构的制造方法的流程示意图；
图3是本发明的载板结构的示意图；
图4是本发明于载板结构上设置芯片结构以及第一介电层的示意图；
图5是本发明形成芯片结构的流程示意图；
图6是本发明的芯片结构的第一制作流程示意图；
图7是本发明的芯片结构的第二制作流程示意图；
图8是本发明的芯片结构的第三制作流程示意图；
图9是本发明的芯片结构的第四制作流程示意图；
图10是本发明的芯片结构的第五制作流程示意图；
图11是本发明的芯片结构的第六制作流程示意图；
图12是本发明的芯片结构的第七制作流程示意图；
图13是本发明的芯片结构的第八制作流程示意图；
图14是本发明的芯片结构的第九制作流程示意图；
图15是本发明于载板结构以及芯片结构上设置第二介电层的示意图；
图16是本发明于载板结构上设置第一线路增层结构及第二线路增层结构的示意图。
附图标记
10 载板结构
11 顶部
12 底部
13 第一线路
14 第二线路
15 容槽
16 黏着层
141 第一端部
142 第二端部
20 芯片结构
21 导线件
211 第一端部
212 第二端部
22 架桥芯片
221 顶部
222 底部
223 线路
224 接点
23 导线件结构
231 固定层
2311 顶部
2312 底部
2313 穿孔
24 载件
25 光阻遮蔽层
26 导电连接层
261 电性连接件
262 绝缘保护层
31 第一介电层
311 孔洞
32 第二介电层
321 顶部
322 底部
323 孔洞
41 第一线路增层结构
42 第二线路增层结构
51 电连接层
52 芯片
521 接点
S61、S62、S63、S64、S65、S66 步骤
S71、S72、S73、S74、S75 步骤
具体实施方式
关于本发明所示的附图均为载板结构的局部剖面图，附图中所呈现的相关结构的数量、尺寸大小仅供参考说明，并非在于限制本发明的载板结构的具体结构。此外，本发明中所描述到的方向关系是依据附图中所表示的方向进行说明并非是加以限制。
关于本发明内埋组件的基板结构的实施例，请参考图1所示，包括载板结构10、预设有多个导线件21的芯片结构20、第一介电层31、第二介电层32、第一线路增层结构41以及第二线路增层结构42。所述载板结构10具有相对的顶部11及底部12，所述芯片结构20、所述第二介电层32以及所述第一线路增层结构41设置在所述载板结构10的顶部11上，所述第一介电层31、所述第二线路增层结构42设置在所述载板结构10的底部12上。
为了说明本发明的内埋组件的基板结构的具体结构以及对应的制造方法，请一并参考图2所示的内埋组件的基板结构的制造方法的流程图。通过说明基板结构的制造方法一并说明相关结构的相对关系、设置方式以及连接关系。
关于所述载板结构10的结构，请参考图1至3所示，所述载板结构10具有所述顶部11及所述底部12，所述载板结构10还具有多个第一线路13以及多个第二线路14。其中，部分的第一线路13可以与部分的第二线路14电性连接，并且该些第一线路13与该些第二线路14用于传递讯号。所述第二线路14分别具有相对的第一端部141以及第二端部142，所述第一线路13及所述第二线路14设置于所述载板结构10内，且所述载板结构10的第二线路14的第一端部141分别暴露于所述载板结构10的顶部11，所述载板结构10的第二线路14的第二端部142分别暴露于所述载板结构10的底部12。其中为了令所述载板结构10容纳、设置所述芯片结构20，是如步骤S61所示，于所述载板结构10的顶部11上内凹形成容槽15，其中所述容槽15的位置可为但不限于设置于所述载板结构10的顶部11上的中间位置。在本实施例中，所述载板结构10可为预先制作有线路的印刷电路板或基板。
进一步的请参考图1、2及4所示，如步骤S62所示，于所述载板结构10的底部12上设置所述第一介电层31，所述第一介电层31是覆盖于所述第二线路14的第二端部142。在本实施例中，所述第一介电层31可为介电材质氧化膜(如二氧化硅等)、环氧树脂等，并且通过薄膜制作方法(例如溅镀(sputterdeposition/coating)、蒸镀(Deposition)或涂布(Coating))制作而成。于完成步骤S62后，如步骤S63所示，于所述载板结构10的容槽15内设置预设有多个导线件21的芯片结构20，以使所述芯片结构20设置在所述载板结构10的顶部11上。其中，为了加强所述芯片结构20与所述载板结构10的结合强度，进一步于步骤S63的所述载板结构10的容槽15内设置预设有多个导线件21的芯片结构20之前，于所述容槽15内先设置黏着层16，再将所述芯片结构20设置在所述容槽15内的黏着层16上，以使所述黏着层16在所述芯片结构20与所述载板结构10之间达到强化结合的效果。
其中，为了说明如何形成预设有多个导线件21的芯片结构20的具体制作流程以及相关结构的连接关系，请参考图1、5、6所示。所述芯片结构20包括架桥芯片22以及导线件结构23。所述架桥芯片22具有相对的顶部221及底部222以及多个线路223及多个接点224，所述线路223设置在所述架桥芯片22内，所述接点224间隔设置在所述架桥芯片22的顶部221上，所述导线件结构23具有固定层231以及上述所述导线件21。
在本实施例中，请参考图5至7所示，先提供载件24，并且如步骤S71所示，于所述载件24上形成所述固定层231，并于所述固定层231上形成间隔排列且贯穿所述固定层231的顶部2311及底部2312的多个穿孔2313。其中，所述固定层231的顶部2311与所述载件24接触。所述固定层231可为介电材质氧化膜(如二氧化硅等)、环氧树脂等，并且通过薄膜制作方法(例如溅镀(sputter deposition/coating)、蒸镀(Deposition)或涂布(Coating))制作而成。所述穿孔2313可通过蚀刻方法制作而成。
在本实施例中，请参考图5、8、9所示，如步骤S72所示，先于所述固定层231的底部2312上设置光阻遮蔽层25，然后于所述固定层231的穿孔2313内设置所述导线件21，且所述导线件21的第一端部211接触所述载件24，所述导线件21的第二端部212暴露于所述固定层231的底部2312。其中，所述导线件21可通过金属镀膜制作方法(例如溅镀(sputterdeposition/coating)、蒸镀(Deposition)或电镀)制作而成。其中所述导线件21的形状以图9的方向来说呈T型，但以图1的方向来说为倒T型，仅为方向改变但不影响实际功用。当制作完成所述导线件21及所述固定层231之后即完成所述导线件结构23的制作，并且如图10所示，将所述光阻遮蔽层25移除。
请参考图5、11及12所示，将所述架桥芯片22与所述导线件结构23相结合，其中如步骤S73所示，将所述架桥芯片22的顶部221设置在所述固定层231的底部2312上，使所述导线件21的第二端部212与所述架桥芯片22上对应的接点224电连接。其中为了提升所述架桥芯片22与所述导线件结构23的结合强度并且提供足够的支撑，进一步于所述架桥芯片22与所述导线件结构23之间设置导电连接层26，所述导电连接层26包括多个电性连接件261及绝缘保护层262，所述电性连接件261分别与所述导线件23上对应的第二端部212以及所述架桥芯片22上对应的接点224电连接，所述绝缘保护层262顶撑在所述架桥芯片22与所述导线件结构23之间。
进一步，如图5、13所示，如步骤S74所示，移除所述载件24，其中移除所述载件24的方式可以通过例如掀离制程(lift off)方式如雷射、蚀刻方式等。请再参考图5、14所示，于移除所述载件24之后，如步骤S75所示，移除所述固定层231的顶部2311，以露出所述导线件21的第一端部211，其中可通过干蚀刻或者湿蚀刻的方式移除所述固定层231的顶部2311。借由上述步骤S71至S75所示的半导体制程方法完成所述芯片结构20的制作，以预先制作、设置有导线件21的所述芯片结构20，可以有效提升本发明的基板结构制作效率、精准度以及可靠度。
根据上述对于所述芯片结构20的制作说明后，在本实施例中，请参考图2、15所示，于步骤S64中，于所述载板结构10的顶部11上以及所述芯片结构20上设置所述第二介电层32，以通过所述第二介电层32覆盖于所述载板结构10的第二线路14的第一端部141以及所述芯片结构20，借此达到保护的效果之外，还强化所述芯片结构20与所述载板结构10的结合强度。
在本实施例中，所述第二介电层32可为介电材质氧化膜(如二氧化硅等)、环氧树脂等，并且通过薄膜制作方法(例如溅镀(sputter deposition/coating)、蒸镀(Deposition)或涂布(Coating))制作而成。
于设置所述第二介电层32之后，为了让所述载板结构10的第二线路14的第一端部141、所述芯片结构20的导线件21暴露，以便于与其它外部的组件连接，请参考图2、15、16所示。所述第二介电层32具有相对的顶部321及底部322，并且请参考步骤S65所示，移除所述第二介电层32的顶部321，并且于所述第二介电层32的底部322上形成对应所述载板结构10的第二线路14的第一端部141的多个孔洞323，使所述芯片结构20的导线件21暴露于所述第二介电层32，以及通过所述孔洞323暴露出所述载板结构10的第二线路14的第一端部141。于所述第二介电层32的底部322及孔洞323、所述芯片结构20的导线件21设置所述第一线路增层结构41，且所述第一线路增层结构41与所述芯片结构20的导线件21、所述载板结构10上对应的第二线路14的第一端部141电连接。在本实施例中，是通过干蚀刻或湿蚀刻的方式先移除所述第二介电层32的顶部321之后，再通过雷射钻孔的方式于所述第二介电层32的底部322上形成对应所述载板结构10的第二线路14的第一端部141的孔洞323。
于完成第一线路增层结构41的制作后，进一步的请参考图2、16所示，如步骤S66所示，于所述第一介电层31上形成多个对应所述载板结构10的第二线路14的第二端部142的孔洞311，通过所述孔洞311暴露出所述载板结构10的第二线路14的第二端部142。然后于所述孔洞311设置所述第二线路增层结构42，且所述第二线路增层结构42与所述载板结构10上对应的第二线路14的第二端部142电连接。所述第二线路增层结构42经由所述载板结构10的第二线路14与所述第一线路增层结构41电连接。根据上述本发明的制作方法的步骤S61至S66以完成本发明的基板结构的制作。
在本实施例中，请参考图1所示，进一步于所述载板结构10与所述芯片结构20上设有电连接层51，所述电连接层51与所述载板结构10上对应的第二线路14的第一端部141电连接以及与所述芯片结构20上对应的导线件21电连接，以供后续与其它组件电连接。在本实施例中，所述电连接层51是包括多个焊点。
当完成本发明的基板结构的制作之后，若要与外部的组件电连接时，请参看图1所示，于所述基板结构的载板结构10的顶部11上进一步设置至少一个芯片52，于本实施例中是设置二个芯片52进行说明但并非以此为限。所述芯片52分别具有多个接点521，其中一个芯片52中的部分接点521经由对应的电连接层51与所述芯片结构20上对应的导线件21电连接，其余部分的接点521经由对应的电连接层51与所述载板结构10上对应的第二线路14的第一端部141电连接。另外一个芯片中的部分接点521经由对应的电连接层51与所述芯片结构20上对应的导线件21电连接，其余部分的接点521经由对应的电连接层51与所述载板结构10上对应的第二线路14的第一端部141电连接。其中，所述芯片52可为发光二极管(Lightemitting diode,LED)、集成电路等。
根据上述内容，借由将通过半导体制程方法预先设置、制作导线件21的芯片结构20固设在载板结构10的容槽15内，并且于所述载板结构10的顶部11上设置第二介电层32以保护芯片结构20，并使芯片结构20的导线件21暴露于所述第二介电层32即可。由于不需通过雷射钻孔于载板结构10的顶部11的第二介电层32上制作对应的雷射穿孔，故可改善因雷射钻孔的精度及热扩孔的限制，使相邻导线件连接而短路或导线件空接的问题，借此达到提升可靠性以及稳定性的目的。
以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。

Claims (10)

1.一种内埋组件的基板结构，其特征在于，所述内埋组件的基板结构包括：
载板结构，具有相对的顶部及底部以及多个第一线路及多个第二线路，所述载板结构的顶部内凹形成容槽，所述第一线路及所述第二线路设置在所述载板结构内，所述第二线路分别具有相对的第一端部及第二端部，所述第二线路的第一端部外露于所述载板结构的顶部，所述第二线路的第二端部外露于所述载板结构的底部；
第一介电层，设置于所述载板结构的底部上，并且使所述载板结构的第二线路的第二端部外露于所述第一介电层；
预设有多个导线件的芯片结构，设置在所述容槽内；
第二介电层，设置于所述芯片结构及所述载板结构的顶部上，并且使所述芯片结构的导线件以及所述第二线路的第一端部外露于所述第二介电层；
第一线路增层结构，设置在所述第二介电层上、所述芯片结构的导线件上以及所述第二线路的第二端部上，且分别与所述芯片结构上对应的导线件、所述载板结构上对应的第二线路的第一端部电连接；
第二线路增层结构，设置在所述载板结构的底部，且分别与所述载板结构上对应的第二线路的第二端部电连接。
2.根据权利要求1所述的内埋组件的基板结构，其特征在于，所述芯片结构包括：
架桥芯片，具有相对的顶部及底部以及多个线路及多个接点，所述线路设置在所述架桥芯片内，所述接点间隔设置在所述架桥芯片的顶部上；
导线件结构，具有固定层以及所述导线件，所述固定层具有相对的顶部及底部，所述导线件分别具有相对的第一端部及第二端部，且分别外露于所述固定层的顶部及底部，所述导线件结构的底部设置在所述架桥芯片的顶部上，且使所述导线件的第二端部分别与所述架桥芯片上对应的接点电连接。
3.根据权利要求1所述的内埋组件的基板结构，其特征在于，更包括：
黏着层，设置在所述容槽内且位于所述芯片结构与所述载板结构之间。
4.根据权利要求1所述的内埋组件的基板结构，其特征在于，更包括：
电连接层，设置在所述第一线路增层结构上，并且经由所述第一线路增层结构分别与所述第二线路上对应的第一端部以及所述芯片结构上对应的导线件电连接。
5.根据权利要求4所述的内埋组件的基板结构，其特征在于，于所述基板结构的载板结构的顶部上进一步设置至少一个芯片，所述芯片具有多个接点，所述芯片的接点经由所述电连接层分别与对应的第二线路以及所述芯片结构上对应的导线件电连接。
6.一种内埋组件的基板结构的制造方法，其特征在于，所述内埋组件的基板结构的制造方法包括以下步骤：
于载板结构的顶部内凹形成容槽，且所述载板结构内具有多个第一线路及多个第二线路，使所述第二线路的第一端部外露于所述载板结构的顶部，以及使所述第二线路的第二端部外露于所述载板结构的底部；
于所述载板结构的底部设置第一介电层；
于所述载板结构的容槽内设置预设有多个导线件的芯片结构；
于所述载板结构的顶部及所述芯片结构上设置第二介电层；
使所述芯片结构的导线件及所述载板结构的第二线路的第一端部外露于所述第二介电层，并于所述第二介电层上、所述芯片结构的导线件上以及所述载板结构的第二线路的第一端部上设置第一线路增层结构，且与所述芯片结构上对应的导线件、所述载板结构上对应的第二线路的第一端部电连接；
使所述载板结构的第二线路的第二端部外露于所述第一介电层，并于所述第一介电层、所述载板结构的第二线路的第二端部上设置第二线路增层结构，且与所述载板结构上对应的第二线路的第二端部电连接。
7.根据权利要求6所述的内埋组件的基板结构的制造方法，其特征在于，所述芯片结构包括架桥芯片以及导线件结构，所述架桥芯片具有相对的顶部及底部以及多个线路及多个接点，所述线路设置在所述架桥芯片内，所述接点间隔设置在所述架桥芯片的顶部上，所述导线件结构具有固定层以及上述所述导线件，形成所述芯片结构的步骤包括：
于载件上设置所述固定层，且形成贯穿所述固定层的顶部及底部的多个穿孔；
于所述固定层的多个穿孔内设置所述导线件，且所述导线件的第一端部分别接触所述载件，所述导线件的第二端部分别外露于所述固定层的底部；
将所述架桥芯片的顶部设置在所述固定层的底部上，且使所述导线件的第二端部分别与所述架桥芯片上对应的接点电连接；
移除所述载件；
移除所述固定层的顶部，露出所述导线件的第一端部。
8.根据权利要求6所述的内埋组件的基板结构的制造方法，其特征在于，于所述载板结构的容槽内设置所述芯片结构之前，于所述容槽内先设置黏着层再将所述芯片结构设置在所述容槽内的黏着层上。
9.根据权利要求6所述的内埋组件的基板结构的制造方法，其特征在于，进一步在所述第一线路增层结构上设置电连接层。
10.根据权利要求9所述的内埋组件的基板结构的制造方法，其特征在于，于所述基板结构的载板结构的顶部上进一步设置至少一个芯片，所述芯片具有多个接点，设置所述芯片的步骤包括：
将所述芯片设置在所述载板结构的顶部上，且使所述芯片的接点经由所述电连接层分别与所述载板结构上对应的第二线路的第一端部以及所述芯片结构上对应的导线件电连接。
CN202010700332.6A 2020-05-28 2020-07-20 内埋组件的基板结构及其制造方法 Pending CN113745188A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109117862 2020-05-28
TW109117862A TWI732568B (zh) 2020-05-28 2020-05-28 內埋元件的基板結構及其製造方法

Publications (1)

Publication Number Publication Date
CN113745188A true CN113745188A (zh) 2021-12-03

Family

ID=77911307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010700332.6A Pending CN113745188A (zh) 2020-05-28 2020-07-20 内埋组件的基板结构及其制造方法

Country Status (3)

Country Link
US (1) US11222838B2 (zh)
CN (1) CN113745188A (zh)
TW (1) TWI732568B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
US20150287702A1 (en) * 2014-04-07 2015-10-08 SK Hynix Inc. Package stacked device
US20190164806A1 (en) * 2017-11-29 2019-05-30 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module
TWI662676B (zh) * 2018-08-31 2019-06-11 欣興電子股份有限公司 具有內埋基板的線路載板及其製作方法與晶片封裝結構
CN110896066A (zh) * 2018-09-13 2020-03-20 欣兴电子股份有限公司 具有内埋基板的线路载板及其制作方法与芯片封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418265B (zh) 2011-05-13 2013-12-01 Unimicron Technology Corp 封裝結構及其製法
KR102154039B1 (ko) * 2013-12-23 2020-09-09 에스케이하이닉스 주식회사 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
TWI545997B (zh) 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法
US10037946B2 (en) * 2016-02-05 2018-07-31 Dyi-chung Hu Package structure having embedded bonding film and manufacturing method thereof
US11393745B2 (en) * 2017-09-29 2022-07-19 Intel Corporation Semiconductor packages with embedded interconnects
KR101901713B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI679740B (zh) * 2018-09-28 2019-12-11 大陸商光寶光電（常州）有限公司 搭載晶片用的導線架陣列及多晶片發光二極體封裝結構
KR20210030774A (ko) * 2019-09-10 2021-03-18 삼성전자주식회사 Pop 형태의 반도체 패키지
US11824040B2 (en) * 2019-09-27 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package component, electronic device and manufacturing method thereof
KR102573573B1 (ko) * 2019-10-25 2023-09-01 삼성전자주식회사 반도체 패키지
US11101191B2 (en) * 2019-11-22 2021-08-24 International Business Machines Corporation Laminated circuitry cooling for inter-chip bridges

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797726A (zh) * 2004-12-20 2006-07-05 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
US20150287702A1 (en) * 2014-04-07 2015-10-08 SK Hynix Inc. Package stacked device
US20190164806A1 (en) * 2017-11-29 2019-05-30 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module
TWI662676B (zh) * 2018-08-31 2019-06-11 欣興電子股份有限公司 具有內埋基板的線路載板及其製作方法與晶片封裝結構
CN110896066A (zh) * 2018-09-13 2020-03-20 欣兴电子股份有限公司 具有内埋基板的线路载板及其制作方法与芯片封装结构

Also Published As

Publication number Publication date
US20210375737A1 (en) 2021-12-02
TWI732568B (zh) 2021-07-01
TW202145385A (zh) 2021-12-01
US11222838B2 (en) 2022-01-11

Similar Documents

Publication Publication Date Title
CN113745188A (zh) 内埋组件的基板结构及其制造方法
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
KR101521254B1 (ko) 이중으로 몰딩된 다중칩 패키지 시스템
US20010006117A1 (en) Mechanical -laser structure on printed circuit board and carrier
JPH0621173A (ja) 試験専用接点を有する半導体デバイスの製造方法
KR20130132745A (ko) 적층 가능한 몰딩된 마이크로전자 패키지
CN100527412C (zh) 电子电路模块及其制造方法
KR20080046558A (ko) 전자 부품 및 그 제조 방법
EP3547364B1 (en) Semiconductor chip and semiconductor package including the same
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
KR101018172B1 (ko) 웨이퍼 레벨 디바이스 패키지의 제조 방법
US20090001603A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US10117340B2 (en) Manufacturing method of package substrate with metal on conductive portions
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
EP0337448A2 (en) Semiconductor device having a metal stem
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
CN101958292B (zh) 印刷电路板、封装件及其制造方法
US20070235848A1 (en) Substrate having conductive traces isolated by laser to allow electrical inspection
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
CN113299626B (zh) 一种多芯片封装用的导电组件及其制作方法
KR100649864B1 (ko) 반도체 패키지 및 그 제조방법
KR200311472Y1 (ko) 반도체 패키지 테스트용 기판 커넥터
CN115881546A (zh) 芯片互联的封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination