KR101521254B1 - 이중으로 몰딩된 다중칩 패키지 시스템 - Google Patents

이중으로 몰딩된 다중칩 패키지 시스템 Download PDF

Info

Publication number
KR101521254B1
KR101521254B1 KR1020070140692A KR20070140692A KR101521254B1 KR 101521254 B1 KR101521254 B1 KR 101521254B1 KR 1020070140692 A KR1020070140692 A KR 1020070140692A KR 20070140692 A KR20070140692 A KR 20070140692A KR 101521254 B1 KR101521254 B1 KR 101521254B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
capsule
circuit die
package system
semiconductor device
Prior art date
Application number
KR1020070140692A
Other languages
English (en)
Other versions
KR20080063197A (ko
Inventor
캄브함파티 라마크리슈나
심일권
셍 관 초우
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20080063197A publication Critical patent/KR20080063197A/ko
Application granted granted Critical
Publication of KR101521254B1 publication Critical patent/KR101521254B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이중으로 몰딩된 다중칩 패키지 시스템(2500)이 제공되는바, 상기 시스템은, 제 1 집적회로 다이(102) 및 그에 연결된 리드(110)를 부분적으로 커버하는 제 1 캡슐(112)을 갖는 내장된 집적회로 패키지 시스템(202)을 형성하는 단계, 상기 제 1 캡슐(112) 위로 반도체 디바이스(216)를 마운팅하고 상기 리드(110)에 연결하는 단계, 및 상기 반도체 디바이스(216) 및 내장된 집적회로 패키지 시스템(202) 위로 제 2 캡슐(220)을 형성하는 단계를 포함한다.
이중 몰딩, 다중칩, 제 1 캡슐, 제 2 캡슐

Description

이중으로 몰딩된 다중칩 패키지 시스템{DUAL MOLDED MULTI-CHIP PACKAGE SYSTEM}
일반적으로 본 발명은 집적회로 패키지 시스템에 관한 것이며, 좀더 상세하게는 다중칩 패키지 시스템에 관한 것이다.
집적회로 패키징 기술에서, 단일 회로기판(circuit board) 또는 기판(substrate) 상에 마운트되는 집적회로의 수는 점점 증가하고 있다. 새로운 패키징 설계들은 가령, 집적회로의 물리적인 사이즈 및 형상과 같은, 폼 팩터(form factor) 면에서 좀더 조밀하며, 전체 집적회로 밀도에 있어서 상당한 증가를 제공한다. 하지만, 집적회로의 밀도는, 개별 집적회로들을 기판 상에 마운트하는데 이용할 수 있는 "공간(real estate)" 에 의해서 계속적으로 제한되고 있다. 가령, 개인 컴퓨터(PC), 컴퓨터 서버, 및 저장 서버들과 같은, 상당히 큰 폼 팩터 시스템에서도, 동일하거나 또는 더 작은 "공간(real estate)" 내에서 더 많은 집적회로를 요구하고 있다. 특히, 휴대폰, 디지털 카메라, 음악재생기, PDA 및 위치 기반 디바이스들과 같은 휴대용 개인 전자제품들에 대한 요구는, 집적회로의 밀도에 대한 상기 요구를 더욱 강요하고 있다.
증가된 집적회로 밀도에 대한 이러한 요구는, 하나 이상의 집적회로가 패키지될 수 있는 다중칩(multi-chip) 패키지의 개발을 이끌어 왔다. 각각의 패키지들은 개별 집적회로에 대한 기계적 지지를 제공하며, 한 층(layer) 이상의 배선 라인들을 제공하는바, 상기 배선 라인들은 집적회로와 주변의 회로들을 전기적으로 연결할 수 있다. 현재의 다중칩 패키지들(통상적으로는 다중칩 모듈이라고도 지칭됨)은, 그 위에 개별 집적회로 구성요소들의 세트가 부착되는 인쇄회로기판(PCB)을 포함하여 구성되는 것이 일반적이다. 이러한 다중칩 패키지들은, 집적회로의 밀도를 향상시키고, 소형화를 가능케하며, 신호전달 속도를 개선하고, 전체 집적회로 사이즈 및 무게를 감소시키고, 성능을 향상시키고, 비용을 절감하는 것으로 여겨져 왔는바, 이러한 것들 모두는 컴퓨터 산업의 주요한 목표이다.
수직적 또는 수평적으로 배치된 다중칩 패키지들은, 또한 문제점들을 갖고 있는바, 이는 집적회로 및 집적회로 배선들이 테스트될 수 있기 전에, 이들 다중칩 패키지들은 일반적으로 선행-어셈블리(pre-assembled)되어야만 하기 때문이다. 따라서, 집적회로가 마운트되고 다중칩 모듈에 연결될 때에, 개별 집적회로 및 배선들은 개별적으로 테스트될 수 없으며, 더 큰 회로들로 어셈블리되기 전에, 공지된 우량 디바이스(known good device : 이하, KGD)를 식별하는 것이 불가능하다. 결과적으로, 어셈블리 공정으로 이어지는 통상적인 다중칩 패키지는 문제점들을 갖고 있다. 따라서, KGD를 식별할 수 없는 이러한 제조 공정은 신뢰성이 부족하며, 어셈블리 결함에 좀더 취약하다.
또한, 전형적인 다중칩 패키지에서 수직적으로 적층된 집적회로들은, 수평적 으로 배치된 집적회로 패키지들보다 더 많은 문제점들을 갖고 있는바, 이는 제조 공정을 더욱 복잡하게 한다. 개별 집적회로들의 실제의 고장(failure) 모드를 테스트하고 판별하는 것이 더욱 어려워진다. 기판 및 집적회로들은 어셈블리 동안 또는 테스트 동안에 종종 손상을 입는바, 이는 제조공정을 더욱 복잡하게 하며, 생산비용을 증가시킨다. 수직적으로 적층된 집적회로들의 문제점들은 장점보다 더 클 수 있다.
또한, 일반적으로 다중칩 패키지들은 더 높은 밀도의 집적회로들을 제공하긴 하지만, 다른 난제들도 갖고 있다. 인쇄회로기판, 인터포저 또는 유연한 배선과 같은 추가 구조물들(structures)은, 다중칩 패키지 내에서 집적회로들을 연결하는데에 현재 사용되고 있다. 이러한 추가 구조물들은 비용과 제조 복잡성을 증가시키고 있으며, 잠재적인 고장 영역 및 잠재적인 신뢰성 문제를 야기한다.
따라서, 집적회로 패지기 시스템을 저비용으로 생산가능하며, 수율을 향상시킬 수 있으며, 사이즈를 감소시킬 수 있는, 이중으로 몰딩된 다중칩 패키지 시스템에 대한 필요성이 여전히 존재한다. 비용을 절감하고 효율성을 향상시키고자 하는 계속적으로 증가하는 필요성을 감안한다면, 이러한 문제점들에 대한 해결책을 찾는 것이 점점 더 중요해지고 있다.
이러한 문제점들에 대한 해결책들은 오랫동안 탐구되어 왔지만, 종래의 개발 노력들은 그 어떤 해결책도 가르치거나 제시하지 못했는바, 해당 기술분야의 당업 자들은 이들 문제들에 대한 해결책들을 오랫동안 밝혀낼 수 없었다.
본 발명에서는 이중으로 몰딩된 다중칩 패키지 시스템이 제공되는바, 상기 시스템은, 제 1 집적회로 다이 및 그에 연결된 리드를 부분적으로 커버하는 제 1 캡슐을 갖는 내장된 집적회로 패키지 시스템을 형성하는 단계, 상기 제 1 캡슐 위로 반도체 디바이스를 마운팅하고 상기 리드에 연결하는 단계, 및 상기 반도체 디바이스 및 내장된 집적회로 패키지 시스템 위로 제 2 캡슐을 형성하는 단계를 포함한다.
본 발명의 몇몇 실시예들은, 앞서 언급된 것들 또는 앞서 언급된 바로부터 명백한 것들 이외의 실시태양들 또는 이들을 대체하는 실시태양들을 포함한다. 이러한 본 발명의 실시태양들은, 후술될 발명의 상세한 설명부분을, 첨부된 도면들을 참조하여 읽음으로써 해당 기술분야의 당업자들에게 명확해질 것이다.
다음의 실시예들은, 해당기술 분야의 당업자들이 본 발명을 실시하고 이용할 수 있도록 충분히 자세하게 설명된다. 현재 개시된 바에 근거하여 다른 실시예들도 분명하다는 것이 이해되어야만 하며, 본 발명의 기술적 사상의 범위를 벗어남이 없이도, 시스템, 프로세스 또는 기계적 변형들이 만들어질 수도 있다는 것이 이해되어야만 한다.
후술될 발명의 상세한 설명에서, 수많은 특정한 세부사항들이 본 발명을 완전히 이해하도록 제공된다. 하지만, 본 발명은 이러한 특정한 세부사항들이 없이도 실시될 수도 있음은 명백할 것이다. 본 발명을 불명료하게 만드는 것을 회피하기 위해서, 잘 알려진 몇몇 회로들, 시스템 구성들, 및 공정 단계들은 상세히 설명되지 않는다. 마찬가지로, 시스템에 관한 실시예들을 도시하고 있는 도면들은 어느정도 개략적인 도면들이며 축척대로 그려진 것은 아니다. 특히, 명확한 표현을 위해서, 몇몇 치수들은 도면에서 매우 과장되게 표현되었다. 또한, 공통된 구성들을 갖는 다수의 실시예들이 개시 및 설명되었는바, 설명, 서술 및 비교의 간결 명확성을 위해서, 서로간에 유사한 구성요소들은 유사한 참조번호로 통상적으로 서술될 것이다.
설명을 위한 목적으로, 본 명세서에서 사용된 "수평(horizontal)" 이라는 용어는, 그 방향에 상관없이, 집적회로의 표면 또는 평면에 평행한 면으로 정의된다. 용어 "수직(vertical)" 은, 앞서 정의된 "수평"에 수직한 방향을 일컫는다. 가령, 위에(above) 밑에(below), 바닥(bottom), 탑(top), 사이드(side) (측벽에서의 사이드), 위쪽(higher), 아래쪽(lower), 상부(upper), 위로(over) 및 아래에(under) 와 같은 용어들은 수평면에 대해서 정의된다. 본 명세서에서 사용된 "상에(on)" 라는 용어는, 구성요소들 간의 직접적인 접촉을 의미한다. 본 명세서에서 사용된 "프로세싱" 이라는 용어는, 물질의 증착, 패터닝, 노광, 현상, 식각, 세정, 몰딩, 및/또는 물질의 제거 또는 전술한 구조를 형성하는데 필요한 것을 포함한다. 본 명세서에서 사용된 "시스템" 이라는 용어는, 상기 "시스템" 이라는 그 용어가 사용된 문맥에 따라서, 본 발명의 방법 및 장치를 의미 및 지칭한다.
이제 도1을 참조하면, 본 발명의 일실시예에 따른 이중으로 몰딩된 다중칩 패키지 시스템(100)의 바닥 평면도가 도시되어 있다. 상기 바닥 평면도는 솔더 마 스크가 없는 이중으로 몰딩된 다중칩 패키지 시스템(100)을 도시하고 있는바, 솔더 마스크는 도17에서 도시될 것이다. 상기 바닥 평면도는 가령, 라우팅 트레이스들과 같은 트레이스들(106)에 의해서 연결된 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)를 도시하고 있다.
상기 트레이스들(106)은 또한, 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)와 외부 배선들(108)을 연결하는바, 외부 배선들은 가령, 솔더 볼 또는 솔더 범프와 같다. 트레이스들(106)은 또한, 제 1 집적회로 다이(102)와 리드들(110)을 연결한다. 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)는 모두 리드들(110) 사이에 위치한다.
가령, 에폭시 몰드 화합물과 같은 제 1 캡슐(112)은, 제 1 집적회로 다이(102), 제 2 집적회로 다이(104) 및 트레이스들(106) 주위에 있다. 상기 제 1 캡슐(112)은, 제 1 집적회로 다이(102)의 제 1 활성면(active side)(114)과 제 2 집적회로 다이(104)의 제 2 활성면(116)을 노출시킨다.
이제 도2를 참조하면, 이중으로 몰딩된 다중칩 패키지 시스템(100)을 도1의 2--2 라인을 따라 도시한 단면도가 도시되어 있다. 상기 단면도는, 내장된(embedded) 집적회로 패키지 시스템(202)을 포함하고 있는 이중으로 몰딩된 다중칩 패키지 시스템(100)을 도시한다. 상기 내장된 집적회로 패키지 시스템(202)은, 도1의 제 1 집적회로 다이(102), 제 2 집적회로 다이(104) 및 리드들(110)을 갖고 있으며, 상기 리드들(110)은 제 1 캡슐(112) 내에서 부분적으로 캡슐화된다. 도1의 제 1 활성면(114) 및 제 2 활성면(116)은 실질적으로 동일 평면이다.
리드들(110) 각각은 연장부(208), 제 1 표면(210) 및 제 2 표면(212)을 갖고 있다. 예를 들어, 연장부(208)는 리드들(110)의 리드 핑거가 될 수 있다. 상기 제 1 표면(210)은 상기 연장부(208)를 포함하고 있는 표면이다. 상기 제 2 표면(212)은 제 1 표면(210)과 대향하고 있는 표면이다.
상기 단면도는 제 1 캡슐(112)을 도시하고 있는바, 제 1 캡슐(112)은 리드들(110), 연장부(208) 및 제 1 집적회로 다이(102)를 부분적으로 커버한다. 상기 제 1 캡슐(112)은, 리드들(110)의 제 1 표면(210), 제 2 표면(212), 및 주변(periphery) 측면들(214)을 노출시킨다. 상기 제 1 캡슐(112), 리드들(110), 연장부(208), 제 1 집적회로 다이(102), 제 2 집적회로 다이(104) 및 트레이스들(106)은, 외부 배선들(108) 위에 있다.
연장부(208)를 구비한 리드들(110)은, 습도 감도 레벨(moisture sensitivity level : MSL) 테스트에서 이중으로 몰딩된 다중칩 패키지 시스템(100)을 향상시키는 몰드 록(mold locks)을 형성할 수도 있다. 상기 제 2 표면(212) 및 주변 측면들(214)은, 가령, 또 다른 집적회로 패키지 시스템, 또 다른 이중으로 몰딩된 다중칩 패키지 시스템 또는 인쇄회로기판과 같은, 다음 시스템 레벨(미도시)로의 후속 연결을 위해서 사용될 수 있다. 설명을 위한 목적으로, 상기 단면도는, 상기 연장부(208)가 리드들(110) 사이에서 실질적으로 동일한 것으로 도시하고 있지만, 상기 연장부(208)는 서로 상이할 수도 있음을 유의해야 한다.
집적회로 다이와 같은 반도체 디바이스(216)는, 내장된 집적회로 패키지 시스템(202) 위에 위치한다. 가령, 본드 와이어 또는 리본 본드 와이어와 같은 내부 배선들(218), 반도체 디바이스(216)와 리드들(110) 사이를 연결한다. 상기 연장부(208) 또는 제 1 표면(210)은, 내부 배선들(218)을 위한 본드 패드로서 사용될 수도 있다. 상기 리드들(110)은, 반도체 디바이스(216)와 제 1 집적회로 다이(102) 사이에서 뿐만 아니라 반도체 디바이스(216)와 제 2 집적회로 다이(104) 사이에서 통신용 구조물로서 사용될 수 있다. 상기 리드들(110)은 통상적인 전기적 비아들(vias)이 아닌데, 여기서 전기적인 비아들은, 상이한 전도 레벨들 사이에서 전기적으로 전도성인 구조들로서 정의되며, 가령 유전체와 같은, 절연 물질로 둘러싸여 있다.
제 2 캡슐(220)은, 반도체 디바이스(216), 내부 배선들(218), 제 1 표면(210), 및 상기 제 1 표면(218)에 근접한 제 1 캡슐(112)의 일면을 커버한다. 상기 단면도는, 제 2 캡슐(220)의 캡슐화 측면들(222) 및 상기 리드들(110)의 주변 측면들(214)이 서로 동일한 평면인 것을 도시하고 있다. 설명을 위한 목적으로, 상기 캡슐화 측면들(222) 및 상기 주변 측면들(214)은 실질적으로 동일한 평면으로 도시되었지만, 상기 캡슐화 측면들(222) 및 상기 주변 측면들(214)은 동일 평면이 아닐 수도 있는바, 캡슐화 측면들(222)은 경사진(angled) 구성을 가질 수도 있다.
이제 도3을 참조하면, 본 발명의 일실시예에 따른 리드 프레임(300)의 평면도가 도시되어 있다. 상기 리드 프레임(300)은 윈도우 프레임들(302), 스트립 라인들(304) 및 홀들(306)의 어레이를 갖는다. 상기 리드 프레임(300)은 도1의 이중으로 몰딩된 다중칩 패키지 시스템(100)을 형성하기 위해서 사용된다.
윈도우 프레임들(302) 각각은 프레임(310) 내에서 개구부(308)를 갖고 있으며, 프레임(310)의 대향하고 있는 측면들에서 개구부(308) 안쪽으로 연장하는 많은 경우수의 연장부(208)를 갖는다. 윈도우 프레임들(302), 개구부(308), 및 연장부(208)는 매우 다양한 프로세스들에 의해서 형성될 수도 있는바, 가령, 스탬핑(stamping), 에칭, 하프 에칭(half etching), 또는 미리 형성될 수도 있다. 설명을 위한 목적으로, 상기 연장부(208)는 프레임(310)의 좌우로(from side to side) 확장되는 것으로 도시되어 있진 않지만, 상기 연장부(208)는 프레임(310)의 좌우로(from side to side) 확장될 수도 있다.
가령, 관통 홀들(through holes) 또는 그루브(grooves)와 같은 홀들(306)은, 리드 프레임(300)의 코너에 위치하고 있으며, 리드 프레임(300)에 대한 후속 공정에서 정렬 가이드로서 이용될 수도 있다. 상기 홀들은 가령, 스탬핑(stamping), 에칭과 같은 다양한 상이한 프로세스들에 의해서 형성될 수 있으며, 또는 미리 형성될 수도 있다.
설명을 위한 목적으로 상기 홀들(306)은 리드 프레임(300)의 코너에 있는 것으로 도시되어 있는데, 상기 홀들(306)은 리드 프레임(300)의 다른 위치에 있을 수도 있다. 또한 설명을 위한 목적으로, 상기 리드 프레임(300)은 잠재적인 정렬 가이드로서 상기 홀들(306)을 가지고 있는 것으로 도시되었으나, 상기 리드 프레임(300)은 가령, 리드 프레임(300)의 옆면을 따라 있는 노치들(notches)과 같은 상이한 정렬 구조들을 가질 수도 있다.
스트립 라인들(304)은 윈도우 프레임들(302)의 로우들(rows) 사이에 위치한 다. 상기 스트립 라인(304)은 가령, 하프 에칭과 같은 다양한 프로세스에 의해서 형성될 수 있다. 설명을 위한 목적으로, 상기 평면도는, 윈도우 프레임(302)들의 윤곽을 나타내는 로우들(rows)로서 스트립 라인들(304)을 도시하고 있지만, 스트립 라인들(304)은 윈도우 프레임(302)들의 윤곽을 나타내는 컬럼들(columns)이 될 수도 있다.
이제 도4를 참조하면, 도3의 라인 4--4를 따른 리드 프레임(300)의 제 1 단면도가 도시되어 있다. 상기 제 1 단면도는 프레임(310)을 갖는 윈도우 프레임(302)을 도시한다. 리드들(110) 및 리드들(110) 각각의 연장부(208)는 프레임(310)으로부터 개구부(308) 안쪽으로 연장된다. 프레임(310)의 대향 측면들에서의 연장부(208)의 단부들(instances)은, 리드 프레임(300)의 탑 면(top side)(402)를 따라 존재한다.
설명을 위한 목적으로, 상기 연장부(208)의 단부들은 상기 탑 면(402)에 있는 것으로 도시되었으나, 상기 연장부(208)의 단부들은 탑 면(402)에 없을 수도 있다. 즉, 가령, 프레임(310)의 바닥 면(404)에 있을 수도 있다. 또한, 설명을 위한 목적으로, 상기 연장부(208)의 단부들은 탑 면(402)에서 도시되었으나, 상기 연장부(208)의 단부들은 프레임(310)의 동일 면(side)을 따라 존재하지 않을 수도 있다.
이제 도5를 참조하면, 도3의 라인 5--5를 따른, 리드 프레임의 제 2 단면도가 도시되어 있다. 상기 제 2 단면도는, 스트립 라인들(304)을 리드 프레임(300)의 리세스들로서 도시하고 있다. 상기 스트립 라인들(304)은 리드 프레임의 구조적 강도에 영향을 주지 않는바, 후속 프로세싱 동안에 상기 리드 프레임에 대한 핸들링 을 견뎌낼 수 있다.
이제 도6을 참조하면, 테이핑 단계에서 도3의 구조가 도시되어 있다. 가령, 커버레이(coverlay) 테이프와 같은, 테이프(602)가 도4의 리드 프레임(300)의 바닥면(404)에 접착된다. 상기 테이프(602)는 개구부(308)를 통해서 볼수 있다. 상기 스트립 라인들(304)은 상기 테이프(602)에 의해서 영향을 받지 않는다.
이제 도7을 참조하면, 도6의 라인 7--7을 따라서, 도6의 구조에 대한 단면도가 도시되어 있다. 리드 프레임(300)의 바닥 면(404)을 따라 있는 테이프(602)는, 개구부(308) 및 프레임(310) 내에서 실질적으로 동일 평면을 형성한다. 탑 면(402)는 상기 테이프(602)에 의한 영향을 받지 않는 것으로 도시되었다.
이제 도8을 참조하면, 다이 접착 단계에서의 도6의 구조가 도시되어 있다. 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)는 테이프(602) 위에 위치하며, 윈도우 프레임(302) 각각의 개구부(308) 내에 위치한다. 제 1 비활성면(802)을 갖는 제 1 집적회로 다이(102) 및 제 2 비활성면(804)을 갖는 제 2 집적회로 다이(104)는 아래쪽을 향하도록 되어있으며, 따라서 제 1 비활성면(802)과 제 2 비활성면(804)이 보여지고 있으며, 이들 제 1 비활성면(802)과 제 2 비활성면(804)은 상기 테이프(602)와 마주보고 있지 않다. 상기 연장부(208)는 개구부(308) 내에서 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)를 방해하지 않는다.
이제 도9를 참조하면, 도9는 도8의 라인 9--9 를 따라 도8의 구조의 단면을 도시한 단면도이다. 도1의 제 1 활성면(114)을 갖는 도8의 제 1 집적회로 다이(102) 및 제 2 활성면(116)을 갖는 제 2 집적회로 다이(104)는, 개구부(308) 내에서 아래쪽을 향하고 있다. 제 1 활성면(114)과 제 2 활성면(116)은 테이프(602) 상에 있으며, 테이프(602)와 서로 마주보고 있다. 제 1 활성면(114), 제 2 활성면(116), 및 바닥면(404)은 실질적으로 동일 평면이다. 상기 탑 면(402)은, 제 1 비활성면(802) 및 제 2 비활성면(804) 위에 있다.
이제 도10을 참조하면, 제 1 몰딩 단계에서의 도8의 구조가 도시되어 있다. 가령, 에폭시 몰드 화합물과 같은 몰딩 화합물은 윈도우 프레임(302) 각각의 개구부(308)를 충전하여, 제 1 캡슐(112)을 형성한다. 제 1 캡슐(112)은 개구부(308)의 윤곽을 만들며, 프레임(310)의 연장부(208)의 단부들을 노출시킨다. 제 1 캡슐(112)은, 가령, 스크린 프린트, 전사 몰딩(transfer molding)과 같은 다양한 방법으로 형성될 수도 있다. 상기 연장부(208)를 노출시키기 위해서 평탄화 공정이 수행될 수도 있다.
이제 도11을 참조하면, 도10의 구조를 도10의 라인 11--11을 따라 도시한 단면도가 도시되어 있다. 상기 단면도는 바닥 면(404)에 접착된 테이프(602)를 도시한다. 상기 테이프(602)는, 제 1 캡슐(112)이 도1의 제 1 활성면(114) 및 제 2 활성면(116)과 동일 평면이 되도록 형상화되는 것을 도와준다. 제 1 캡슐(112)은 리드 프레임(300) 내의 개구부를 충전하며, 도8의 제 1 비활성면(802) 및 제 2 비활성면(804)을 커버한다. 제 1 캡슐(112)은 연장부(208) 및 탑 면(402)을 노출시킨다.
이제 도12를 참조하면, 테이핑 제거(de-taping) 단계에서의 도10의 구조가 도시되어 있다. 도12는 탑 면(402)을 도시하고 있는바, 이는 도10에서 도시된 것과 유사하다. 제 1 캡슐(112)은 각 윈도우 프레임(302)의 개구부(308) 내에 있으며, 연장부(208)의 단부들을 노출시킨다. 상기 홀들(306)은 제 1 캡슐(112)에 의해 충전되지 않는다. 스트립 라인들(304)는 제 1 캡슐(112)에 의해 영향을 받지 않는 것으로 도시되었다.
이제 도13을 참조하면, 도12의 바닥 평면도가 도시되어 있다. 상기 바닥 평면도는 도11의 테이프(602)가 제거된 상태를 도시하고 있다. 개구부(308)는 제 1 캡슐(112), 제 1 집적회로 다이(102), 제 2 집적회로 다이(104), 및 리드들(110)을 갖는다. 제 1 캡슐(112)은 제 1 활성면(114), 제 2 활성면(116) 및 리드들(110)을 노출시킨다.
이제 도14를 참조하면, 도12의 라인 14--14을 따라서 도12의 구조를 도시한 단면도가 도시되어 있다. 상기 단면도에는, 제 2 활성면(116)을 노출시키는 제 1 캡슐(112)이 도시되어 있다. 도1의 제 1 활성면(114), 제 2 활성면(116), 바닥면(404), 리드들(110) 및 상기 바닥면(404)을 따라 있는 제 1 캡슐(112)은 실질적으로 동일 평면이다. 제 1 캡슐(112)은 개구부(308)를 충전하며, 제 1 활성면(114) 및 제 2 활성면(116)을 제외한 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)를 커버한다. 상기 제 1 캡슐(112)은 또한 연장부(208) 및 탑 면(402)을 노출시킨다.
이제 도15를 참조하면, 마운팅 단계에서의 도13의 구조가 도시되어 있다. 도13의 구조는 가령, 웨이퍼 캐리어와 같은 지지 구조(1402) 상에 마운트되는바, 바닥 면(404)이 위로 향하도록 마운트된다. 상기 지지 구조(1402)는 도13의 구조가 후속 프로세싱동안에 수평을 유지하는데 도움을 준다. 리드 프레임(300)은 제 1 캡슐(112) 내에서 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)를 노출시킨다. 제 1 캡슐은 또한, 리드 프레임(300)으로부터 리드들(110)을 노출시킨다. 홀들(306)은 리드 프레임(300)을 정렬시키기 위해서, 지지 구조(1402)로부터의 핀들(미도시)과 함께 사용될 수도 있다.
이제 도16을 참조하면, 라우팅 형성 단계에서의 도15의 구조가 도시되어 있다. 본드 사이트들(1602) 및 트레이스들(106)은 제 1 캡슐(112) 상에 형성된다. 상기 트레이스들(106)은 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)를 연결한다. 상기 트레이스들은 또한, 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104) 모두를 본드 사이트들(1602) 및 리드들(110)에 연결한다. 본드 사이트들(1602) 및 트레이스들(106)은 가령, 전도성 물질을 증착하는 것과 같은, 다양한 프로세스에 의해서 형성될 수 있다.
설명을 위한 목적으로, 제 1 캡슐(112)의 주변에서 상기 본드 사이트들(1602)이 도시되었으나, 상기 본드 사이트들(1602)은 가령, 제 1 캡슐의 내부 영역에서와 같은, 또 다른 위치에 있을 수도 있다. 또한, 설명을 위한 목적으로, 상기 트레이스들(106)은 제 1 집적회로 다이(102), 제 2 집적회로 다이(104), 리드들(110), 및 본드 사이트들(1602)에 대한 라우팅으로서 도시되었다. 하지만, 상기 트레이스들(106)은, 가령, 재분배(redistribution) 구조 또는 회로 구성요소들을 형성하는 것과 같은, 별도의 기능을 제공할 수도 있다. 대안적으로, 도12의 탑 면(402)도 역시 트레이스들(106) 및 본드 사이트들(1602)을 가질 수도 있다.
이제 도17을 참조하면, 마스킹 단계에서의 도16의 구조가 도시되어 있다. 도16의 구조 위로 솔더 마스크(1702)가 형성된다. 상기 솔더 마스크(1702)는 정렬 가이드들(1704)을 가지는바, 정렬 가이드들은 도12의 홀들(306)에 정렬된다. 상기 솔더 마스크(1702)는 후속 공정을 위해서 본드 사이트들(1602)을 노출시킨다.
이제 도18을 참조하면, 스트립 형성 단계에서의 도17의 구조가 도시되어 있다. 도17의 구조는 리드 프레임 스트립(1802)을 형성하기 위해서 단일화(singulation) 공정을 겪는다. 도15의 리드 프레임(300)은 도3에 도시된 스트립 라인들(304)에서 단일화된다. 단일화 공정은 가령, 소잉(sawing) 또는 펀칭(punching)과 같은 다양한 프로세스에 의해서 수행될 수도 있다. 리드 프레임 스트립(1802)의 탑 면(402)은 개구부(308)를 구비한 윈도우 프레임(302)을 도시하고 있다. 제 1 캡슐(112)은 이러한 개구부 내에 있으며, 연장부(208)를 노출시킨다.
이제 도19를 참조하면, 도18의 바닥 평면도가 도시되어 있다. 상기 바닥 평면도에는, 본드 사이트들(1602)을 노출시키고 있는 솔더 마스크(1702)를 구비한 리드 프레임 스트립(1802)이 도시되어 있다.
이제 도20을 참조하면, 도18의 라인 20--20을 따라서, 도18의 구조의 단면을 도시한 단면도가 도시되어 있다. 상기 단면도는, 제 2 활성면(116)을 노출시키는 제 1 캡슐(112)을 구비한 리드 프레임 스트립(1802)을 도시하고 있다. 도1의 제 1 활성면(114), 제 2 활성면(116), 바닥면(404), 리드들(110) 및 상기 바닥면(404)을 따라 있는 제 1 캡슐(112)은 실질적으로 동일 평면이다. 제 1 캡슐(112)은 개구부(308)를 충전하며, 제 1 활성면(114) 및 제 2 활성면(116)을 제외한 도1의 제 1 집적회로 다이(102) 및 제 2 집적회로 다이(104)를 커버한다. 또한, 상기 제 1 캡슐(112)은 연장부(208) 및 탑 면(402)을 노출시킨다.
이제 도21을 참조하면, 디바이스 적층 단계에서의 도20의 구조가 도시되어 있다. 반도체 디바이스(216)는 리드 프레임 스트립(1802)의 탑 면(402)을 따라 있는 제 1 캡슐(112) 위로 마운트된다. 반도체 디바이스(216)는, 가령 다이 부착 접착제와 같은 접착제(2122)를 이용하여, 각각의 윈도우 프레임(302) 내에서, 제 1 캡슐(112) 상에 마운트된다. 상기 접착제(2122) 및 반도체 디바이스(216)는, 연장부(208) 및 리드들(110)의 탑 면(402)을 방해 또는 오염시키지 않는다. 리드 프레임 스트립(1802)의 바닥 면(404)은 영향을 받지 않는 것으로 도시되었다.
이제 도22를 참조하면, 디바이스 연결 단계에서의 도21의 구조가 도시되어 있다. 리드 프레임 스트립(1802)은 전기적 연결 프로세스를 경험한다. 내부 배선들(218)은, 반도체 디바이스(216) 및 상기 연장부(208) 또는 리드들(110)의 탑 면(402)에 부착된다. 상기 내부 배선들(218)은 가령, 와이어 본딩과 같은 다양한 프로세스들에 의해서 부착될 수 있다. 내부 배선들(218)은 반도체 디바이스(216)와 도1의 제 1 집적회로 다이(102) 사이에서 전기적 연결을 형성할 수 있을 뿐만 아니라, 반도체 디바이스(216)와 제 2 집적회로 다이(104) 사이에서도 전기적 연결을 형성할 수 있다. 상기 전기적 연결들은, 전통적인 전기적 비아들(미도시)이 없이, 연장부(208), 리드들(110), 도16의 본드 사이트들(1602), 및 도16의 트레이스들과 함께 형성될 수도 있다.
이제 도23을 참조하면, 제 2 몰딩 단계에서의 도22의 구조가 도시되어 있다. 가령, 에폭시 몰딩 화합물과 같은 몰딩 화합물은, 리드 프레임 스트립(1802)의 탑 면(402)을 커버하여, 제 2 캡슐(220)을 형성한다. 제 2 캡슐(220)은 반도체 디바이스(216) 및 내부 배선들(218)을 커버한다. 외부 배선들(108)은, 도19의 솔더 마스크(1702)에서 노출된 도16의 본드 사이트들(1602)에 부착된다.
이제 도24를 참조하면, 단일화 단계에서의 도23의 구조가 도시되어 있다. 상기 단일화 공정은 가령, 소잉(sawing)과 같은 다양한 프로세스에 의해서 수행될 수 있다. 도23의 구조는 단일화 공정을 겪게되며, 이중으로 몰딩된 다중칩 패키지 시스템(100)을 형성한다. 상기 단면도는 리드들(110)의 주변 측면들(214)을 형성하는 단일화 공정을 도시하고 있는바, 상기 리드들(110)의 주변 측면들(214)은 제 2 캡슐(220)의 캡슐 측면들(222)과 동일 평면이다. 반도체 디바이스(216), 내부 배선들(218), 및 제 2 캡슐(220)은, 내장된 집적회로 패키지 시스템(202) 위에 있다.
이제 도25를 참조하면, 본 발명의 일실시예에 따른 이중으로 몰딩된 다중칩 패키지 시스템(100)을 제조하기 위한 이중으로 몰딩된 다중칩 패키지 시스템(2500)의 순서도가 도시되어 있다. 상기 시스템(2500)은, 블록 2502에서, 제 1 집적회로 다이 및 그에 연결된 리드를 부분적으로 커버하는 제 1 캡슐을 갖는 내장된 집적회로 패키지 시스템을 형성하는 단계; 블록 2504에서, 상기 제 1 캡슐 위로 반도체 디바이스를 마운팅하고 상기 리드에 연결하는 단계; 및 블록 2506에서, 상기 반도체 디바이스 및 내장된 집적회로 패키지 시스템 위로 제 2 캡슐을 형성하는 단계를 포함한다.
본 발명의 또 다른 중요한 실시태양에 따르면, 비용을 절감하고, 시스템을 간략화하며, 성능을 향상시키고자 하는 추세를 유용하게 지원할 수 있으며 이에 부응할 수 있다.
본 발명의 이와같은 유용한 실시태양들 및 또 다른 실시태양들은 결과적으로, 기술수준을 적어도 다음 레벨로 향상시킬 수 있다.
따라서, 본 발명에 따른 이중으로 몰딩된 다중칩 패키지 시스템은, 중요하며, 지금까지 알려지지 않았으며 이용가능하지 않았던 해결책들, 성능들을 제공하며, 시스템의 신뢰성을 향상시킬 수 있는 기능적 태양을 제공한다. 결과적인 프로세스들 및 구성들은, 명쾌하며(straightforward), 비용면에서 효과적이며, 복잡하지 않으며, 응용가능성이 높으며, 효과적인바, 공지된 기술들을 적용함으로서 구현될 수 있다. 따라서, 이들 프로세스들 및 구성들은 집적회로 패키지 디바이스의 제조에 효율적으로 및 경제적으로 용이하게 적용될 수 있다.
비록, 본 발명은 특정한 최적 실시모드에 관하여 설명되었지만, 앞서 설명된 내용을 참조한다면, 수많은 대체예들, 수정예들 및 변형예들이 가능함은 해당 기술분야의 당업자에게 명백할 것이다. 따라서, 본 발명은 첨부된 청구항의 범위내에 속하는 이러한 모든 대체예들, 수정예들 및 변형예들을 포괄하도록 의도된다. 본 명세서에서 이제까지 설명된 모든 내용들 또는 첨부된 도면에서 도시된 모든 내용들은, 예시적이며 비제한적인 의미로 해석되어야만 한다.
도1은 본 발명의 일실시예에서, 이중으로 몰딩된 다중칩 패키지 시스템의 바닥 평면도를 도시한 도면이다.
도2는 이중으로 몰딩된 다중칩 패키지 시스템의 단면도로서 도1의 2--2 라인을 따라서 도시한 도면이다.
도3은 본 발명의 일실시예에서의 리드 프레임에 대한 평면도이다.
도4는 도3의 4--4 라인을 따라서 리드 프레임의 제 1 단면을 도시한 도면이다.
도5는 도3의 5--5 라인을 따라서 리드 프레임의 제 2 단면을 도시한 도면이다.
도6은 테이핑(taping) 단계에서 도3의 구조를 도시한 도면이다.
도7은 도6의 7--7 라인을 따라서 도6의 구조를 도시한 단면도이다.
도8은 다이 접착 단계에서 도6의 구조를 도시한 도면이다.
도9는 도8의 9--9 라인을 따라서 도8의 구조를 도시한 단면도이다.
도10은 제 1 몰딩 단계에서 도8의 구조를 도시한 도면이다.
도11은 도10의 11--11 라인을 따라서 도10의 구조를 도시한 단면도이다.
도12는 디-테이핑(de-taping) 단계에서 도10의 구조를 도시한 도면이다.
도13은 도12의 바닥 평면도이다.
도14는 도12의 14--14 라인을 따라서 도12의 구조를 도시한 단면도이다.
도15는 마운팅 단계에서 도13의 구조를 도시한 도면이다.
도16은 라우팅 형성 단계에서 도15의 구조를 도시한 도면이다.
도17은 마스킹 단계에서 도16의 구조를 도시한 도면이다.
도18은 스트립 형성 단계에서 도17의 구조를 도시한 도면이다.
도19는 도18의 바닥 평면도이다.
도20은 도18의 20--20 라인을 따라서 도18의 구조를 도시한 단면도이다.
도21은 디바이스 적층 단계에서 도20의 구조를 도시한 도면이다.
도22는 디바이스 연결 단계에서 도21의 구조를 도시한 도면이다.
도23은 제 2 몰딩 단계에서 도22의 구조를 도시한 도면이다.
도24는 단일화 단계에서 도23의 구조를 도시한 도면이다.
도25는 본 발명의 일실시예에 따른 이중으로 몰딩된 다중칩 패키지 시스템을 제조하기 위한 이중으로 몰딩된 다중칩 패키지 시스템의 순서도이다.

Claims (10)

  1. 이중으로 몰딩된 다중칩 패키지 시스템(2500)에 있어서,
    제 1 집적회로 다이(102) 및 그에 연결된 리드(110)를 부분적으로 커버하는 제 1 캡슐(112)을 갖는 내장된 집적회로 패키지 시스템(202)을 형성하는 단계;
    상기 제 1 캡슐(112)의 바닥면 상에 트레이스(106)를 형성하는 단계, 상기 트레이스는 상기 제 1 집적회로 다이(102)의 제 1 활성면(active side)(114)과 직접 접촉하고 상기 리드(110)의 바닥면(212)과 직접 접촉하며;
    상기 제 1 캡슐(112) 위로 반도체 디바이스(216)를 마운팅하고 상기 리드(110)에 연결하는 단계; 및
    상기 반도체 디바이스(216) 및 내장된 집적회로 패키지 시스템(202) 위로 제 2 캡슐(220)을 형성하는 단계
    를 포함하여 이루어진 이중으로 몰딩된 다중칩 패키지 시스템.
  2. 제 1 항에 있어서,
    상기 리드(110)의 연장부(208)를 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
  3. 제 1 항에 있어서,
    본드 사이트(1602) 및 상기 제 1 집적회로 다이(102)를 연결하는 단계
    를 더 포함하는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
  4. 제 1 항에 있어서,
    상기 내장된 집적회로 패키지 시스템(202) 위로 솔더 마스크(1702)를 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
  5. 제 1 항에 있어서,
    외부 배선(108) 및 제 1 집적회로 다이(102)를 연결하는 단계
    를 더 포함하는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
  6. 이중으로 몰딩된 다중칩 패키지 시스템(100)에 있어서,
    제 1 집적회로 다이(102) 및 리드(110)를 부분적으로 커버하는 제 1 캡슐(112)을 갖는 내장된 집적회로 패키지 시스템(202);
    상기 제 1 캡슐(112) 위의 반도체 디바이스(216);
    상기 리드(110) 및 상기 반도체 디바이스(216) 사이의 내부 배선(218);
    상기 제 1 캡슐(112)의 바닥면 상에 있는 트레이스(106), 상기 트레이스는 상기 제 1 집적회로 다이(102)의 제 1 활성면(active side)(114)과 직접 접촉하고 상기 리드(110)의 바닥면(212)과 직접 접촉하며; 및
    상기 반도체 디바이스(216) 및 상기 내장된 집적회로 패키지 시스템(202) 위의 제 2 캡슐(220)
    을 포함하여 이루어진 이중으로 몰딩된 다중칩 패키지 시스템.
  7. 제 6 항에 있어서,
    상기 리드(110)의 연장부(208)를 더 포함하는 것을 하는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
  8. 제 6 항에 있어서,
    상기 트레이스(106)는 본드 사이트(1602) 및 상기 제 1 집적회로 다이(102) 사이에 있는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
  9. 제 6 항에 있어서,
    상기 트레이스(106)는 상기 제 1 캡슐(112) 상에 있는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
  10. 제 6 항에 있어서,
    상기 제 1 집적회로 다이(102)에 연결된 외부 배선(108)을 더 포함하는 것을 특징으로 하는 이중으로 몰딩된 다중칩 패키지 시스템.
KR1020070140692A 2006-12-30 2007-12-28 이중으로 몰딩된 다중칩 패키지 시스템 KR101521254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/618,806 2006-12-30
US11/618,806 US8178982B2 (en) 2006-12-30 2006-12-30 Dual molded multi-chip package system

Publications (2)

Publication Number Publication Date
KR20080063197A KR20080063197A (ko) 2008-07-03
KR101521254B1 true KR101521254B1 (ko) 2015-05-18

Family

ID=39582767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140692A KR101521254B1 (ko) 2006-12-30 2007-12-28 이중으로 몰딩된 다중칩 패키지 시스템

Country Status (4)

Country Link
US (2) US8178982B2 (ko)
JP (1) JP5348632B2 (ko)
KR (1) KR101521254B1 (ko)
TW (1) TWI441265B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802751A (en) * 2005-11-01 2008-01-01 Koninkl Philips Electronics Nv An air cavity package for a semiconductor die and methods of forming the air cavity package
US8178982B2 (en) 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
TWI360207B (en) 2007-10-22 2012-03-11 Advanced Semiconductor Eng Chip package structure and method of manufacturing
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7993941B2 (en) 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
JP5238523B2 (ja) 2009-01-13 2013-07-17 株式会社日立国際電気 動画像符号化装置、動画像復号化装置、および、動画像復号化方法
US8003445B2 (en) * 2009-03-26 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with z-interconnects having traces and method of manufacture thereof
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8598709B2 (en) * 2010-08-31 2013-12-03 Infineon Technologies Ag Method and system for routing electrical connections of semiconductor chips
US8753926B2 (en) * 2010-09-14 2014-06-17 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9034692B2 (en) * 2011-03-21 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a flip chip and method of manufacture thereof
TWI590392B (zh) * 2015-08-03 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970703618A (ko) * 1995-04-05 1997-07-03 존 엠. 클락 3세 다층 리드 프레임(multi-layer lead frame)
US20060197210A1 (en) * 2005-03-04 2006-09-07 Hyun-Ki Kim Stack semiconductor package formed by multiple molding and method of manufacturing the same
US20060258044A1 (en) * 2005-05-11 2006-11-16 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20010052647A1 (en) 1998-05-07 2001-12-20 3M Innovative Properties Company Laminated integrated circuit package
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
US6078505A (en) 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method
JP3497775B2 (ja) * 1999-08-23 2004-02-16 松下電器産業株式会社 半導体装置
JP2001320015A (ja) * 2000-05-12 2001-11-16 Sony Corp 半導体装置およびその製造方法
US6309912B1 (en) 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
TW550997B (en) 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
KR100636259B1 (ko) 2001-12-07 2006-10-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US20040080025A1 (en) 2002-09-17 2004-04-29 Shinko Electric Industries Co., Ltd. Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
SG137651A1 (en) 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP4204989B2 (ja) 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
JP2005317903A (ja) * 2004-03-31 2005-11-10 Alps Electric Co Ltd 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP2006295051A (ja) * 2005-04-14 2006-10-26 Sony Corp 半導体装置及びその製造方法
US7408254B1 (en) * 2005-08-26 2008-08-05 Amkor Technology Inc Stack land grid array package and method for manufacturing the same
US8178982B2 (en) 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
US8384199B2 (en) 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US7888184B2 (en) 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970703618A (ko) * 1995-04-05 1997-07-03 존 엠. 클락 3세 다층 리드 프레임(multi-layer lead frame)
US20060197210A1 (en) * 2005-03-04 2006-09-07 Hyun-Ki Kim Stack semiconductor package formed by multiple molding and method of manufacturing the same
US20060258044A1 (en) * 2005-05-11 2006-11-16 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device

Also Published As

Publication number Publication date
TW200836272A (en) 2008-09-01
US8178982B2 (en) 2012-05-15
US20080157402A1 (en) 2008-07-03
JP2008166816A (ja) 2008-07-17
JP5348632B2 (ja) 2013-11-20
TWI441265B (zh) 2014-06-11
KR20080063197A (ko) 2008-07-03
US20120193805A1 (en) 2012-08-02
US8558399B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
KR101521254B1 (ko) 이중으로 몰딩된 다중칩 패키지 시스템
US7800212B2 (en) Mountable integrated circuit package system with stacking interposer
US8163600B2 (en) Bridge stack integrated circuit package-on-package system
US8106500B2 (en) Stackable integrated circuit package system
US7368319B2 (en) Stacked integrated circuit package-in-package system
KR101476385B1 (ko) 접착성 스페이싱 구조들을 갖는 마운트가능한 집적회로패키지-인-패키지 시스템
US7659609B2 (en) Integrated circuit package-in-package system with carrier interposer
US7271496B2 (en) Integrated circuit package-in-package system
US8198735B2 (en) Integrated circuit package with molded cavity
US7709944B2 (en) Integrated circuit package system with package integration
US7833840B2 (en) Integrated circuit package system with down-set die pad and method of manufacture thereof
US7566966B2 (en) Integrated circuit package-on-package system with anti-mold flash feature
US7732901B2 (en) Integrated circuit package system with isloated leads
US7956449B2 (en) Stacked integrated circuit package system
US8970044B2 (en) Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
US8258614B2 (en) Integrated circuit package system with package integration
US7750451B2 (en) Multi-chip package system with multiple substrates
US8148208B2 (en) Integrated circuit package system with leaded package and method for manufacturing thereof
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 5