CN115881546A - 芯片互联的封装结构及其封装方法 - Google Patents

Abstract

一种芯片互联的封装结构及其封装方法，所述封装方法是在基板的相对二表面形成互相电连接的第一及第二线路层后，进一步在第一线路层上沿子板单元的周缘设置母板连接凸块，接着沿子板单元的周缘切割使母板连接凸块的侧面暴露，并在所述侧面上设置焊接料；第一及第二芯片经设置于第一及第二线路层上形成互相电连接；本发明的芯片互联封装结构使二芯片之间通过一子衬底的线路层连接，且子衬底的线路层通过母板连接凸块直接与母衬底的侧面接点连接，节省母衬底上的子衬底设置面积，降低芯片之间互联的路径长度，提高通讯品质及空间使用效率。

Description

芯片互联的封装结构及其封装方法

技术领域

本发明涉及一种芯片封装结构及方法，尤指一种芯片互联的封装结构及其封装方法。

背景技术

请参阅图15所示，在现有的芯片封装技术中，要在同一个封装中实现两个芯片之间互相电连接，一般必须将第一芯片81通过焊锡设置于一第一子衬底91的上表面911，第二芯片82通过焊锡设置于一第二子衬底92的上表面921，而所述第一子衬底91的下表面912及第二子衬底92的下表面922分别通过焊锡并列地设置于一母衬底93的一表面931上，使得所述第一芯片81通过第一子衬底91中的多个线路层913、母衬底93中的多个线路层932和第二子衬底92中的多个线路层923而与所述第二芯片82形成电连接。

上述芯片互联的设置方法中，二个芯片81、82的子衬底91、92并排设置于所述母衬底93的表面931上，占用较大的母衬底93表面面积，使得母衬底93的面积难以进一步缩小；此外，二个芯片81、82之间的互联路径在与板材垂直的方向上必须多次经由线路层913、932、923之间的导通孔914、933、924穿过第一子衬底91、母衬底93、第二子衬底92，信号容易因过孔反射现象产生损失；而在水平方向上也必须经过多层线路层913、932、923，由于高速、高频通讯技术上要求连接品质、信号走线不能过长，因此在母衬底中的导通线路的设置受限于二个并排设置的第一子衬底91、第二子衬底92之间，不能有效利用整个母衬底93的所有平面空间安排线路绕道，导通线路的设置位置及面积受限，因此使得能够设置的导通线路及二芯片间能够互联的脚位数量受到限制。因此，现有的芯片互联封装结构及方法有待进一步改良。

发明内容

为了克服现有芯片互联封装结构及方法对衬底的面积空间使用效率不佳，导致芯片间导通线路的设置面积及数量受到限制、母衬底面积无法有效缩小的问题，本发明提供一种芯片互联的封装结构及封装方法。

本发明芯片互联的封装方法包含以下步骤：准备一基板，所述基板具有一上表面及一下表面；所述基板包含一子板单元，所述子板单元中具有多个穿孔；在所述子板单元中的第一表面上形成一第一线路层，且在所述子板单元中的第二表面上形成一第二线路层，且在穿孔中形成导通孔，使所述第一线路层通过各所述导通孔电连接所述第二线路层；在所述第一线路层上设置一母板连接凸块，所述母板连接凸块沿所述子板单元的一周缘设置；沿所述子板单元的一周缘进行一切割程序，以暴露各所述母板连接凸块的一侧面。

在本发明的一实施例中，所述芯片互联的封装方法进一步包含以下步骤：在所述母板连接凸块的侧面上设置一焊接料层。

在本发明的一实施例中，所述芯片互联的封装方法进一步包含以下步骤：在所述子板单元的第一线路层上设置一第一芯片，且在所述子板单元的第二线路层上设置一第二芯片，使得所述第一芯片通过所述第一线路层、所述第二线路层及各所述导通孔电连接所述第二芯片。

在本发明的一实施例中，所述芯片互联的封装方法进一步包含以下步骤：在所述第一线路层及第二线路层上进行一线路增层程序，以在所述第一线路层上设置一第一增层线路结构，以及在所述第二线路层上设置一第二增层线路结构；分别在所述第一增层线路结构上设置一第一防焊层，且在所述第二增层线路结构上设置一第二防焊层，所述第一防焊层暴露所述第一增层线路结构的多个第一芯片焊垫，且所述第二防焊层暴露所述第二增层线路结构的多个第二芯片焊垫。

在本发明的一实施例中，所述芯片互联的封装方法进一步包含以下步骤：沿所述子板单元的周缘移除部分的第一防焊层、第一线路结构，以暴露所述母板连接凸块的一顶面；其中，当进行在所述母板连接凸块的侧面上设置一焊接料层的步骤中，所述焊接料层由所述母板连接凸块的侧面延伸至所述母板连接凸块的顶面。

在本发明的一实施例中，所述芯片互联的封装方法进一步包含以下步骤：在所述基板的所述上表面及所述下表面上预先形成一种子层；且当完成在第一线路层上设置所述母板连接凸块的步骤后，还进一步包含：移除未被第一线路层及第二线路层覆盖的部分的种子层。

在本发明的一实施例中，所述基板包含多个子板单元，各所述子板单元呈规则性排列。

在本发明的一实施例中，所述基板包含多个切割道区，各所述切割道区间隔地设置于各所述子板单元的周缘之间。

在本发明的一实施例中，在沿所述子板单元的所述周缘进行一切割程序，以暴露各所述母板连接凸块的一侧面的步骤中，将各所述切割道区中的所有材料切除，使得所述母板连接凸块的侧面朝向所述切割道区暴露。在本发明的一实施例中，所述芯片互联的封装方法在进行沿所述子板单元的一周缘进行一切割程序，以暴露各所述母板连接凸块的一侧面的步骤前，还进一步包含以下步骤：在所述第一线路层及所述第二线路层上分别覆盖一保护层；及在完成在所述母板连接凸块的侧面上设置一焊接料层的步骤后，还进一步包还以下步骤：移除所述第一线路层及所述第二线路层上的所述保护层。

在本发明的一实施例中，当完成在所述母板连接凸块的侧面上设置一焊接料层的步骤后，还进一步包含以下步骤：分离所述子板单元与所述基板的其他部份，完成独立的一子衬底；其中，所述第一芯片及所述第二芯片设置于所述子衬底上。

在本发明的一实施例中，所述芯片互联的封装方法进一步包含以下步骤：准备一母衬底；所述母衬底包含多个线路层，且具有一子衬底容置槽；所述子衬底容置槽贯穿其中至少二线路层；所述子衬底容置槽内具有一侧壁，所述多个线路层的一侧面接点突出于所述侧壁；将所述子衬底连同所述第一芯片、第二芯片置入所述子衬底容置槽，且使得所述母板连接凸块的侧面朝向所述芯片容置槽的侧壁；将所述母板连接凸块通过所述焊接料层与所述母衬底的侧面接点连接。

本发明还提供一种芯片互联的封装结构，包含：一子衬底，包含一基板、多个线路层及一母板连接凸块，且具有一第一表面及相对所述第一表面的一第二表面；所述母板连接凸块设置于其中一线路层上，且设置于所述子衬底的一周缘，所述母板连接凸块的一侧面朝向所述子衬底的外侧露出。

在本发明的一实施例中，所述芯片互联的封装结构进一步包含：一焊接料，设置于所述母板连接凸块的侧面。

在本发明的一实施例中，所述母板连接凸块具有一顶面，所述焊接料层由所述母板连接凸块的侧面延伸至所述母板连接凸块的顶面。

在本发明的一实施例中，所述芯片互联的封装结构进一步包含：一第一芯片，设置于所述子衬底的所述第一表面上，且与所述第一表面的线路层电连接；一第二芯片，设置于所述子衬底的所述第二表面上，且与所述第二表面的线路层电连接，所述第一芯片及所述第二芯片通过所述多个线路层互相电连接。

在本发明的一实施例中，所述芯片互联的封装结构进一步包含：一母衬底，包含多个线路层，且具有一子衬底容置槽；所述子衬底容置槽内具有一侧壁，所述多个线路结构包含一侧面接点，所述侧面接点突出于所述侧壁；其中，所述子衬底、所述第一芯片及所述第二芯片设置于所述子衬底容置槽中，所述母板连接凸块的侧面面向所述子衬底容置槽的侧壁，且所述子衬底的母板连接凸块以所述侧面的焊接料层与所述母衬底的所述侧面接点连接。

在本发明的一实施例中，所述母板连接凸块的侧面与所述基板的一切割面相切齐。

本发明提出一种新的芯片互联的衬底连接技术，是在一基板中直接形成导通孔，以供设置于所述基板的相对二表面的线路层通过所述等导通孔形成电连接。如此一来，须进行信号互联的第一芯片及第二芯片可以直接设置于所述由所述基板完成的子衬底的相对二表面，并使得二个芯片直接通过所述子衬底中的线路层及基板中的导通孔达到电连接及信号连接。也就是说，第一芯片及第二芯片的信号互联的路径只须通过一个子衬底内的线路层，而无如先前技术所述须通过二个子衬底、一个母衬底之间的冗长的水平导通线路，大幅缩短信号互联的路径长度，以及降低电信号必须经过导通孔及水平导通线路的焊接点的次数，有效提升二个芯片之间的信号品质。

此外，所述子衬底还包含有母板连接凸块，设置于其中一线路层上，且设置于子衬底的周缘，使得所述母板连接凸块的侧面朝向子衬底的侧面外露出，所述母板连接凸块的侧面则供焊接料设置。也就是说，所述子衬底是以其周缘的母板连接凸块的侧面对应一母衬底的侧面接点连接。此一与母衬底的连接点设置方法使得子衬底在第一表面、第二表面接设置有芯片的状态下能够与母衬底进行连接，且第一芯片、第二芯片的信号能够在所述子衬底内进行整合后才输出至母衬底，减少母衬底内需要设置的线路数量及经过的信号密度，进一步提升二个互联的芯片对外的通讯信号品质。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1至图11是本发明芯片互联的封装方法的流程示意图。

图12A至图12D是本发明芯片互联的封装方法的一实施例的流程示意图。

图13是本发明芯片互联的封装方法的一实施例的俯视示意图。

图14是本发明芯片互联的封装结构的一实施例的剖面示意图。

图15是一现有技术的芯片互联的封装结构的剖面示意图。

具体实施方式

本发明提供一种芯片互联的封装结构及其封装方法，所述芯片互联封装方法主要包含以下步骤。

如图1所示，准备一基板10，所述基板具有相对的一上表面101及一下表面102，且所述基板10上定义有至少一子板单元11。优选的，所述子板单元11中预先形成多个穿孔110，所述穿孔110是例如预先通过机械钻孔或雷射钻孔形成于所述基板10的各所述子板单元11中。

在一实施例中，所述基板10上定义有多个子板单元11，各所述子板单元11呈规则排列于所述基板10上，例如为矩阵排列，但不以此为限。此外，优选的，所述基板10上还定义有至少一切割道区13，切割道区13位于相邻的二子板单元11之间。而在以下(如图2至图3B所示)形成第一线路层21及第二线路层22、母板连接凸块23等的步骤中，是同时对每个子板单元11进行，以在进行子板单元11的分离后完成多个子衬底1。以下说明是以其中一个子板单元11的工艺为例。

请参阅图2所示，在所述子板单元11中的上表面101上形成一第一线路层21，且在所述子板单元11中的下表面102上形成一第二线路层22，以及在所述穿孔110中形成导通孔111，因此所述第一线路层21通过各所述导通孔111电连接所述第二线路层22。请一并参阅图1所示，在一实施例中，所述基板10的上表面101及下表面102上预先形成有一种子层12，所述种子层12，例如一铜层，且所述第一线路层21及所述第二线路层22形成于所述上表面101及下表面102的种子层12上。所述第一线路层21及所述第二线路层22，例如是通过在上表面101及下表面102上进行设置图案化光阻层(例如通过设置光阻层、曝光、显影步骤)、电镀以及移除图案化光阻层等步骤形成。

请参阅图3A所示，当完成所述第一线路层21、所述第二线路层22与导通孔111后，进一步在所述第一线路层21上设置一母板连接凸块23，所述母板连接凸块23沿所述子板单元11的一周缘设置。在图3A中，所述母板连接凸块23通过在所述第一线路层21上进行设置一光阻层后，对所述光阻层进行曝光、显影而形成一图案化光阻层23A，所述图案化光阻层23A于子板单元11的周缘处形成开口，再通过电镀于开口处的第一线路层21及第二线路层22上形成的构件。也就是说，所述母板连接凸块23是叠加设置于所述第一线路层21上的构件。优选的，在所述第一线路层21上设置多个母板连接凸块23，且所述第二线路层22上同样能够设置所述等母板连接凸块23，所述等母板连接凸块23皆是沿着所述子板单元11的周缘排列设置。

请一并参阅图3B所示，须注意的是，在本发明的一实施例中，是先完成所述等母板连接凸块23后，才以刻蚀程序移除所述基板10的上表面101及下表面102上未被第一线路层21及第二线路层22覆盖的部分的种子层12。也就是说，当在上表面101及下表面102上的种子层12上设置第一线路层21及第二线路层22后，并未直接先执行刻蚀以移除未被第一线路层21及第二线路层22覆盖的部分种子层12的步骤，而是先完成第一线路层21或第二线路层22上的母板连接凸块23，并移除用于形成母板连接凸块23的图案化光阻层后23A后，才以例如刻蚀等移除手段移除所述部分的种子层12。其中，所述母板连接凸块23及第一线路层21、第二线路层22的厚度较所述种子层12厚，因此在对个基板10进行刻蚀移除所述部分的种子层12后，仍会保留母板连接凸块23、第一线路层21及第二线路层22。

请参阅图4A及图4B所示，在一实施例中，当完成所述第一线路层21、第二线路层22及所述母板连接凸块23后，还进一步分别在所述第一线路层21及第二线路层22上进行一线路增层程序，以在所述第一线路层21上设置一第一增层线路结构31，以及在所述第二线路层22上设置一第二增层线路结构32。所述第一增层线路结构31及第二增层线路结构32中分别包含至少一增层线路层312、322，本发明的图式中是以一增层线路层为例。所述线路增层程序，例如进一步包含以下步骤：如图4A所示，在第一线路层21、第二线路层22上设置并压合介电层311、321，再对介电层311、321激光钻孔形成盲孔310、320，使部分的第一线路层21、第二线路层22的表面外露于所述盲孔310、320，以及如图4B所示，在所述介电层311、321上进行上光阻、曝光、显影、电镀、去光阻、刻蚀等步骤后，形成所述增层线路层312、322，并且将电镀的导电层材料填入盲孔310、320中，形成增层线路层312、322与第一线路层21、第二线路层22之间的导通孔3101、3201。导通孔3101电连接增层线路层312与第一线路层21，导通孔3102电连接增层线路层322与第二线路层22。在一实施例中，当所述第一增层线路结构31或所述第二增层线路结构32为最外层的表层线路结构时，所述第一增层线路层312包含有多个第一芯片焊垫3121的构件，且所述第二增层线路层322包含有多个第二芯片焊垫3221的构件。

请参阅图5所示，当完成所述第一增层线路结构31及所述第二增层线路结构32后，则进一步在所述第一增层线路结构31上设置一第一防焊层41，且在所述第二增层线路结构32上设置一第二防焊层42。所述第一防焊层41及第二防焊层42分别由上光阻、曝光、显影等程序形成，使得所述第一防焊层41暴露各所述第一芯片焊垫3121，而所述第二防焊层42暴露各所述第二芯片焊垫3221。

须注意的是，所述第一增层线路结构31及所述第二增层线路结构32是选择性设置的。也就是说，所述基板10上也可以只包含所述第一线路层21及所述第二线路层22，而所述第一线路层21及所述第二线路层22则分别包含有多个用于连接所述第一芯片及所述第二芯片的芯片焊垫。在此种实施例中，所述第一防焊层41及第二防焊层42则是直接设置于所述第一线路层21及第二线路层22上，并暴露第一线路层21及第二线路层22的所述等芯片焊垫。

请参阅图6A至图6B所示，当完成设置所述第一防焊层41及第二防焊层42的步骤后，则沿所述子板单元11的周缘进行一切割程序，以暴露各所述母板连接凸块23的一侧面231。优选的，如图6A所示，在进行所述切割程序之前，先在所述子板单元11中的第一防焊层41及所述第二防焊层42上分别设置一保护层43，所述保护层43用于在切割程序以及后续的设置焊接料层24等步骤中保护所述子板单元11中最外层的防焊层、线路层及芯片焊垫等，例如所述第一增层线路结构31、第二增层线路结构32、第一芯片焊垫3121，第二芯片焊垫3221，第一防焊层41、第二防焊层42等。所述保护层43，例如一保护光阻层，且是先将所述保护光阻层43铺设于所述第一防焊层41及第二防焊层42上后进行曝光及显影，以暴露待切割区域。接着，在图6B中，才沿所述子板单元11的周缘进行切割，使得设置于子板单元11周缘的母板连接凸块23的侧面231外露。

请一并参阅图6C的局部放大图所示，当完成所述切割程序后，所述母板连接凸块23的所述侧面231与基板10、介电层311、321、第一防焊层41或第二防焊层42等其他材料层在进行切割后形成的一切割面103相切齐。

再请一并参阅图7所示，图7所示为进行切割程序前所述基板10的俯视示意图。在一实施例中，所述基板10上各所述子板单元11的形状，例如一矩形，具有互相平行的二对边，而前述所述子板单元11的周缘，例如所述矩形的其中一个边或多个边。在一实施例中，所述基板10还定义有多个切割道区13，所述等切割道区13间隔地设置各所述子板单元11的周缘之间，也就是分别设置于相邻的二子板单元11相对应的二边之间。在本实施例中，在沿所述子板单元11的周缘进行切割程序的步骤中，将所述基板10的所述等切割道区13内的第一防焊层41、第一增层线路结构31、第二增层线路结构32、第一线路层21、第二线路层22、基板10及延伸至切割道区的部分的母板连接凸块23的材料挖除，形成镂空的切割道区13’。如此一来，设置于所述第一线路层21或所述第二线路层22上的母板连接凸块23的侧面231将会向所述镂空的切割道区13’裸露。

须注意的是，如图7所示，在本实施例中，优选的，所述等切割道区13之间是分离的。也就是说，所述等切割道区13之间并未相连接。因此，在完成沿所述子板单元11的周缘进行一切割程序的步骤，形成镂空的切割道区13’后，各所述子板单元11之间仍有部分相连，并未直接分离，此时所述基板10仍然是一整体，以便于在接下来的数个步骤中继续对多个子板单元11同步加工，增加加工的便利性。

请参阅图8A及图8B的局部放大图所示，在一实施例中，在完成沿所述子板单元11的周缘进行一切割程序的步骤后，还进一步沿所述子板单元11的周缘移除部分的第一防焊层41、第一增层线路结构31的介电层311，以及第二防焊层42、第二增层线路结构32的介电层321等，以暴露所述母板连接凸块23的一顶面232。也就是说，将覆盖于所述母板连接凸块23上的部份材料层移除，使得所述母板连接凸块23的顶面232露出。此一步骤优选可使用激光切割的方式定深地将所述些材料层移除达成。如此一来，当进行在所述母板连接凸块23的侧面231上设置一焊接料层24的步骤时(如图9A及图9B所示)，所述焊接料层24由所述母板连接凸块23的侧面231延伸至所述母板连接凸块23的所述顶面232。此一步骤增加了所述母板连接凸块23可供焊接料层24黏着的外露面积，确保完成子衬底1后，子衬底1与母衬底6之间的连接品质及稳定性。

请参阅图9A及图9B的局部放大图所示，当完成切割程序使得母板连接凸块23的侧面231露出后，则在所述母板连接凸块23的侧面231上设置一焊接料层24。所述焊接料层24的材质，例如焊锡，且例如通过一浸锡程序使得母板连接凸块23的侧面231及/或顶面232沾上锡料。由于所述基板10仍是一整体，此一步骤是在单一道工序中同时使得所述基板10包含的多个子板单元11的多个母板连接凸块23的侧面231同时完成设置焊接料层24的程序。

请参阅图10所示，在一实施例中，当完成母板连接凸块23的侧面231及/或顶面232上设置焊接料层24后，此时可以移除子板单元11外的所述保护层43。接着，将所述子板单元11由所述基板10的其他部份分离，完成独立的一子衬底1。此一步骤中，例如将所述基板10上除了子板单元11及已挖除的切割道区13’的外的其余部份以机械钻孔或激光钻孔的程序切除，使得各所述子板单元11之间分离。所述子板单元11内的基板10及设置于其上的第一线路层21、第二线路层22、母板连接凸块23、第一防焊层41、第二防焊层42，或者进一步包含第一增层线路结构31、第二增层线路结构32等，一完成的子衬底1。

请参阅图11所示，当完成所述子板单元11的分离后，在所述第一线路层21上设置一第一芯片51，且在所述子板单元11的第二线路层22上设置一第二芯片52，使得所述第一芯片51通过所述第一线路层21、所述第二线路层22和导通孔111电连接所述第二芯片52。在此一步骤中，当所述子板单元11上只有第一线路层21及第二线路层22时，例如将第一芯片51的与所述第一线路层21包含的多个芯片焊垫连接，以及将第二芯片52所述第二线路层22包含的多个芯片焊垫连接，所述第一芯片51及第二芯片52直接通过第一线路层21及第二线路层22及导通孔111形成电性及信号连接；或者，如图11所示，所述第一芯片51与所述第一增层线路结构31的各所述第一芯片焊垫3121通过焊料53连接，而所述第二芯片52与所述第二增层线路结构32的第二芯片焊垫3221通过焊料53连接。所述第一芯片51及第二芯片52之间先经过第一增层线路结构31及第二增层线路结构32中的增层线路层312、322，再经过第一线路层21及第二线路层22形成电连接。本发明不以此为限。优选的，当完成第一芯片51及第二芯片52与子衬底之间的焊接后，还进一步在第一芯片51、第二芯片52外覆盖绝缘保护层54，所述绝缘保护层54，例如封装树脂。

请参阅图11所示，通过上述芯片互联的封装方法完成的芯片互联的封装结构主要包含有所述子衬底1、所述第一芯片51、所述第二芯片52及所述焊接料层24。所述子衬底1包含的多个线路层，例如所述第一线路层21及所述第二线路层22，或进一步包含第一增层线路层312及第二增层线路层322等。所述子衬底1具有一第一表面1A及相对所述第一表面1A的一第二表面1B，所述第一表面1A，例如设置于所述基板10的上表面101上的至少一线路层的最外侧的防焊层41表面，而所述第二表面1B，例如设置于所述基板10的一下表面102上的至少一线路层的最外侧的防焊层42表面。所述子衬底1还包含至少一母板连接凸块23，所述母板连接凸块23设置于其中一线路层上，且设置于所述子衬底1的一周缘，所述母板连接凸块23的一侧面231则朝向所述子衬底1的外侧露出，而所述焊接料层24设置于所述母板连接凸块23的侧面231。所述第一芯片51设置于所述子衬底1的第一表面1A上，与所述子衬底1的第一表面1A的线路层电连接，例如与所述增层线路层321的第一芯片焊垫3121通过焊料53的焊接而形成电连接；而所述第二芯片52设置于所述子衬底1的第二表面1B上，与所述子衬底的第二表面1B的线路层电连接，例如与所述增增层线路层322的第二芯片焊垫3221通过焊料53的焊接而形成电连接。所述第一芯片51与所述第二芯片52通过所述多个线路层互相电连接。优选的，所述电连接是指信号连接。

在一实施例中，由于所述母板连接凸块23的侧面是通过沿所述子板单元11的周缘对已完成的整体结构进行穿透切割形成的，所述母板连接凸块23的侧面231与所述基板10的一切割面103相切齐。

在一实施例中，本发明的芯片互联的封装方法还进一步包含以下步骤，以将完成第一芯片51、第二芯片52连接的子衬底1进一步与母衬底6结合。

请参阅图12A所示，准备一母衬底6，所述母衬底6包含多个线路层61，且具有一子衬底容置槽62；所述子衬底容置槽62内具有一侧壁621，所述多个线路层61包含的至少一侧面接点611且其突出并外露于所述侧壁621。将所述子板单元11连同所述第一芯片51、第二芯片52置入所述子衬底容置槽62，且使得所述子板单元11的周缘朝向所述子衬底容置槽62的侧壁621。在一实施例中，所述母衬底6由一专用治具7乘载，以稳定所述母衬底6及子衬底1的相对位置，达到母衬底6的侧面接点与子衬底1的母板连接凸块23能够对齐的目的。在一实施例中，所述子衬底容置槽62贯穿所述母衬底。

请参阅图12B所示，将所述子板单元11连同所述第一芯片51、第二芯片52置入所述子衬底容置槽62后，将所述母板连接凸块23藉由所述焊接料层24与所述母衬底61的侧面接点611连接，使得所述子衬底1中的线路层如第一线路层21、第二线路层22通过母板连接凸块23电连接所述母衬底中的线路层61。

在一实施例中，如图12C所示，完成子衬底1与母衬底6的连接后，对所述母衬底6的子衬底容置槽62内进行一填胶程序，将子衬底1、第一芯片51、第二芯片52与子衬底容置槽62的侧壁621之间的空隙填满填充材料63。最后，如图12D所示，将所述母衬底6连同所述子衬底1由所述专用治具上移开，完成第一芯片51及第二芯片52通过子衬底1互相信号连接，且进一步通过子衬底1与母衬底6的线路层61连接的封装结构。

请一并参阅图13的俯视示意图，所述子衬底1连同所述第一芯片51、第二芯片52以嵌入式的方式设置于所述母衬底的子板容置槽中，且子衬底1的线路层如第一线路层21、第二线路层22由子衬底1周缘的母板连接凸块23直接与母衬底6内的线路层61的侧面接点611连接，子衬底1与母衬底6之间的信号为水平方向传输，水平方向，例如为图中所示的X轴方向及Y轴方向。相较已知的芯片互联封装技术中，子衬底设置于母衬底的上表面与表面接点，而必须先通过垂直的导通孔才能与母衬底的内部线路层连接的方式，本发明的子衬底1与母衬底6之间的信号垂直通过导电通孔的次数较少，降低信号过孔产生的信号反射损失，进而提高子衬底1与母衬底6之间的信号品质。

请参阅图14所示，在一实施例中，所述等母板连接凸块23可以设置于多层线路层上，而不仅限于其中的第一线路层21及第二线路层23上。在完成子衬底的任一增层线路层312、322的设置后，皆可在所述等增层线路层312、322上进一步设置所述等母板连接凸块23，且所述母衬底6的子衬底容置槽32中在对应的位置设置有线路层61的侧面接点611，以供子衬底1的所述等增层线路层312、322直接通过所述母板连接凸块23与母衬底6的其各所述线路层61连接。如此一来，子衬底1内部的任一线路层如第一线路层21、第二线路层22或增层线路层312、322等皆无须先通过至少一导通孔电连接子衬底表面的表面接点，再通过一母衬底的表面接点，母衬底中的至少一导通孔才能与母衬底内部的目标线路层连接，大幅降低子衬底1的内部线路层与母衬底6的内部线路层之间的信号传输路径，进而提高信号连接品质。

以上所述仅是本发明的实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以实施例公开如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (17)

1.一种芯片互联的封装方法，其特征在于，包含以下步骤：

准备一基板，所述基板具有一上表面及一下表面；所述基板包含一子板单元，所述子板单元中具有多个穿孔；

在所述子板单元中的第一表面上形成一第一线路层，且在所述子板单元中的第二表面上形成一第二线路层，且在穿孔中形成导通孔，使所述第一线路层通过各所述导通孔电连接所述第二线路层；

在所述第一线路层上设置一母板连接凸块，所述母板连接凸块沿所述子板单元的一周缘设置；

沿所述子板单元的一周缘进行一切割程序，以暴露各所述母板连接凸块的一侧面。

2.如权利要求1所述的芯片互联的封装方法，其特征在于，进一步包含以下步骤：

在所述母板连接凸块的侧面上设置一焊接料层。

3.如权利要求2所述的芯片互联的封装方法，其特征在于，进一步包含以下步骤：

在所述子板单元的第一线路层上设置一第一芯片，且在所述子板单元的第二线路层上设置一第二芯片，使得所述第一芯片通过所述第一线路层、所述第二线路层及各所述导通孔电连接所述第二芯片。

4.如权利要求2所述的芯片互联的封装方法，其特征在于，进一步包含以下步骤：

在所述第一线路层及第二线路层上进行一线路增层程序，以在所述第一线路层上设置一第一增层线路结构，以及在所述第二线路层上设置一第二增层线路结构；

分别在所述第一增层线路结构上设置一第一防焊层，且在所述第二增层线路结构上设置一第二防焊层，所述第一防焊层暴露所述第一增层线路结构的多个第一芯片焊垫，且所述第二防焊层暴露所述第二增层线路结构的多个第二芯片焊垫。

5.如权利要求4所述的芯片互联的封装方法，其特征在于，进一步包含以下步骤：

沿所述子板单元的周缘移除部分的第一防焊层、第一增层线路结构，以暴露所述母板连接凸块的一顶面；其中，当进行在所述母板连接凸块的侧面上设置一焊接料层的步骤中，所述焊接料层由所述母板连接凸块的侧面延伸至所述母板连接凸块的顶面。

6.如权利要求1所述的芯片互联的封装方法，其特征在于，包含以下步骤：

在所述基板的所述上表面及所述下表面上预先形成一种子层；且当完成在第一线路层上设置所述母板连接凸块的步骤后，还进一步包含：

移除未被第一线路层及第二线路层覆盖的部分的种子层。

7.如权利要求1所述的芯片互联的封装方法，其特征在于，其中，所述基板包含多个子板单元，各所述子板单元呈周期性排列。

8.如权利要求7所述的芯片互联的封装方法，其特征在于，其中，所述基板还包含多个切割道区，各所述切割道区间隔地设置于各所述子板单元的周缘之间；

在沿所述子板单元的所述周缘进行一切割程序，以暴露各所述母板连接凸块的侧面的步骤中，将各所述切割道区中的所有材料切除，使得所述母板连接凸块的侧面朝向所述切割道区暴露。

9.如权利要求2所述的芯片互联的封装方法，其特征在于，其中，在进行沿所述子板单元的一周缘进行一切割程序，以暴露各所述母板连接凸块的侧面的步骤前，还进一步包含以下步骤：

在所述第一线路层及所述第二线路层上分别覆盖一保护层；及

在完成在所述母板连接凸块的侧面上设置一焊接料层的步骤后，进一步包含以下步骤：

移除所述第一线路层及所述第二线路层上的所述保护层。

10.如权利要求3中任一项所述的芯片互联的封装方法，其特征在于，当完成在所述母板连接凸块的侧面上设置一焊接料层的步骤后，进一步包含以下步骤：

分离所述子板单元与所述基板的其他部份，完成独立的一子衬底；其中，

所述第一芯片及所述第二芯片设置于所述子衬底上。

11.如权利要求10所述的芯片互联的封装方法，其特征在于，进一步包含以下步骤：

准备一母衬底；所述母衬底包含多个线路层，且具有一子衬底容置槽；所述子衬底容置槽内具有一侧壁，所述多个线路层的一侧面接点突出于所述侧壁；

将所述子衬底连同所述第一芯片、第二芯片置入所述子衬底容置槽，且使得所述母板连接凸块的侧面朝向所述芯片容置槽的侧壁；

将所述母板连接凸块通过所述焊接料层与所述母衬底的侧面接点连接。

12.一种芯片互联的封装结构，其特征在于，包含：

一子衬底，包含一基板、多个线路层及一母板连接凸块，且具有一第一表面及相对所述第一表面的一第二表面；所述母板连接凸块设置于其中一线路层上，且设置于所述子衬底的一周缘，所述母板连接凸块的一侧面朝向所述子衬底的外侧露出。

13.如权利要求12所述的芯片互联的封装结构，其特征在于，进一步包含：

一焊接料层，设置于所述母板连接凸块的侧面。

14.如权利要求13所述的芯片互联的封装结构，其特征在于，其中，

所述母板连接凸块具有一顶面，所述焊接料层由所述母板连接凸块的侧面延伸至所述母板连接凸块的顶面。

15.如权利要求13或14所述的芯片互联的封装结构，其特征在于，进一步包含：

一第一芯片，设置于所述子衬底的所述第一表面上，且与所述第一表面的线路层电连接；

一第二芯片，设置于所述子衬底的所述第二表面上，且与所述第二表面的线路层电连接，所述第一芯片及所述第二芯片通过所述多个线路层互相电连接。

16.如权利要求15所述的芯片互联的封装结构，其特征在于，进一步包含：

一母衬底，包含多个线路层，且具有一子衬底容置槽；所述子衬底容置槽贯穿其中至少二线路层；所述子衬底容置槽内具有一侧壁，所述多个线路结构包含一侧面接点，所述侧面接点突出于所述侧壁；

其中，所述子衬底、所述第一芯片及所述第二芯片设置于所述子衬底容置槽中，所述母板连接凸块的侧面面向所述子衬底容置槽的侧壁，且所述子衬底的母板连接凸块以所述侧面的焊接料层与所述母衬底的所述侧面接点连接。

17.如权利要求12所述的芯片互联的封装结构，其特征在于，其中，

所述母板连接凸块的侧面与所述基板的一切割面相切齐。

Images