TWI418265B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI418265B
TWI418265B TW100116975A TW100116975A TWI418265B TW I418265 B TWI418265 B TW I418265B TW 100116975 A TW100116975 A TW 100116975A TW 100116975 A TW100116975 A TW 100116975A TW I418265 B TWI418265 B TW I418265B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
dielectric layer
semiconductor wafer
electrical contact
Prior art date
Application number
TW100116975A
Other languages
English (en)
Other versions
TW201247039A (en
Inventor
Tzyy Jang Tseng
Shih Ping Hsu
Zhao Chong Zhng
Chien Kuang Lai
I Ta Tsai
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100116975A priority Critical patent/TWI418265B/zh
Publication of TW201247039A publication Critical patent/TW201247039A/zh
Application granted granted Critical
Publication of TWI418265B publication Critical patent/TWI418265B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

封裝結構及其製法
　　本發明係有關一種封裝結構及其製法，尤指一種具薄化優勢之封裝結構及其製法。
　　隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，而在規格上仍需符合JEDEC(Joint Electronic Device Engineering Council，美國電子工程設計發展協會)規範，故封裝方式相當重要。例如：記憶體（Dynamic Random Access Memory, DRAM）之晶片因朝40nm以下發展，其晶片尺寸越來越小，但封裝後的面積仍需相同，使封裝結構之用以接置電路板（PCB）之焊球間距（ball pitch）維持在0.8mm，以符合JEDEC的標準，因而擴散型晶圓尺寸封裝是可採用的封裝方法。其中，第三代雙倍資料率同步動態隨機存取記憶體（Double-Data-Rate Three Synchronous Dynamic Random Access Memory, DDR3 SDRAM）是一種電腦記憶體規格，其常用之封裝方式係為Window BGA。
　　請參閱第1圖，係為習知記憶體封裝結構之剖視示意圖。如第1圖所示，該封裝結構1係提供一具有開口100之封裝基板10，且將一半導體晶片11以其作用面11a設於該封裝基板10之下表面10b上，以覆蓋該開口100一端，令該半導體晶片11之電極墊110位於該開口100中；接著，藉由金線12電性連接該電極墊110與該封裝基板10上表面10a之打線墊101，再將保護材14設於該開口100中以包覆該金線12；接著，將封裝膠體13設於該封裝基板10之下表面10b上並包覆該半導體晶片11之非作用面11b與側面；最後，於該封裝基板10上表面10a之植球墊102上形成焊球16，以接置電路板。其中，該封裝結構1之整體高度（含焊球16）係為1.1~1.2mm。
　　然，習知技術中需使用金線12作為電性連接之元件，故封裝時，該封裝膠體13需考量該金線12之高度，以致於難以降低整體結構之高度，導致該金線12成為阻礙記憶體朝薄化設計之因素。
　　再者，記憶體之頻寬需求增加，藉由該金線12作為電性傳導之途徑，因該金線12需具有一定長度，使得電性傳導路徑常因其路徑過長而影響電性功效，例如：電感與電容之品質，故難以符合高頻寬記憶體要求。
　　又，使用金材作導線，係導致製作成本提高。
　　因此，如何克服上述習知技術中之種種問題，實已成目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明係提供一種嵌埋晶片之封裝結構，其包括：承載板，係具有貫穿之開口以收納半導體晶片，且具有覆蓋於該開口一側之金屬層，以結合該半導體晶片之非作用面；釘頭凸塊，係設於該半導體晶片之作用面之電極墊上；介電層，係覆於該承載板及半導體晶片上且包覆該釘頭凸塊；線路層，係設於該介電層上，且藉由設於該介電層中之導電盲孔以電性連接該釘頭凸塊；以及絕緣保護層，係設於該介電層與線路層上，且具有開孔以外露該線路層之部分表面。
　　本發明復提供一種嵌埋晶片之封裝結構，使該線路層直接電性連接該釘頭凸塊，而不需藉由導電盲孔。
　　依前述之兩種封裝結構，該線路層復可具有線路及電性接觸墊，且該介電層表面具有線路槽，使該線路設於該線路槽中，令該線路嵌埋於該介電層，而該電性接觸墊設於該介電層表面上，使該電性接觸墊之部分底面接著該線路之部分頂面。亦或，使該線路及電性接觸墊均設於該線路槽中，令該線路及電性接觸墊均嵌埋於該介電層。
　　由上述可知，本發明封裝結構主要藉由嵌埋之方式進行封裝，以將該半導體晶片嵌埋於該承載板中，再利用設於該半導體晶片之電極墊上之釘頭凸塊作為傳輸訊號之元件，以縮短訊號傳輸的距離，而不需使用習知技術之金線作電性傳導路徑，故不僅可降低該封裝結構之整體結構高度，而達到薄化之目的，且因該釘頭凸塊之傳導路徑遠短於習知技術之金線，可以提升電性功效。
　　另外，依前述之本發明各種封裝結構態樣，本發明復提供各該封裝結構之製法，其具體技術詳如後述。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、 “下”、 “頂”、“底”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第一實施例
　　請參閱第2A至2H圖，係為本發明封裝結構之製法之剖視示意圖。
　　如第2A圖所示，提供一具有相對之作用面20a與非作用面20b之半導體晶片20，該半導體晶片20係例如為記憶體晶片，且該半導體晶片20之作用面20a上具有複數電極墊200。於本實施例中，該半導體晶片20之作用面20a上具有一第一防護層201與一第二防護層202，且該第一與第二防護層201,202均形成有複數小孔以露出各該電極墊200，又形成該第二防護層202之材料可為聚亞醯胺(polyimide)。
　　如第2B圖所示，於各該電極墊200上形成釘頭凸塊21。於本實施例中，該釘頭凸塊21係為金材或銅材，且亦可如第2B’圖所示，於各該釘頭凸塊21上形成例如為Pd/Cu、Ti/W/Cu 或有機保焊劑（Organic Solderability Preservative, OSP）之表面處理層210。
　　如第2C圖所示，提供一具有貫穿開口220與金屬層221之承載板22，該開口220係連通該承載板22之上、下表面22a,22b，而該金屬層221係設於該承載板22之上、下表面22a,22b之至少其中一表面，且該承載板22下表面22b之金屬層221係覆蓋於該開口220之下側。
　　於本實施例中，係使用銅箔基板(copper clad laminate, CCL)形成該承載板22，且該銅箔基板之下側銅層（下表面22b之金屬層221）覆蓋於該開口220下側，而該上側銅層（上表面22a之金屬層221）經圖案化製程形成對位框222，當製作該開口220時，將雷射依該對位框222之區域進行鑽孔，可使該開口220之孔壁對齊該對位框222，令該開口220之孔壁相當平整，故於後續置放晶片於該開口220中時，可藉避免晶片碰撞孔壁而損壞。藉由該對位框222不僅利於鑽孔對位，且利於晶片準確置放而避免損壞。
　　如第2D圖所示，將該半導體晶片20收納於該承載板22之開口220中，且該半導體晶片20之非作用面20b藉由黏著層203結合至該金屬層221上，使該金屬層221可供該半導體晶片20散熱之用。
　　接著，於該承載板22之上表面22a及半導體晶片20上形成一介電層23，以包覆該釘頭凸塊21；於本實施例中，該介電層23復填充於該半導體晶片20與該開口220孔壁之間，以強化固定該半導體晶片20。
　　於另一實施態樣中，如第2D’圖所示，亦可先於該半導體晶片20與該開口220孔壁之間填充黏著材23’，再形成該介電層23。
　　如第2E圖所示，於該介電層23上形成複數盲孔230，以對應露出各該釘頭凸塊21。
　　如第2F圖所示，於該介電層23上形成一線路層24，且該線路層24具有複數線路24a、複數電性連接該線路24a之電性接觸墊241、及形成於該盲孔230中之導電盲孔240，以藉由該導電盲孔240電性連接各該釘頭凸塊21與該線路層24。
　　如第2G圖所示，於該介電層23與線路層24上形成一絕緣保護層25，且該絕緣保護層25形成有複數開孔250，令各該電性接觸墊241對應外露於各該開孔250。
　　如第2H圖所示，亦可依需求，於該承載板22之金屬層221上形成一開口區221a，以外露該半導體晶片20之部分非作用面20b，供該半導體晶片20作散熱之用。
　　本發明封裝結構之製法，係將該半導體晶片20嵌埋於該承載板22中，再利用該釘頭凸塊21作為傳輸訊號之元件，以縮短訊號傳輸的距離，而非使用習知技術之金線作電性傳導路徑，故本發明不僅可降低該封裝結構之整體結構高度，且因該釘頭凸塊21之傳導路徑遠短於習知技術之金線，而可提升電性功效，例如：電感與電容之品質，以利於記憶體之頻寬增加。
　　再者，本發明之製法中，因不需進行打線方式，故可減少金材之使用，因而可降低製作成本。
第二實施例
　　請參閱第3A至3F圖，本實施例與第一實施例之差異主要在於線路層之形成態樣，其他封裝結構之相關製程大致相同，故不再贅述。
　　如第3A圖所示，係為第2D圖製程之結構，即介電層33形成於該承載板22及該半導體晶片20上，以包覆各該釘頭凸塊21。
　　如第3B圖所示，於該介電層33表面上形成複數線路槽331，令各該盲孔330連通該線路槽331之底部331a。
　　如第3C圖所示，於該線路槽331中形成線路34a，令該線路34a嵌埋於該介電層33，而該線路34a之頂面外露於該介電層33表面，又同時於該盲孔330中形成導電盲孔340。
　　於本實施例中，該線路34a與該導電盲孔340之間可具有連接墊34b，如第3C(a)圖所示；亦或，該線路34a’直接形成於該導電盲孔340之端面上而無連接墊，如第3C(b)圖所示。
　　如第3D及3D’圖所示，於該介電層33表面上形成複數電性接觸墊341，使該電性接觸墊341之部分底面接著該線路34a之部分頂面，以構成線路層34。
　　如第3E圖所示，於該介電層33與線路層34上形成絕緣保護層25，該絕緣保護層25具有複數開孔250，令各該電性接觸墊341對應外露於各該開孔250。
　　如第3F圖所示，可依需求，於該金屬層221上形成一開口區221a，以外露該半導體晶片20之部分非作用面20b。
第三實施例
　　請參閱第4A至4D圖，本實施例與第二實施例之差異主要在於電性接觸墊之形成態樣，其他封裝結構之相關製程大致相同，故不再贅述。
　　如第4A圖所示，係接續第3A圖之製程，於該介電層43表面上形成線路槽431，令該盲孔430連通該線路槽431之底部431a。
　　如第4B及4B’圖所示，於該盲孔430中形成導電盲孔440，且於該線路槽431中形成線路44a及電性接觸墊441，以構成線路層44，令該線路44a及電性接觸墊441均嵌埋於該介電層43，而該線路44a之頂面及電性接觸墊441之頂面外露於該介電層43表面。
　　如第4C圖所示，於該介電層43與線路層44上形成絕緣保護層25，該絕緣保護層25具有複數開孔250，令各該電性接觸墊441對應外露於各該開孔250。
　　如第4D圖所示，可依需求，於該金屬層221上形成一開口區221a，以外露該半導體晶片20之部分非作用面20b。
　　依第一至第三實施例所述之製法，本發明可製成一種封裝結構，係包括：具有貫穿開口220之承載板22、收納於該開口220中之半導體晶片20、設於該半導體晶片20上之釘頭凸塊21、覆於該承載板22及半導體晶片20上且包覆該釘頭凸塊21之介電層23,33,43、設於該介電層23,33,43上之線路層24,34,44、以及設於該介電層23,33,43與線路層24,34,44上之絕緣保護層25。
　　所述之承載板22之表面上復具有金屬層221，且該金屬層221覆蓋於該開口220之下側。
　　所述之半導體晶片20係具有相對之作用面20a與非作用面20b，該作用面20a上具有複數電極墊200，且該非作用面20b結合至該金屬層221上。
　　所述之釘頭凸塊21係設於該電極墊200上。
　　所述之線路層24,34,44具有複數線路24a,34a,44a、複數電性連接該線路24a,34a,44a之電性接觸墊241,341,441、及設於該介電層23,33,43中以電性連接該釘頭凸塊21之導電盲孔240,340,440。
　　所述之絕緣保護層25係具有複數開孔250，令各該電性接觸墊241,341,441對應外露於各該開孔250。
第四實施例
　　請參閱第5A至5C圖，本實施例與第一實施例之差異主要在於線路層未具有導電盲孔，其他封裝結構之相關製程大致相同，故不再贅述。
　　如第5A圖所示，係接續第2D圖之製程，於該承載板22及半導體晶片20上形成一介電層53，且該介電層53之表面低於該釘頭凸塊21之頂面，以外露該釘頭凸塊21之部分表面。
　　如第5B圖所示，於該介電層53與該釘頭凸塊21上形成線路層54，以電性連接該釘頭凸塊21，又該線路層54具有複數線路54a及複數電性連接該線路54a之電性接觸墊541。
　　如第5C圖所示，於該介電層53與線路層54上形成絕緣保護層25，該絕緣保護層25具有複數開孔250，令各該電性接觸墊541對應外露於各該開孔250。可依需求，於該金屬層221上形成一開口區221a，以外露該半導體晶片20之部分非作用面20b。
第五實施例
　　請參閱第6A至6D圖，本實施例與第四實施例之差異主要在於線路層之形成態樣，其他封裝結構之相關製程大致相同，故不再贅述。
　　如第6A圖所示，係於該承載板22、半導體晶片20及釘頭凸塊21上形成介電層63，且於該介電層63上形成複數線路槽631，該線路槽631之底部631a表面低於該釘頭凸塊21之頂面，以外露該釘頭凸塊21之部分表面。
　　如第6B圖所示，於該線路槽631中形成線路64a，令該線路64a嵌埋於該介電層63且電性連接該釘頭凸塊21，而該線路64a之頂面外露於該介電層63表面。
　　如第6C圖所示，形成電性接觸墊641於該介電層63表面上，使該電性接觸墊641之部分底面接著該線路64a之部分頂面，以構成線路層64（可參考第二實施例之線路層34，差異僅在於導電盲孔之有無）。
　　如第6D圖所示，於該介電層63與線路層64上形成絕緣保護層25，該絕緣保護層25具有複數開孔250，令各該電性接觸墊641對應外露於各該開孔250。可依需求，於該金屬層221上形成一開口區221a，以外露該半導體晶片20之部分非作用面20b。
第六實施例
　　請參閱第7A至7C圖，本實施例與第五實施例之差異主要在於電性接觸墊之形成態樣，其他封裝結構之相關製程大致相同，故不再贅述。
　　如第7A圖所示，係於該介電層73上形成複數線路槽731，該線路槽731之底部731a表面低於該釘頭凸塊21之頂面，以外露該釘頭凸塊21之部分表面。
　　如第7B圖所示，於該線路槽731中形成線路74a及電性接觸墊741，以構成線路層74，令該線路層74嵌埋於該介電層73，而該線路74a之頂面及電性接觸墊741之頂面外露於該介電層73表面。
　　如第7C圖所示，於該介電層73與線路層74上形成絕緣保護層25，該絕緣保護層25具有複數開孔250，令各該電性接觸墊741對應外露於各該開孔250。可依需求，於該承載板22之金屬層221上形成開口區221a，以外露該半導體晶片20之部分非作用面20b。
　　依第四至第六實施例所述之製法，本發明可製成另一種封裝結構，係包括：具有貫穿開口220之承載板22、收納於該開口220中之半導體晶片20、設於該半導體晶片20上之釘頭凸塊21、覆於該承載板22及半導體晶片20上且包覆該釘頭凸塊21之介電層53,63,73、設於該介電層53,63,73上之線路層54,64,74、以及設於該介電層53,63,73與線路層54,64,74上之絕緣保護層25。
　　所述之承載板22之表面上復具有金屬層221，且該金屬層221覆蓋於該開口220之下側。
　　所述之半導體晶片20係具有相對之作用面20a與非作用面20b，該作用面20a上具有複數電極墊200，且該非作用面20b結合至該金屬層221上。
　　所述之釘頭凸塊21係設於該電極墊200上。
　　所述之線路層54,64,74具有複數線路54a,64a,74a、及複數電性連接該線路54a,64a,74a之電性接觸墊541,641,741。
　　所述之絕緣保護層25係具有複數開孔250，令各該電性接觸墊541,641,741對應外露於各該開孔250。
　　綜上所述，本發明封裝結構及其製法，係藉由將該半導體晶片嵌埋於該承載板中，並以釘頭凸塊電性連接該線路層與半導體晶片，不僅降低該封裝結構之整體結構高度，而達到薄化之目的，且因縮短訊號傳輸的距離，而提升電性功效。
　　再者，本發明之製法中，因不需進行打線方式，故可降低材料成本。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1‧‧‧封裝結構
10‧‧‧封裝基板
10a,22a‧‧‧上表面
10b,22b‧‧‧下表面
100,220‧‧‧開口
101‧‧‧打線墊
102‧‧‧植球墊
11,20‧‧‧半導體晶片
11a,20a‧‧‧作用面
11b,20b‧‧‧非作用面
110,200‧‧‧電極墊
12‧‧‧金線
13‧‧‧封裝膠體
14‧‧‧保護材
16‧‧‧焊球
201‧‧‧第一防護層
202‧‧‧第二防護層
203‧‧‧黏著層
21‧‧‧釘頭凸塊
210‧‧‧表面處理層
22‧‧‧承載板
221‧‧‧金屬層
221a‧‧‧開口區
222‧‧‧對位框
23,33,43,53,63,73‧‧‧介電層
23’‧‧‧黏著材
230,330,430‧‧‧盲孔
24,34,44,54,64,74‧‧‧線路層
24a,34a,34a’,44a,54a,64a,74a‧‧‧線路
240,340,440‧‧‧導電盲孔
241,341,441,541,641,741‧‧‧電性接觸墊
25‧‧‧絕緣保護層
250‧‧‧開孔
331,431,631,731‧‧‧線路槽
331a,431a,631a,731a‧‧‧底部
34b‧‧‧連接墊
　　第1圖係為習知記憶體封裝結構之剖視示意圖；
　　第2A至2H圖係為本發明封裝結構之製法之第一實施例的剖視示意圖；其中，第2B’係為第2B圖之另一實施態樣，第2D’圖係為第2D圖之另一實施態樣；
　　第3A至3F圖係為本發明封裝結構之製法之第二實施例的剖視示意圖；其中，第3C(a)及3C(b)圖係為第3C圖之不同態樣之局部上視圖，第3D’圖係為第3D圖之局部上視圖；
　　第4A至4D圖係為本發明封裝結構之製法之第三實施例的剖視示意圖；其中，第4B’圖係為第4B圖之局部上視圖；
　　第5A至5C圖係為本發明封裝結構之製法之第四實施例的剖視示意圖；
　　第6A至6D圖係為本發明封裝結構之製法之第五實施例的剖視示意圖；以及
　　第7A至7C圖係為本發明封裝結構之製法之第六實施例的剖視示意圖。
20‧‧‧半導體晶片
20a‧‧‧作用面
20b‧‧‧非作用面
200‧‧‧電極墊
21‧‧‧釘頭凸塊
22‧‧‧承載板
220‧‧‧開口
221‧‧‧金屬層
23‧‧‧介電層
24‧‧‧線路層
24a‧‧‧線路
240‧‧‧導電盲孔
241‧‧‧電性接觸墊
25‧‧‧絕緣保護層
250‧‧‧開孔

Claims (16)

  1. 一種封裝結構，係包括：承載板，係具有貫穿之開口與設於該承載板表面上之金屬層，且該金屬層覆蓋於該開口之一側；半導體晶片，係收納於該開口中，且具有相對之作用面與非作用面，該作用面上具有複數電極墊，且該非作用面結合至該金屬層上；釘頭凸塊，係設於該電極墊上；介電層，係覆於該承載板及半導體晶片上且包覆該釘頭凸塊，又該介電層表面具有線路槽；線路層，係設於該介電層上，且具有設於該介電層中之導電盲孔，以電性連接該釘頭凸塊，又具有複數線路及複數電性連接該線路之電性接觸墊，使該線路設於該線路槽中，令該線路嵌埋於該介電層，且該線路之頂面外露於該介電層表面，又該電性接觸墊設於該介電層表面上，使該電性接觸墊之部分底面接著該線路之部分頂面；以及絕緣保護層，係設於該介電層與線路層上，且具有複數開孔，令各該電性接觸墊對應外露於各該開孔。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該金屬層具有開口區，以外露該半導體晶片之部分非作用面。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該釘頭凸塊上設有表面處理層。
  4. 一種封裝結構，係包括： 承載板，係具有貫穿之開口與設於該承載板表面上之金屬層，且該金屬層覆蓋於該開口之一側；半導體晶片，係收納於該開口中，且具有相對之作用面與非作用面，該作用面上具有複數電極墊，且該非作用面結合至該金屬層上；釘頭凸塊，係設於該電極墊上；介電層，係覆於該承載板及半導體晶片上，且該介電層外露該釘頭凸塊之部分表面；線路層，係設於該介電層與該釘頭凸塊上，且接觸並電性連接該釘頭凸塊，又具有複數線路及複數電性連接該線路之電性接觸墊；以及絕緣保護層，係設於該介電層與線路層上，且具有複數開孔，令各該電性接觸墊對應外露於各該開孔。
  5. 如申請專利範圍第4項所述之封裝結構，其中，該金屬層具有開口區，以外露該半導體晶片之部分非作用面。
  6. 如申請專利範圍第4項所述之封裝結構，其中，該釘頭凸塊上設有表面處理層。
  7. 如申請專利範圍第4項所述之封裝結構，其中，該介電層表面具有線路槽，該線路槽之底部表面低於該釘頭凸塊之頂面，且該線路設於該線路槽中，令該線路嵌埋於該介電層，而該線路之頂面外露於該介電層表面，又該電性接觸墊設於該介電層表面上，使該電性接觸墊之部分底面接著該線路之部分頂面。
  8. 如申請專利範圍第4項所述之封裝結構，其中，該介電 層表面具有線路槽，該線路槽之底部表面低於該釘頭凸塊之頂面，且該線路及電性接觸墊設於該線路槽中，令該線路層嵌埋於該介電層，而該線路之頂面及電性接觸墊之頂面外露於該介電層表面。
  9. 一種封裝結構之製法，係包括：提供一承載板及一具有相對之作用面與非作用面之半導體晶片，該承載板具有貫穿之開口與設於該承載板表面上之金屬層，該金屬層覆蓋於該開口之一側，且該半導體晶片之作用面上具有複數電極墊；於該電極墊上形成釘頭凸塊；將該半導體晶片收納於該開口中，且該非作用面結合至該金屬層上；於該承載板及半導體晶片上形成介電層，以包覆該釘頭凸塊；於該介電層上形成複數盲孔，以露出該釘頭凸塊，且於該介電層表面上形成線路槽，令該盲孔連通該線路槽之底部；於該介電層上形成線路層，且於該盲孔中形成導電盲孔，以電性連接該釘頭凸塊與線路層，又該線路層具有複數線路及複數電性連接該線路之電性接觸墊，該線路形成於該線路槽中，令該線路嵌埋於該介電層，而該線路之頂面外露於該介電層表面，又該電性接觸墊形成於該介電層表面上，使該電性接觸墊之部分底面接著該線路之部分頂面；以及 於該介電層與線路層上形成絕緣保護層，該絕緣保護層具有複數開孔，令各該電性接觸墊對應外露於各該開孔。
  10. 如申請專利範圍第9項所述之封裝結構之製法，其中，該釘頭凸塊上形成表面處理層。
  11. 如申請專利範圍第9項所述之封裝結構之製法，復包括於該承載板之金屬層上形成開口區，以外露該半導體晶片之部分非作用面。
  12. 一種封裝結構之製法，係包括：提供一承載板及一具有相對之作用面與非作用面之半導體晶片，該承載板具有貫穿之開口與設於該承載板表面上之金屬層，該金屬層覆蓋於該開口之一側，且該半導體晶片之作用面上具有複數電極墊；於該電極墊上形成釘頭凸塊；將該半導體晶片收納於該開口中，且該非作用面結合至該金屬層上；於該承載板及半導體晶片上形成介電層，且該介電層外露該釘頭凸塊之部分表面；於該介電層與該釘頭凸塊上形成線路層，以接觸並電性連接該釘頭凸塊，又該線路層具有複數線路及複數電性連接該線路之電性接觸墊；以及於該介電層與線路層上形成絕緣保護層，該絕緣保護層具有複數開孔，令各該電性接觸墊對應外露於各該開孔。
  13. 如申請專利範圍第12項所述之封裝結構之製法，其中，該釘頭凸塊上形成表面處理層。
  14. 如申請專利範圍第12項所述之封裝結構之製法，復包括於該介電層上形成線路槽，該線路槽之底部表面低於該釘頭凸塊之頂面，且該線路形成於該線路槽中，令該線路嵌埋於該介電層，而該線路之頂面外露於該介電層表面，又該電性接觸墊形成於該介電層表面上，使該電性接觸墊之部分底面接著該線路之部分頂面。
  15. 如申請專利範圍第12項所述之封裝結構之製法，復包括於該介電層上形成線路槽，該線路槽之底部表面低於該釘頭凸塊之頂面，且該線路及電性接觸墊形成於該線路槽中，令該線路層嵌埋於該介電層，而該線路之頂面及電性接觸墊之頂面外露於該介電層表面。
  16. 如申請專利範圍第12項所述之封裝結構之製法，復包括於該承載板之金屬層上形成開口區，以外露該半導體晶片之部分非作用面。
TW100116975A 2011-05-13 2011-05-13 封裝結構及其製法 TWI418265B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100116975A TWI418265B (zh) 2011-05-13 2011-05-13 封裝結構及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100116975A TWI418265B (zh) 2011-05-13 2011-05-13 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201247039A TW201247039A (en) 2012-11-16
TWI418265B true TWI418265B (zh) 2013-12-01

Family

ID=48094688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116975A TWI418265B (zh) 2011-05-13 2011-05-13 封裝結構及其製法

Country Status (1)

Country Link
TW (1) TWI418265B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222838B2 (en) 2020-05-28 2022-01-11 Unimicron Technology Corporation Embedded component substrate structure having bridge chip and method for manufacturing the same
US11497115B2 (en) 2020-05-28 2022-11-08 Unimicron Technology Corp. Carrier board structure with an increased core-layer trace area and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041801A (ja) * 2006-08-03 2008-02-21 Renesas Technology Corp 半導体装置
TW200837905A (en) * 2007-03-09 2008-09-16 Phoenix Prec Technology Corp Chip carrier structure having semiconductor chip embedded therein and metal protection layer formed thereon and fabrication method thereof
TW200901846A (en) * 2007-06-25 2009-01-01 Phoenix Prec Technology Corp Circuit board structure and method thereof
JP2010093106A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041801A (ja) * 2006-08-03 2008-02-21 Renesas Technology Corp 半導体装置
TW200837905A (en) * 2007-03-09 2008-09-16 Phoenix Prec Technology Corp Chip carrier structure having semiconductor chip embedded therein and metal protection layer formed thereon and fabrication method thereof
TW200901846A (en) * 2007-06-25 2009-01-01 Phoenix Prec Technology Corp Circuit board structure and method thereof
JP2010093106A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11222838B2 (en) 2020-05-28 2022-01-11 Unimicron Technology Corporation Embedded component substrate structure having bridge chip and method for manufacturing the same
US11497115B2 (en) 2020-05-28 2022-11-08 Unimicron Technology Corp. Carrier board structure with an increased core-layer trace area and method for manufacturing same

Also Published As

Publication number Publication date
TW201247039A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
TWI420634B (zh) 封裝結構及其製法
TWI418003B (zh) 嵌埋電子元件之封裝結構及其製法
TWI587412B (zh) 封裝結構及其製法
TWI434629B (zh) 半導體封裝結構及其製法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI451543B (zh) 封裝結構及其製法暨封裝堆疊式裝置
TWI660476B (zh) 封裝結構及其製法
TW201517240A (zh) 封裝結構及其製法
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TW201428936A (zh) 將中央處理單元／圖形處理單元／邏輯晶片嵌入疊合式封裝結構基板之方法
TW201304116A (zh) 層疊封裝及其形成方法
TWI446508B (zh) 無核心式封裝基板及其製法
TW200908268A (en) Packaging substrate structure with capacitor embedded therein and method for fabricating the same
US20120146242A1 (en) Semiconductor device and method of fabricating the same
TW201347138A (zh) 半導體封裝件及其製法
TWI418265B (zh) 封裝結構及其製法
TWI421995B (zh) 半導體封裝結構及其製法
TWI438880B (zh) 嵌埋穿孔晶片之封裝結構及其製法
JP2008010705A (ja) チップ埋め込み基板のパッケージ構造
TWI434382B (zh) 嵌埋有電子元件之封裝結構及其製法
TWI354338B (en) Carrier structure for semiconductor component and
TWI438881B (zh) 封裝結構及其製法
TWI425886B (zh) 嵌埋有電子元件之封裝結構及其製法
TWM524553U (zh) 半導體封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees