JP6117790B2 - 配線基板、それを備えた実装構造体 - Google Patents

配線基板、それを備えた実装構造体 Download PDF

Info

Publication number
JP6117790B2
JP6117790B2 JP2014528102A JP2014528102A JP6117790B2 JP 6117790 B2 JP6117790 B2 JP 6117790B2 JP 2014528102 A JP2014528102 A JP 2014528102A JP 2014528102 A JP2014528102 A JP 2014528102A JP 6117790 B2 JP6117790 B2 JP 6117790B2
Authority
JP
Japan
Prior art keywords
layer
resin
inorganic insulating
insulating particles
layer region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014528102A
Other languages
English (en)
Other versions
JPWO2014021186A1 (ja
Inventor
林　桂
桂 林
啓作 松本
啓作 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2014021186A1 publication Critical patent/JPWO2014021186A1/ja
Application granted granted Critical
Publication of JP6117790B2 publication Critical patent/JP6117790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子機器に使用される配線基板、それを備えた実装構造体に関する。
従来、電子機器に使用される実装構造体としては、配線基板に電子部品を実装したものが知られている。
例えば、特開２０１１−１８７４７３号公報には、導電層と導電層を覆った樹脂層とを備えた配線基板が開示されている。この樹脂層は、樹脂部とこの樹脂部に分散された無機絶縁粒子とを含むとともに導電層の一主面および側面に接している。
ところで、無機絶縁粒子と樹脂部とは材料特性が異なることから、無機絶縁粒子と樹脂部との接着強度は小さい。一方、配線基板に電子部品を実装する時にはんだリフローを行なうと、配線基板に熱が加わる。この際、導電層の熱膨張率と樹脂層の熱膨張率との違いに起因した熱応力が、導電層の一主面と側面との角部の近傍に集中しやすい。その結果、この角部から接着強度の小さい樹脂部と無機絶縁粒子との接着面に向かってクラックが生じることがある。特に、電子部品との接続信頼性の向上を目的として、配線基板の熱膨張率を低減するために無機絶縁粒子の含有割合を大きくすると、このクラックは生じやすくなる。
このように樹脂層にクラックが生じると、導電層に電圧が印加された際に、この電圧によってイオン化した導電層の一部がクラックに侵入し、隣り合う導電層同士が電気的に短絡しやすくなる（イオンマイグレーション）。それゆえ、配線基板の電気的信頼性が低下しやすい。
本発明は、電気的信頼性を改善した配線基板、それを備えた実装構造体を提供することを目的とするものである。
本発明の一形態における配線基板は、第１導電層と、１つの樹脂部および該樹脂部に分散した複数の無機絶縁粒子を有する、前記第１導電層を覆った第１樹脂層とを備えている。該第１樹脂層は、前記第１導電層の一主面および側面に接して該第１導電層を被覆する第１層領域と、該第１層領域の前記第１導電層とは反対側に位置し、前記第１層領域に配された第２層領域とを具備している。前記複数の無機絶縁粒子は、前記第１層領域に配された複数の第１無機絶縁粒子と、前記第２層領域に配された複数の第２無機絶縁粒子とを含んでいる。前記第１層領域における前記第１無機絶縁粒子の含有割合は、前記第２層領域における前記第２無機絶縁粒子の含有割合よりも小さく、前記第１層領域における前記第１無機絶縁粒子の含有割合は、前記第２層領域側から前記第１導電層側に向かって小さくなっている。
本発明の一形態における配線基板によれば、配線基板の電気的信頼性を高めることができる。
本発明の第１実施形態における実装構造体を厚み方向（Ｚ方向）に切断した断面図である。 図１に示した実装構造体のＡ１部分の拡大図である。 図１に示した実装構造体のＡ２部分の拡大図である。 （ａ）〜（ｄ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ３部分の拡大図であり、（ｄ）は（ｃ）のＡ４部分の拡大図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ５部分の拡大図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ６部分の拡大図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ７部分の拡大図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ８部分の拡大図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ９部分の拡大図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図である。 （ａ）〜（ｄ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ１０部分の拡大図であり、（ｄ）は（ｃ）のＡ１１部分の拡大図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図である。 （ａ）および（ｂ）は、それぞれ図１に示した実装構造体の製造工程を説明する厚み方向に切断した断面図である。 本発明の第２実施形態における実装構造体を厚み方向に切断した断面図である。 図１４に示した実装構造体のＡ１２部分の拡大図である。 （ａ）〜（ｄ）は、それぞれ図１４に示した実装構造体の製造工程を説明する厚み方向に切断した断面図であり、（ｂ）は（ａ）のＡ１３部分の拡大図であり、（ｄ）は（ｃ）のＡ１４部分の拡大図である。
＜第１実施形態＞
（実装構造体）
以下に、本発明の第１実施形態における配線基板を備えた実装構造体を、図面を参照しつつ詳細に説明する。
図１に示した実装構造体１は、例えば、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用される。この実装構造体１は、電子部品２と、この電子部品２が一主面に実装された配線基板３とを含んでいる。
電子部品２は、例えばＩＣ、ＬＳＩ、ＣＭＯＳもしくはＬＥＤなどの半導体素子、またはＳＡＷデバイスなどの弾性波素子などである。この電子部品２は、はんだなどの導電材料からなるバンプ４を介して、配線基板３にフリップチップ実装されている。この電子部品２は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料からなる。
（配線基板）
配線基板３は、電子部品２を支持するとともに、電子部品２を駆動もしくは制御するための電源や信号を電子部品２へ供給する機能を有する。この配線基板３は、コア基板５と、コア基板５の両主面に形成された一対のビルドアップ層６とを含んでいる。
（コア基板）
コア基板５は、基体７と、基体７の両主面に形成された一対の導電層８と、基体７を貫通して一対の導電層８同士を電気的に接続した円筒状のスルーホール導体９と、スルーホール導体９の内部に充填された絶縁体１０とを含んでいる。
基体７は、図２に示したように、第１樹脂部１１と、第１樹脂部１１に被覆された基材１２と、第１樹脂部１１中に配された複数の第１無機絶縁粒子１３Ａおよび複数の第２無機絶縁粒子１３Ｂ（以下、複数の無機絶縁粒子１３ともいう）とを含んでいる。そして、基体７は、第１層領域Ｒ１と第１層領域Ｒ１の両主面に位置した一対の第２層領域Ｒ２とを具備している。第１層領域Ｒ１は、第１樹脂部１１と、第１樹脂部１１中に配された基材１２と、第１樹脂部１１中に配された複数の第１無機絶縁粒子１３Ａとを有する。第２層領域Ｒ２は、第１樹脂部１１と、第１樹脂部１１中に配された複数の第２無機絶縁粒子１３Ｂとを有している。本実施形態の第２層領域Ｒ２は、基材１２を含んでいない。
なお、図２に示したように、基体７における第１層領域Ｒ１と第２層領域Ｒ２との間には、第１無機絶縁粒子１３Ａまたは第２無機絶縁粒子１３Ｂが整列した境界面Ｓが形成されていてもよい。
基体７の第１層領域Ｒ１の厚みは、例えば２５μｍ以上１２００μｍ以下である。基体７の第２層領域Ｒ２の厚みは、例えば５μｍ以上５０μｍ以下である。基体７の第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合は、例えば２体積％以上４０体積％以下である。基体７の第２層領域Ｒ２における第２無機絶縁粒子１３Ｂの含有割合は、例えば４５体積％以上８５体積％以下である。
なお、基体７の第１層領域Ｒ１または第２層領域Ｒ２の厚みは、基体７の厚み方向に沿った断面を走査型電子顕微鏡（ＳＥＭ）で観察し、厚み方向に沿った長さを１０箇所以上測定し、その平均値を算出することにて測定される。基体７における樹脂部１１の含有割合（体積％）、基体７における基材７の含有割合（体積％）および基体７における無機絶縁粒子１３の含有割合（体積％）は、基体７の厚み方向に沿った断面についてＳＥＭによる撮影画像から画像解析装置などを用いてそれぞれの面積比率（面積％）を測定し、この面積比率を体積比率（体積％）とみなすことで求める。
第１樹脂部１１は、基体７の主要部をなすものである。第１樹脂部１１は、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂、全芳香族ポリアミド樹脂またはポリイミド樹脂などの樹脂材料からなる。
基材１２は、基体７のヤング率を高めるとともに、基体７の熱膨張率を低減するものである。この基材１２は、例えば繊維によって構成された織布もしくは不織布、または繊維を一方向に配列したものなどである。繊維は、例えばガラス繊維、樹脂繊維または炭素繊維などである。
第１無機絶縁粒子１３Ａは、基体７のヤング率を高めるとともに、基体７の熱膨張率を低減するものである。この第１無機絶縁粒子１３Ａは、例えば、酸化ケイ素、酸化アルミニウム、酸化マグネシウムまたは酸化カルシウムなどの無機絶縁材料からなり、中でも、酸化ケイ素からなることが望ましい。
第１無機絶縁粒子１３Ａの平均粒子径は、例えば０．２μｍ以上２μｍ以下である。複数の第１無機絶縁粒子１３Ａの最大粒子径は、例えば１μｍ以上３μｍ以下である。なお、第１無機絶縁粒子１３Ａの平均粒子径は、基体７の厚み方向に沿った断面をＳＥＭで観察し、それぞれ２０個以上５０個以下の粒子を含むように拡大した断面を撮影し、この拡大した断面にて各粒子の最大幅を測定し、その測定値を平均することによって求める。第１無機絶縁粒子１３Ａの最大粒子径は、配線基板３の一主面を厚み方向に研摩して第１樹脂層１４の一主面を露出させ、この露出した面において露出した樹脂部１１の一部を除去する。そして、露出した面をＳＥＭで観察して、一番大きい粒子の最大幅を測定することで最大粒子径を求める。
第２無機絶縁粒子１３Ｂは、第１無機絶縁粒子１３Ａと同様の機能を有し、例えば同様の材料からなる。この第２無機絶縁粒子１３Ｂの平均粒子径は、例えば０．４μｍ以上４μｍ以下である。複数の第２無機絶縁粒子１３Ｂの最大粒子径は、例えば１．５μｍ以上８μｍ以下である。なお、第２無機絶縁粒子１３Ｂの平均粒子径および最大粒子径は、第１無機絶縁粒子１３Ａと同様に測定される。
導電層８は、基体７の主面上に部分的に形成されており、接地用配線、電力供給用配線または信号用配線などの配線として機能するものである。導電層８は、例えば、銅、銀、金、アルミニウム、ニッケルまたはクロムなどの金属材料からなり、中でも、銅からなることが望ましい。
スルーホール導体９は、基体７を厚み方向に貫通し、コア基板５の両主面に形成された一対のビルドアップ層６同士を電気的に接続するものである。スルーホール導体９は、例えば、導電層８と同様の金属材料からなる。
絶縁体１０は、導電層８を支持するものであり、円筒状であるスルーホール導体９の内部に充填されている。この絶縁体１０は、例えば、ポリイミド樹脂またはエポキシ樹脂などの樹脂材料からなる。
（ビルドアップ層）
ビルドアップ層６は、複数の導電層８と複数の第１樹脂層１４と複数のビア導体１５とを含んでいる。導電層８と第１樹脂層１４とは交互に積層されている。第１樹脂層１４を貫通したビア導体１５によって、厚み方向に離れた導電層８同士が電気的に接続されている。
ビルドアップ層６の導電層８は、第１樹脂層１４の主面上に部分的に形成されており、コア基板５の導電層８と同様の機能および構成を有する。
第１樹脂層１４は、ビルドアップ層６において厚み方向に離れた導電層８同士または平面方向に離れたビア導体１５同士を絶縁するものである。この第１樹脂層１４は、第１樹脂部１１と第１樹脂部１１中に配された複数の第１無機絶縁粒子１３Ａとを有している。本実施形態の第１樹脂層１４は基材１２を含んでいないが、第１樹脂層１４は基材１２を含んでいても構わない。
また、第１樹脂層１４は、導電層８の一主面および側面に接した第１層領域Ｒ１と、第１層領域Ｒ１の導電層８とは反対側に位置した第２層領域Ｒ２とを具備している。すなわち、第１層領域Ｒ１は、第２層領域Ｒ２と導電層８との間に介在しており、この導電層８を被覆している。また、第２層領域Ｒ２は、この導電層８から厚み方向に離れた他の導電層８を支持している。
また、第１層領域Ｒ１は、第１樹脂部１１と第１樹脂部１１中に配された複数の第１無機絶縁粒子１３Ａとを有している。第２層領域Ｒ２は、第１樹脂部１１と第１樹脂部１１中に配された複数の第２無機絶縁粒子１３Ｂとを有している。
また、図３に示したように、第１樹脂層１４における第１層領域Ｒ１と第２層領域Ｒ２との間には、第１無機絶縁粒子１３Ａまたは第２無機絶縁粒子１３Ｂが整列した境界面Ｓが形成されていてもよい。
第１樹脂層１４の第１層領域Ｒ１の厚みは、例えば５μｍ以上５０μｍ以下である。第
１樹脂層１４における他の構成は、基体７と同様である。なお、第１樹脂層１４の第１層領域Ｒ１の厚みは、基体７と同様に測定される。
ビア導体１５は、厚み方向に離れた導電層８同士を相互に接続するものである。ビア導体１５は、例えばコア基板５に向かって径が小さくなるテーパー状である。ビア導体１５は、例えば、導電層８と同様の金属材料からなる。
ここで、本実施形態の第１樹脂層１４において、第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合は、第２層領域Ｒ２における第２無機絶縁粒子１３Ｂの含有割合よりも小さい。
その結果、第２層領域Ｒ２においては、一般的に樹脂材料よりも熱膨張率が小さい無機絶縁材料からなる第２無機絶縁粒子１３Ｂの含有割合が大きいため、第２層領域Ｒ２の熱膨張率を低減できる。したがって、第１樹脂層１４の熱膨張率を低減できるため、電子部品２と配線基板３との熱膨張率の差を低減できる。このため、配線基板３に熱が加わった際に、電子部品２と配線基板３との間に加わる応力を低減し、電子部品２と配線基板３との接続信頼性を向上させることができる。
ところで、配線基板３に熱が加わると、導電層８と第１樹脂層１４との熱膨張率の差に起因した応力が、第１樹脂層１４における導電層８の一主面および側面の間の角部の近傍領域に集中しやすい。
一方、本実施形態の第１樹脂層１４においては、導電層８の一主面および側面に接した第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合が小さいため、第１無機絶縁粒子１３Ａよりも弾性変形しやすい樹脂部１１によって第１層領域Ｒ１に加わる応力をより緩和することができる。これにより、第１層領域Ｒ１において、導電層８の角部の近傍領域におけるクラックの発生を低減できる。したがって、隣り合う導電層８同士のイオンマイグレーションを低減でき、ひいては配線基板３の電気的信頼性を向上させることができる。
本実施形態の第１樹脂層１４は、１つの樹脂部１１から構成されている。この第１樹脂層１４は、１つの樹脂部１１中に複数の無機絶縁粒子１３が配されており、複数の無機絶縁粒子１３の含有割合がそれぞれ異なった第１層領域Ｒ１および第２層領域Ｒ２を具備している。すなわち、複数の無機絶縁粒子１３の含有割合が異なった２層の樹脂層を積層して１層の樹脂層とするのではなく、１層の樹脂層の中で複数の無機絶縁粒子１３の含有割合が異なった２つの層領域を具備している。
その結果、第１樹脂層１４は、１つの樹脂部１１から構成されていることから、第１層領域Ｒ１と第２層領域Ｒ２との接着強度を高めることができる。それゆえ、第１層領域Ｒ１と第２層領域Ｒ２との熱膨張率の違いに起因した熱応力が第１層領域Ｒ１と第２層領域Ｒ２との間に加わった際に、第１層領域Ｒ１と第２層領域Ｒ２との剥離を低減できる。
本実施形態において、第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合は、厚み方向において、第２層領域Ｒ２側から導電層８側に向かって小さくなっている。その結果、第１層領域Ｒ１の第２層領域Ｒ２側の部分においては、第１無機絶縁粒子１３Ａの含有割合が大きくなることから、熱膨張率を低減できる。第１層領域Ｒ１の導電層８側の部分においては、第１無機絶縁粒子１３Ａの含有割合が小さくなることから、クラックの発生を低減できる。
本実施形態の第１樹脂層１４において、複数の第２無機絶縁粒子１３Ｂの平均粒子径は、複数の第１無機絶縁粒子１３Ａの平均粒子径よりも大きい。その結果、第１層領域Ｒ１で生じたクラックが第２層領域Ｒ２に達した場合に、平均粒子径の大きい第２無機絶縁粒子１３Ｂによってクラックの伸長を抑制できる。
本実施形態の第１樹脂層１４において、複数の第２無機絶縁粒子１３Ｂの粒子径における標準偏差は、複数の第１無機絶縁粒子１３Ａの粒子径における標準偏差よりも大きい。その結果、粒子径の大きな第２無機絶縁粒子１３Ｂ同士の間に、粒子径の小さな第２無機絶縁粒子１３Ｂが入り込むため、第２層領域Ｒ２における第２無機絶縁粒子１３Ｂの含有割合をより大きくすることができる。したがって、第１樹脂層１４のヤング率を高めつつ、第１樹脂層１４の熱膨張率を低減できる。
なお、複数の第１無機絶縁粒子１３Ａの粒子径における標準偏差と複数の第２無機絶縁粒子１３Ｂの粒子径における標準偏差との大小関係は、以下のように判断する。まず、配線基板３の一主面を厚み方向に研摩して、第１層領域Ｒ１または第２層領域Ｒ２を露出させる。次いで、この露出面において、第１層領域Ｒ２または第２層領域Ｒ２の露出した樹脂部１１の厚みのうち例えば１０％以上９０％以下をエッチングして、第１層領域Ｒ１または第２層領域Ｒ２における無機絶縁粒子１３を収集する。次いで、例えばレーザー回折散乱法によって、収集した無機絶縁粒子１３の粒度分布を測定する。そして、その測定値から、複数の第１無機絶縁粒子１３Ａの平均粒子径からの分布および複数の第２無機絶縁粒子１３Ｂの平均粒子径からの分布を比較することによって、複数の第１無機絶縁粒子１３Ａの粒子径における標準偏差と複数の第２無機絶縁粒子１３Ｂの粒子径における標準偏差との大小関係を判断する。
本実施形態の第１樹脂層１４において、複数の第２無機絶縁粒子１３Ｂは、互いに接している。その結果、第２層領域Ｒ２における複数の第２無機絶縁粒子１３Ｂの含有割合が増加するため、第２層領域Ｒ２の熱膨張率を低減できる。
本実施形態の第１樹脂層１４において、複数の第１無機絶縁粒子１３Ａは、互いに離れている。その結果、第１層領域Ｒ１における樹脂部１１の含有割合が増加するため、第１樹脂層１４におけるクラックの発生を低減できる。
なお、第１無機絶縁粒子１３Ａおよび第２無機絶縁粒子１３Ｂのそれぞれにおいて互いに粒子が接しているか否かは、配線基板３の厚み方向（Ｚ方向）に沿った断面において、断面に露出した樹脂部１１の一部を除去し、樹脂部１１が除去された断面をＳＥＭで観察することによって確認される。
本実施形態の第１樹脂層１４において、複数の第２無機絶縁粒子１３Ｂの最大粒子径は、複数の第１無機絶縁粒子１３Ａの最大粒子径よりも大きい。その結果、第２層領域Ｒ２のヤング率を、第１層領域Ｒ１のヤング率よりも良好に高めることができる。したがって、第１層領域Ｒ１よりも配線基板３の外側に位置する第２層領域Ｒ２のヤング率を高めることによって、配線基板３の反りを抑制することができる。
本実施形態の第１樹脂層１４において、第１無機絶縁粒子１３Ａと第２無機絶縁粒子１３Ｂとは、同じ材料からなる。その結果、第１層領域Ｒ１と第２層領域Ｒ２との材料特性を近づけることができるため、第１層領域Ｒ１と第２層領域Ｒ２との境界面Ｓに加わる応力を低減できる。したがって、第１層領域Ｒ１および第２層領域Ｒ２の剥離を低減し、第１樹脂層１４におけるクラックの発生を低減できる。
一方、本実施形態の基体７において、第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合は、第２層領域Ｒ２における第２無機絶縁粒子１３Ｂの含有割合よりも小さい。
その結果、第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合を小さくすることによって、樹脂部１１と基材１２との接着面積を大きくして、樹脂部１１と基材１２との接着強度を高めることができる。したがって、樹脂部１１が基材１２から剥離することを低減し、この剥離に起因したスルーホール導体９同士のイオンマイグレーションを低減できる。
さらに、第２層領域Ｒ２における第２無機絶縁粒子１３Ｂの含有割合を大きくすることによって、第２層領域Ｒ２の熱膨張率を低減することができる。したがって、基体７の平面方向への熱膨張率を低減し、ひいては電子部品２と配線基板３との熱膨張率の差を低減することができる。
また、一対の第２層領域Ｒ２が基体７の両主面に位置するため、基体７の両主面における熱膨張率の差を低減し、熱膨張に起因した基体７の反りを低減できる。したがって、配線基板３に電子部品２を実装する際の不良を低減することができる。また、配線基板３と電子部品２との接続信頼性を高めることができる。
なお、基体７の第１無機絶縁粒子１３Ａおよび第２無機絶縁粒子１３Ｂは、第１樹脂層１４の第１無機絶縁粒子１３Ａおよび第２無機絶縁粒子１３Ｂと同様の構成を有していても構わない。
（実装構造体の製造方法）
次に、前述した実装構造体１の製造方法を、図４から図１３を参照しつつ説明する。
（１）図４（ａ）および図４（ｂ）に示したように、溶剤１６とこの溶剤１６中に分散した複数の第２無機絶縁粒子１３Ｂとを有するゾル１７を準備する。このゾル１７は、例えば、第２無機絶縁粒子１３Ｂを７体積％以上５０体積％以下含み、溶剤１６を５０体積％以上９３体積％以下含んでいる。
ゾル１７に含まれる溶剤１６は、例えば、メタノール、イソプロパノール、メチルイソブチルケトンまたはメチルエチルケトンを含む有機溶剤を使用することができる。その結果、ゾル１７において、これらの溶剤１６が複数の第２無機絶縁粒子１３Ｂと濡れ性が良いことから、複数の第２無機絶縁粒子１３Ｂ同士の凝集を抑制し、溶剤１６中に複数の第２無機絶縁粒子１３Ｂを良好に分散させることができる。なお、溶剤１６としては、他の有機溶剤を用いても構わないし、水を用いても構わない。
（２）図４（ｃ）および図４（ｄ）に示したように、支持シート１８を準備し、支持シート１８の一主面にゾル１７を層状に塗布する。
支持シート１８は、ポリエチレン、ポリエチレンテレフタレートもしくはポリエチレンナフタレートなどを含む樹脂フィルム、または銅などを含む金属箔を用いることができる。ゾル１７の塗布には、例えば、ディスペンサー、バーコーター、ドクターブレード、ダイコーターまたはスクリーン印刷を用いることができる。
（３）図５（ａ）および図５（ｂ）に示したように、支持シート１８の主面に塗布したゾル１７から溶剤１６を蒸発させて、ゾル１７を乾燥させる。そして、支持シート１８の主面に複数の第２無機絶縁粒子１３Ｂを残存させる。その結果、支持シート１８の主面に、粉末層１９を形成することができる。この粉末層１９は、三次元的に互いの一部で接した複数の第２無機絶縁粒子１３Ｂを有するとともに、複数の第２無機絶縁粒子１３Ｂ同士間に空隙Ｇを有する。この空隙Ｇは、開気孔であり、粉末層１９の支持シート１８とは反対側の主面に開口している。
なお、図５（ｂ）は、粉末層１９を厚み方向に沿って切断した断面図であるが、複数の第２無機絶縁粒子１３Ｂは三次元的に互いの一部で接していることから、粉末層１９の断面において必ずしも複数の第２無機絶縁粒子１３Ｂの接点が観察できるとは限らない。
ここで、工程（１）のゾル１７の準備において、溶剤１６中に複数の第２無機絶縁粒子１３Ｂを良好に分散させ、複数の第２無機絶縁粒子１３Ｂ同士の凝集を抑制していることから、本工程において、溶剤１６を蒸発させた時に、粉末層１９の厚みのばらつきを小さくすることができる。その結果、第１樹脂層１４の厚みを全体にわたって均一にすることができる。
ゾル１７の乾燥は、例えば、加熱または風乾によって行なう。また、ゾル１７の乾燥時間は、例えば２０秒以上３０分以下である。また、ゾル１７の乾燥温度は、例えば２０℃以上、溶剤１６の沸点（２種類以上の溶剤１６を混合している場合には、最も沸点の低い溶剤１６の沸点）未満の温度である。
（４）図６（ａ）および図６（ｂ）に示したように、未硬化の第１樹脂１１ｘと、未硬化の第１樹脂１１ｘに被覆された基材１２と、未硬化の第１樹脂１１ｘに分散された第１無機絶縁粒子１３Ａとを含む樹脂基体層７ｙを１層あるいは複数層含む基体前駆体７ｘを準備する。そして、図７（ａ）〜図８（ｂ）に示したように、基体前駆体７ｘの両主面に粉末層１９を積層し、基体前駆体７ｘの未硬化の第１樹脂１１ｘの少なくとも一部を粉末層１９の空隙Ｇに充填する。
具体的には、図７（ａ）および図７（ｂ）に示したように、粉末層１９の支持シート１８とは反対側の主面を基体前駆体７ｘの主面に接しつつ、支持シート１８、粉末層１９および基体前駆体７ｘを積層する。これにより、支持シート１８、粉末層１９および基体前駆体７ｘを有する積層体２０を形成する。
そして、図８（ａ）および図８（ｂ）に示したように、積層体２０を、未硬化の第１樹脂１１ｘの硬化開始温度未満の温度で加熱しつつ厚み方向に加圧する。これにより、加熱によって軟化した未硬化の第１樹脂１１ｘを流動させて、未硬化の第１樹脂１１ｘの少なくとも一部を粉末層１９の空隙Ｇ内に充填する。
本工程において、第１樹脂１１ｘの加熱温度は、例えば６５℃以上１５０℃以下である。第１樹脂１１ｘの加圧圧力は、例えば０．２ＭＰａ以上３ＭＰａ以下である。
（５）図９（ａ）および図９（ｂ）に示したように、積層体２０を未硬化の第１樹脂１１ｘの硬化開始温度以上熱分解温度未満の温度で加熱しつつ厚み方向に加圧する。これにより、未硬化の第１樹脂１１ｘを熱硬化させて第１樹脂部１１とする。その結果、第１層領域Ｒ１と、第１層領域Ｒ１の両主面に配された一対の第２層領域Ｒ２とを具備する基体７を形成することができる。第１層領域Ｒ１は、第１樹脂部１１と、この第１樹脂部１１に被覆された基材１２と、第１樹脂部１１中に配された複数の第１無機絶縁粒子１３Ａとを有する。第２層領域Ｒ２は、第１樹脂部１１と、第１樹脂部１１中に配された複数の第２無機絶縁粒子１３Ｂとを有する。
本工程において、第１樹脂１１ｘの加熱温度は、例えば１６０℃以上２４０℃以下の温度である。第１樹脂１１ｘの加熱圧力は、例えば０．２ＭＰａ以上３ＭＰａ以下である。
ところで、基体を形成する際に、未硬化の樹脂と複数の無機絶縁粒子との混合物を例えばドクターブレードなどを用いて層状に成形することがある。この場合には、無機絶縁粒子の含有割合を大きくすると、混合物の流動性が低下する。したがって、混合物を層状に成形する際に不良が生じやすくなる。
一方、本実施形態においては、基体７を形成する際に、支持シート１８上に粉末層１９を形成した後、基体前駆体７の両主面に粉末層１９を配し、粉末層１９の空隙Ｇに未硬化の第１樹脂１１ｘを充填している。その結果、混合物を層状に成形する工程が不要であることから、無機絶縁粒子１３の含有割合が大きい基体７を歩留まりよく形成することができる。
また、粉末層１９によって基体７における無機絶縁粒子１３の含有割合を大きくしているため、基体前駆体７ｘにおける複数の第１無機絶縁粒子１３Ａの含有割合を小さくすることができる。その結果、基体前駆体７ｘにおける基材１２周囲の気泡を低減することができる。
（６）図１０（ｂ）に示したように、基体７の両主面に形成された一対の導電層８と、基体７を貫通して一対の導電層８同士を電気的に接続した円筒状のスルーホール導体９とを形成する。具体的には、例えば以下のように行なう。
まず、図１０（ａ）に示したように、基体７に、例えばドリル加工またはレーザー加工などによって、支持シート１８および基体７を厚み方向に貫通したスルーホールを複数形成する。次に、図１０（ｂ）に示したように、支持シート１８を機械的または化学的に剥離した後、例えば無電解めっき法および電気めっき法などによって、円筒状のスルーホール導体９を形成する。次に、円筒状のスルーホール導体９の内部に絶縁体１０を形成する。次に、例えば無電解めっき法および電気めっき法などを用いたセミアディティブ法またはサブトラクティブ法などによって、所望の形状の導電層８を形成する。
（７）図１１（ａ）〜図１１（ｄ）に示したように、未硬化の第１樹脂１１ｘと、工程（３）と同様の工程で作製された粉末層１９とを準備し、未硬化の第１樹脂１１ｘの少なくとも一部を粉末層１９の空隙Ｇに充填する。その結果、粉末層１９と、粉末層１９の空隙Ｇに充填された未硬化の第１樹脂１１ｘとを含む第１樹脂層前駆体１４ｘを形成する。
ここで、本実施形態においては、第１樹脂層前駆体１４ｘを形成する際に、支持シート１８上に無機粉末層１９を形成した後、無機粉末層１９の間隙Ｇに未硬化の第１樹脂１１ｘを充填している。したがって、混合物を層状に成形する工程が不要であることから、複数の第２無機絶縁粒子１３Ｂの含有割合が大きい第１樹脂層前駆体１４ｘを歩留まりよく形成することができる。
未硬化の第１樹脂１１ｘは、第２無機絶縁粒子１３Ｂとの濡れ性の観点から、エポキシ樹脂が望ましい。また、第２無機絶縁粒子１３Ｂは、未硬化の第１樹脂１１ｘとの濡れ性の観点から、例えば３−アミノプロピルトリメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、アリルトリメトキシシランまたは３−アクリロキシプロピルトリメトキシシランなどのシラン系のカップリング剤をその表面に塗布しておくことが望ましい。
また、粉末層１９の空隙Ｇは、複数の第２無機絶縁粒子１３Ｂに囲まれている。複数の第２無機絶縁粒子１３Ｂの平均粒子径は、０．４μｍ以上４μｍ以下であることから、粉末層１９の空隙Ｇが小さくなりすぎることを抑制することができる。したがって、粉末層１９の空隙Ｇにおける未硬化の第１樹脂１１ｘの充填効率を向上させることができる。
また、未硬化の第１樹脂１１ｘは、例えばシート状である。その結果、第１樹脂層前駆体１４ｘの厚さを高精度に調整することができ、導電層８の信号特性を向上させることができる。シート状である未硬化の第１樹脂１１ｘは、例えばＩＳＯ４７２：１９９９に準ずるＢ−ステージの状態である。
この場合に第１樹脂１１ｘの充填は、例えば以下のように行なう。まず、例えば真空ラミネーター法などによって、シート状である未硬化の第１樹脂１１ｘを、粉末層１９の支持シート１８とは反対側の主面に積層する。次に、支持シート１８、粉末層１９および第１樹脂１１ｘを、第１樹脂１１ｘの硬化開始温度未満の温度で加熱しつつ厚み方向に加圧する。これにより、第１樹脂１１ｘを粉末層１９の空隙Ｇに充填する。この加熱加圧の条件は、例えば工程（４）と同様である。
また、未硬化の第１樹脂１１ｘは、例えば液状であってもよい。その結果、第１樹脂１１ｘの粘度が小さくなることから、粉末層１９の空隙Ｇにおける第１樹脂１１ｘの充填効率を向上させることができる。液状である未硬化の第１樹脂１１ｘは、例えばＩＳＯ４７２：１９９９に準ずるＡ−ステージの状態である。
この場合に第１樹脂１１ｘの充填は、例えば以下のように行なう。まず、液状である未硬化の第１樹脂１１ｘを、粉末層１９の支持シート１８とは反対側の主面に塗布し、粉末層１９の空隙Ｇに第１樹脂１１ｘを浸み込ませる。次に、支持シート１８、粉末層１９および第１樹脂１１ｘを、例えば６５℃以上１５０℃以下の温度で加熱する。これにより、第１樹脂１１ｘの硬化を進めて、第１樹脂１１ｘをＢ−ステージの状態にする。その結果、第１樹脂層前駆体１４ｘを形成することができる。
本実施形態においては、図１１（ａ）〜図１１（ｄ）に示したように、未硬化の第１樹脂１１ｘの一部を粉末層１９の主面上に残存させつつ、未硬化の第１樹脂１１ｘの他の一部を粉末層１９の空隙Ｇに充填している。この場合には、第１樹脂層前駆体１４ｘは、未硬化の第１樹脂１１ｘおよび複数の第２無機絶縁粒子１３Ｂを有する第２層領域Ｒ２と、未硬化の第１樹脂１１ｘを有するとともに複数の第２無機絶縁粒子１３Ｂを有さない第１層領域Ｒ１とを具備することになる。その結果、工程（８）にて後述するように、第１樹脂層前駆体１４を積層する際の歩留まりを向上させることができる。
本実施形態においては、図１１（ａ）および図１１（ｂ）に示したように、未硬化の第１樹脂１１ｘと未硬化の第１樹脂１１ｘに分散された第１無機絶縁粒子１３Ａとを有する混合物２１を、粉末層１９の主面に配している。そして、図１１（ｃ）および図１１（ｄ）に示したように、この混合物２１における未硬化の第１樹脂１１ｘを粉末層１９の空隙Ｇに充填している。このように形成された第１樹脂層前駆体１４ｘの第１層領域Ｒ１は、未硬化の第１樹脂１１ｘに分散した複数の第１無機絶縁粒子１３Ａを有する。その結果、第１樹脂層前駆体１４ｘにおける複数の無機絶縁粒子１３の含有割合を増加させることができる。
本実施形態においては、図１１（ｄ）に示したように、第１無機絶縁粒子１３Ａおよび第２無機絶縁粒子１３Ｂの含有量を調整することで、第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合を第２層領域Ｒ２における第２無機絶縁粒子１３Ｂの含有割合よりも容易に小さくすることができる。
本実施形態においては、図１１（ｄ）に示したように、未硬化の第１樹脂１１ｘを粉末層１９の空隙Ｇに充填する際に、複数の第１無機絶縁粒子１３Ａの一部が、粉末層１９の空隙Ｇに入り込まずに、粉末層１９の一主面上に集まる。その結果、第１層領域Ｒ１における第１無機絶縁粒子１３Ａの含有割合を厚み方向において第２層領域Ｒ２側から第２層領域Ｒ２とは反対側に向かって小さくすることができる。したがって、第１樹脂層前駆体１４の積層時の歩留まりを向上させることができる。
本実施形態においては、第１無機絶縁粒子１３Ａの平均粒子径は、空隙Ｇの幅よりも大きい。その結果、第２無機絶縁粒子１３Ｂが粉末層１９の空隙Ｇに入り込みにくくなる。したがって、粉末層１９の空隙Ｇにおける未硬化の第１樹脂１１ｘの充填効率を高めることができる。
（８）図１２（ａ）に示したように、第１樹脂層前駆体１４ｘがコア基板５の導電層８を覆うように、積層シート２２をコア基板５の両主面に積層する。次に、積層シート２２を、未硬化の第１樹脂１１ｘの硬化開始温度以上熱分解温度未満の温度で加熱しつつ厚み方向に加圧することによって、未硬化の第１樹脂１１ｘを熱硬化させて第１樹脂部１１とする。その結果、図１２（ｂ）に示したように、第１樹脂層前駆体１４ｘは第１樹脂層１４となる。積層シート２２の加熱加圧条件は、例えば工程（５）の加熱加圧と同様である。
工程（７）において、第１層領域Ｒ１における複数の第１無機絶縁粒子１３Ａの含有割合を第２層領域Ｒ２における第２無機絶縁粒子１３Ｂの含有割合よりも小さくすることによって、第１樹脂層前駆体１４の積層時に、第１樹脂層前駆体１４ｘの導電層８近傍領域における気泡の発生を低減できる。
（９）図１３（ａ）に示すように、第１樹脂層１４を厚み方向に貫通するビア導体１５を形成し、第１樹脂層１４の主面に導電層８を形成する。具体的には、まず、例えばレーザー加工により、支持シート１８および第１樹脂層１４にビア孔を形成し、ビア孔の底部に導電層８の少なくとも一部を露出させる。次いで、支持シート１８を機械的または化学的に剥離した後、例えばセミアディティブ法またはサブトラクティブ法などにより、ビア孔にビア導体１５を形成するとともに第１樹脂層１４の主面に導電層８を形成する。
（１０）工程（７）〜工程（９）を繰り返すことにより、図１３（ｂ）に示すように、コア基板５の両主面にビルドアップ層６を形成する。
以上のようにして、コア基板５とコア基板５の両主面に配されたビルドアップ層６とを備える配線基板３を作製する。
（１１）配線基板３の一主面上に電子部品２をフリップチップ実装することにより、図１に示した実装構造体１を作製することができる。
＜第２実施形態＞
（実装構造体）
次に、本発明の第２実施形態における配線基板を備えた実装構造体を、図面を参照しつつ詳細に説明する。なお、前述した第１実施形態と同様の構成に関しては説明を省略する。
第２実施形態の配線基板３は、第１実施形態と異なり、図１４および図１５に示したように、コア基板５またはビルドアップ層６に配された第２樹脂層２３を有する。コア基板５の第２樹脂層２３は、基体７の一主面に配されており、基体７と導電層８との間に位置する。ビルドアップ層６の第２樹脂層２３は、第１樹脂層１４の第２層領域Ｒ２側の一主面に配されており、第１樹脂層１４と導電層８との間に位置する。以下、ビルドアップ層６の第２樹脂層２３について説明する。なお、コア基板５の第２樹脂層２３もビルドアップ層６の第２樹脂層２３と同様の構成および機能を有する。
第２樹脂層２３は、第１樹脂層１４と導電層８との間の熱応力を緩和する機能、および第１樹脂層１４における第１層領域Ｒ１のクラックを起点とした導電層８の断線を低減する機能を有する。この第２樹脂層２３は、第１樹脂層１４および導電層８それぞれの一主面と接している。また、第２樹脂層２３は、第２樹脂部２４と第２樹脂部２４に分散した第３無機絶縁粒子２５とを有している。
第２樹脂層２３の厚みは、例えば０．１μｍ以上５μｍ以下である。第２樹脂層２３のヤング率は、例えば０．０５ＧＰａ以上５ＧＰａ以下である。第２樹脂層２３の平面方向および厚み方向への熱膨張率は、例えば２０ｐｐｍ／℃以上１００ｐｐｍ／℃以下である。
第２樹脂部２４は、第２樹脂層２３の主要部をなすものであり、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂、シアネート樹脂またはポリイミド樹脂などの樹脂材料からなる。
第３無機絶縁粒子２５は、第２樹脂層２３の難燃性を高める機能を有する。この第３無機絶縁粒子２５は、例えば酸化ケイ素などの無機絶縁材料からなる。第３無機絶縁粒子２５の平均粒子径は、例えば０．０５μｍ以上０．７μｍ以下である。第２樹脂層２３における第３無機絶縁粒子２５の含有量は、例えば１体積％以上１０体積％以下である。
本実施形態において、第２樹脂層２３のヤング率は、第１樹脂層１４のヤング率よりも小さい。さらに、第２樹脂層２３の厚みは、第１樹脂層１４の厚みよりも小さい。その結果、薄く弾性変形しやすい第２樹脂層２３によって、第１樹脂層１４と導電層８との熱膨張率の差に起因した熱応力を低減できる。なお、第１樹脂層１４および第２樹脂層２３のヤング率は、ナノインデンターを用いて、ＩＳＯ５２７−１：１９９３に準じた測定方法によって測定される。
本実施形態において、第２樹脂層２３における第３無機絶縁粒子２５の含有割合は、第１樹脂層１４における無機絶縁粒子１３の含有割合よりも小さい。したがって、第２樹脂層２３のヤング率を第１樹脂層１４のヤング率よりも小さくすることができる。
本実施形態において、第３無機絶縁粒子２５の平均粒子径は、無機絶縁粒子１３の平均粒子径よりも小さい。したがって、第２樹脂層２３のヤング率を第１樹脂層１４のヤング率よりも小さくすることができる。
（実装構造体の製造方法）
次に、前述した第２実施形態の実装構造体１の製造方法を説明する。なお、前述した第１実施形態と同様の方法に関しては説明を省略する。
第１実施形態の工程（２）と同様の工程において、図１６（ａ）および図１６（ｂ）に示したように、支持シート１８上に未硬化の第２樹脂２４ｘおよび第３無機絶縁粒子２５を含む第２樹脂層前駆体２３ｘを塗布または積層した後、未硬化の第２樹脂２４ｘの支持シート１８とは反対側の主面にゾル１７を塗布する。次に、工程（３）と同様の工程において、図１６（ｃ）および図１６（ｄ）に示したように、支持シート１８、ゾル１７および第２樹脂層前駆体２３ｘを未硬化の第２樹脂２４ｘの熱硬化開始温度未満の温度で加熱することによって、ゾル１７を乾燥して粉末層１９を形成する。次に、工程（８）と同様の工程において、未硬化の第１樹脂１１ｘを熱硬化させると同時に未硬化の第２樹脂２４ｘを熱硬化させて、第２樹脂層２３を形成する。
ここで、第２樹脂層前駆体２３ｘの主面に粉末層１９が形成されていることから、第２樹脂層前駆体２３ｘが支持シート１８と粉末層１９との接着強度を高めることができる。したがって、配線基板３の生産効率を向上させることができる。
また、ゾル１７が有する溶剤１６には有機溶剤を使用することが望ましい。その結果、第２樹脂層前駆体２３ｘの主面にゾル１７を塗布した際に、第２樹脂層前駆体２３ｘのゾル１７側の表面を軟化させることができることから、支持シート１８と粉末層１９との接着強度をさらに高めることができる。
なお、本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組合せなどが可能である。
また、前述した本発明の実施形態は、配線基板３はコア基板５の両主面にビルドアップ層６を備えていたが、配線基板３はビルドアップ層６のみからなる基板、すなわちコアレス基板でもよく、あるいはコア基板５のみからなる基板でもよい。
また、前述した本発明の実施形態は、第２樹脂層２３は第３無機絶縁粒子２５を有していたが、第２樹脂層２３は第３無機絶縁粒子２５を有さなくてもよい。
また、前述した本発明の実施形態は、第１樹脂層１４は第１層領域Ｒ１を有していたが、第１樹脂層１４は第１層領域Ｒ１を有していなくてもよい。この場合には、第１樹脂層１４のヤング率を高めることができる。未硬化の第１樹脂１１ｘの全部を粉末層１９の空隙Ｇに充填することによって、第１層領域Ｒ１を有さない第１樹脂層１４を形成することができる。
また、前述した本発明の実施形態は、基体７および第１樹脂層１４の双方が第２層領域Ｒ２を有していたが、基体７および第１樹脂層１４のどちらか一方のみが第２層領域Ｒ２を有していても構わない。
また、前述した本発明の実施形態は、複数の第２無機絶縁粒子１３Ｂが互いに接していたが、複数の第２無機絶縁粒子１３Ｂは互いに離れていても構わない。
また、前述した本発明の実施形態に係る製造方法においては、未硬化の第２樹脂２４ｘを未硬化の第１樹脂１１ｘと同時に熱硬化させているが、未硬化の第２樹脂２４ｘと未硬化の第１樹脂１１ｘの熱硬化とは同時でなくてもよい。
１ 実装構造体
２ 電子部品
３ 配線基板
４ バンプ
５ コア基板
６ ビルドアップ層
７ 基体
７ｘ 基体前駆体
７ｙ 樹脂基体層
８ 導電層
９ スルーホール導体
１０ 絶縁体
１１ 第１樹脂部
１１ｘ 未硬化の第１樹脂
１２ 基材
１３ 無機絶縁粒子
１３Ａ 第１無機絶縁粒子
１３Ｂ 第２無機絶縁粒子
１４ 第１樹脂層
１４ｘ 第１樹脂層前駆体
１５ ビア導体
１６ 溶剤
１７ ゾル
１８ 支持シート
１９ 粉末層
２０ 積層体
２１ 混合物
２２ 積層シート
２３ 第２樹脂層
２３ｘ 第２樹脂層前駆体
２４ 第２樹脂部
２４ｘ 未硬化の第２樹脂
２５ 第３無機絶縁粒子
Ｇ 空隙
Ｒ１ 第１層領域
Ｒ２ 第２層領域
Ｓ 境界面

Claims (5)

  1. 第１導電層と、１つの樹脂部および該樹脂部に分散した複数の無機絶縁粒子を有する、前記第１導電層を覆った第１樹脂層とを備え、
    該第１樹脂層は、前記第１導電層の一主面および側面に接して該第１導電層を被覆する第１層領域と、該第１層領域の前記第１導電層とは反対側に位置し、前記第１層領域に配された第２層領域とを具備しており、
    前記複数の無機絶縁粒子は、前記第１層領域に配された複数の第１無機絶縁粒子と、前記第２層領域に配された複数の第２無機絶縁粒子とを含んでおり、
    前記第１層領域における前記第１無機絶縁粒子の含有割合は、前記第２層領域における前記第２無機絶縁粒子の含有割合よりも小さく、
    前記第１層領域における前記第１無機絶縁粒子の含有割合は、前記第２層領域側から前記第１導電層側に向かって小さくなっていることを特徴とする配線基板。
  2. 請求項１に記載の配線基板において、
    前記複数の第２無機絶縁粒子の平均粒子径は、前記複数の第１無機絶縁粒子の平均粒子径よりも大きいことを特徴とする配線基板。
  3. 請求項１に記載の配線基板において、
    前記複数の第２無機絶縁粒子の粒子径における標準偏差は、前記複数の第１無機絶縁粒子の粒子径における標準偏差よりも大きいことを特徴とする配線基板。
  4. 請求項１に記載の配線基板において、
    前記第１樹脂層の前記第２層領域側の一主面に配されているとともに該第１樹脂層よりもヤング率が小さい第２樹脂層と、該第２樹脂層の前記第１樹脂層とは反対側の主面に配された第２導電層とをさらに備えることを特徴とする配線基板。
  5. 請求項１に記載の配線基板と、該配線基板の一主面に実装された電子部品とを備えた実装構造体。
JP2014528102A 2012-08-01 2013-07-25 配線基板、それを備えた実装構造体 Active JP6117790B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012171186 2012-08-01
JP2012171186 2012-08-01
JP2012198256 2012-09-10
JP2012198256 2012-09-10
PCT/JP2013/070173 WO2014021186A1 (ja) 2012-08-01 2013-07-25 配線基板、それを備えた実装構造体および配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2014021186A1 JPWO2014021186A1 (ja) 2016-07-21
JP6117790B2 true JP6117790B2 (ja) 2017-04-19

Family

ID=50027864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014528102A Active JP6117790B2 (ja) 2012-08-01 2013-07-25 配線基板、それを備えた実装構造体

Country Status (3)

Country Link
US (1) US9814136B2 (ja)
JP (1) JP6117790B2 (ja)
WO (1) WO2014021186A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160242283A1 (en) * 2013-10-29 2016-08-18 Kyocera Corporation Wiring board, and mounting structure and laminated sheet using the same
WO2016143688A1 (ja) * 2015-03-06 2016-09-15 京セラ株式会社 巻回体および基板用シート
JP6711245B2 (ja) * 2016-11-21 2020-06-17 株式会社デンソー プリント基板の製造方法および電子装置の製造方法
CN109905957B (zh) * 2017-12-11 2021-04-23 欣兴电子股份有限公司 电路板及其制造方法
TWI642335B (zh) * 2017-12-11 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
CN209643071U (zh) * 2018-11-21 2019-11-15 奥特斯(中国)有限公司 一种部件载体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP4895448B2 (ja) * 2001-09-27 2012-03-14 京セラ株式会社 多層配線基板
JP4426805B2 (ja) * 2002-11-11 2010-03-03 日本特殊陶業株式会社 配線基板およびその製造方法
JP2004250674A (ja) 2003-01-31 2004-09-09 Sumitomo Chem Co Ltd 樹脂フィルムおよびそれを用いた多層プリント配線板
TW200417295A (en) 2003-01-31 2004-09-01 Sumitomo Chemical Co Resin film and multilayer printed wiring board using thereof
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
US8446734B2 (en) * 2006-03-30 2013-05-21 Kyocera Corporation Circuit board and mounting structure
US7745264B2 (en) * 2007-09-04 2010-06-29 Advanced Micro Devices, Inc. Semiconductor chip with stratified underfill
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ
JP2011029488A (ja) * 2009-07-28 2011-02-10 Kyocera Corp 配線基板
JP2011187473A (ja) 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
KR101456088B1 (ko) 2010-07-30 2014-11-03 쿄세라 코포레이션 절연 시트, 그 제조방법 및 그 절연 시트를 사용한 구조체의 제조방법

Also Published As

Publication number Publication date
WO2014021186A1 (ja) 2014-02-06
US20150305154A1 (en) 2015-10-22
JPWO2014021186A1 (ja) 2016-07-21
US9814136B2 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
JP6117790B2 (ja) 配線基板、それを備えた実装構造体
KR101835452B1 (ko) 배선 기판 및 이것을 사용한 실장 구조체
JP5961703B2 (ja) 配線基板およびその実装構造体
JP6258347B2 (ja) 配線基板およびこれを用いた実装構造体
JP6294024B2 (ja) 配線基板およびこれを用いた実装構造体
JP5933989B2 (ja) 部品内蔵基板
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP6105316B2 (ja) 電子装置
JP5988372B2 (ja) 配線基板およびその実装構造体
JP2015213199A (ja) 部品内蔵基板
JP6096538B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP5710066B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP2012178392A (ja) 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法
JP6133689B2 (ja) 配線基板およびこれを用いた実装構造体
JP2016167637A (ja) 積層配線基板および積層体
US9245856B2 (en) Semiconductor device
JP5952153B2 (ja) 積層配線基板およびそれを用いた実装構造体
JP5783837B2 (ja) 金属箔付積層板および配線基板
JP6001412B2 (ja) 配線基板およびそれを用いた実装構造体
JP2010258320A (ja) 配線基板及びその製造方法
JP5902559B2 (ja) 配線基板およびその製造方法
JP5960533B2 (ja) 配線基板およびそれを備えた実装構造体
JP2015012082A (ja) 配線基板およびこれを用いた実装構造体
JP2018041797A (ja) 巻回体および基板用シート
JP2018039157A (ja) 巻回体および基板用シート

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151027

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170323

R150 Certificate of patent or registration of utility model

Ref document number: 6117790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150