JP5902559B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5902559B2 JP5902559B2 JP2012122995A JP2012122995A JP5902559B2 JP 5902559 B2 JP5902559 B2 JP 5902559B2 JP 2012122995 A JP2012122995 A JP 2012122995A JP 2012122995 A JP2012122995 A JP 2012122995A JP 5902559 B2 JP5902559 B2 JP 5902559B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inorganic insulating
- inorganic
- resin
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
ることができる。
以下に、本発明の実施形態にかかる配線基板を含む実装構造体を、図面を参照しつつ詳細に説明する。
電子部品2は、例えばICまたはLSIといった半導体素子などであり、半田などの導電材料を含むバンプ4を介して、配線基板3にフリップチップ実装されている。この電子部品2は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料から形成されている。
配線基板3は、樹脂層5と、一主面に開口した溝部Tが形成され、樹脂層5の両主面それぞれに配された一対の絶縁層6と、一対の絶縁層6それぞれの一主面に形成された溝部T内に位置し、溝部Tの内面に接した複数の導電層7と、樹脂層5および絶縁層6を貫通して形成された貫通導体8とを含む。なお、配線基板3の厚みは、例えば0.05mm以上1.5mm以下に設定され、電子部品2の厚みと同様に測定される。
樹脂層5は、一対の絶縁層6の間に配されて、絶縁層6同士を接着している。この樹脂層5は、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂またはシアネート樹脂な
どの樹脂材料を主成分としている。
絶縁層6は、導電層7を支持するとともに、複数の導電層7同士間の絶縁性を確保するものであり、複数の間隙Gが形成された無機多孔質層9と、複数の間隙Gに充填された樹脂10とを含む。また、絶縁層6は、絶縁層6の溝部Tの底面を含み、絶縁層6の一主面に平行な仮想面Iから絶縁層6の一主面までの間にある第1層領域部R1と、仮想面Iから絶縁層6の他主面までの間にある第2層領域部R2とを具備している。なお、複数の間隙Gに充填された樹脂10は、絶縁層6の一主面に配された樹脂層5の樹脂材料が間隙Gに入り込んでいるものである。
導電層7は、主に電気信号を伝送する、絶縁層6の一主面上に形成された線状の配線導体12と、バンプ4と接続される、絶縁層6の一主面上に形成されたパッド13とを含む。この導電層7は、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
貫通導体8は、厚み方向(Z方向)に、樹脂層5および絶縁層6を貫通して形成されており、厚み方向(Z方向)に離れて配置された一対の導電層7同士を電気的に接続するものである。この貫通導体8は、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
ことができる。
ックを良好に低減することができる。
次に、前述した実装構造体1の製造方法を、図4から図6を参照しつつ説明する。
(1)第1無機絶縁粒子11および第2無機絶縁粒子14を含む固形分と、この固形分が分散した溶剤とを有する無機絶縁ゾル9xを準備する。
、無機絶縁ゾル9xから形成される絶縁層の生産性を高く維持できる。
ゾル9xを塗布する。
接続させることができ、ひいては第1無機絶縁粒子11同士の間に開気孔の間隙Gを容易に形成することができる。
(11)図6に示すように、前述した配線基板3の一主面上に、バンプ4を介して配線基板3に電子部品2をフリップチップ実装することによって、実装構造体1を作製することができる。
2 電子部品
3 配線基板
4 バンプ
5 樹脂層
5x 樹脂前駆体
6 絶縁層
7 導電層
8 貫通導体
9 無機多孔質層
9x 無機絶縁ゾル
10 樹脂
11 第1無機絶縁粒子
12 配線導体
13 パッド
14 第2無機絶縁粒子
15 型体
16 支持体
17 金属層
18 樹脂体
19 積層体
T 溝部
G 間隙
I 仮想面
R1 第1層領域部
R2 第2層領域部
R3 導電層間部
H 貫通孔
Claims (6)
- 一主面に開口した溝部が形成された絶縁層と、前記溝部内に位置した導電層とを備え、前記絶縁層は、互いの一部で接続した複数の第1無機絶縁粒子を含むとともに、該複数の第1無機絶縁粒子に囲まれてなる複数の間隙が形成された無機多孔質層と、前記間隙に充填された樹脂とを有し、前記導電層は、その一部が前記溝部の内面から前記間隙内に浸入していることを特徴とする配線基板。
- 請求項1に記載の配線基板において、
前記溝部の底面は、前記絶縁層からなることを特徴とする配線基板。 - 請求項1または請求項2に記載の配線基板において、
前記無機多孔質層は、前記第1無機絶縁粒子よりも粒径が大きく、かつ前記複数の第1無機絶縁粒子と互いの一部で接続した、複数の第2無機絶縁粒子をさらに含むことを特徴とする配線基板。 - 請求項3に記載の配線基板において、
前記絶縁層は、前記溝部の底面から前記絶縁層の前記一主面までの間にある第1層領域部と、前記溝部の底面から前記絶縁層の他主面までの間にある第2層領域部とを具備しており、
前記第2層領域部における前記第2無機絶縁粒子の含有割合は、前記第1層領域部における前記第2無機絶縁粒子の含有割合よりも大きいことを特徴とする配線基板。 - 請求項1ないし請求項3のいずれかに記載の配線基板において、
前記導電層は、平面視において線状の配線導体を構成しており、
該配線導体は、長手方向に垂直な断面において、厚みが幅よりも大きい矩形状であることを特徴とする配線基板。 - 請求項1に記載の配線基板の製造方法であって、
配線パターン状に凸部が形成された平板状の型体上に、溶剤および複数の前記第1無機絶縁粒子を有する無機絶縁ゾルを塗布する工程と、
塗布された前記無機絶縁ゾルを、前記第1無機絶縁粒子の結晶化開始温度未満で加熱して、前記複数の第1無機絶縁粒子が互いの一部で接続するとともに、該複数の第1無機絶縁粒子に囲まれた間隙が形成された前記無機多孔質層を形成する工程と、
前記無機多孔質層の前記間隙に未硬化の樹脂前駆体を充填する工程と、
前記無機多孔質層および前記樹脂前駆体を前記樹脂前駆体の硬化開始温度以上の温度で加熱して、前記樹脂前駆体を熱硬化させて前記樹脂にするとともに、前記無機多孔質層および前記樹脂を有する前記絶縁層を形成する工程と、
前記型体から前記絶縁層を分離して、一主面に前記凸部に対応した前記溝部が形成された前記絶縁層を得る工程と、
前記溝部内をデスミア処理し、前記溝部に露出した前記樹脂を溶解する工程と、
前記溝部内に前記導電層を形成する工程とを備えることを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012122995A JP5902559B2 (ja) | 2012-05-30 | 2012-05-30 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012122995A JP5902559B2 (ja) | 2012-05-30 | 2012-05-30 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251305A JP2013251305A (ja) | 2013-12-12 |
JP5902559B2 true JP5902559B2 (ja) | 2016-04-13 |
Family
ID=49849729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012122995A Active JP5902559B2 (ja) | 2012-05-30 | 2012-05-30 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5902559B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8263878B2 (en) * | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
JP5399803B2 (ja) * | 2009-07-28 | 2014-01-29 | パナソニック株式会社 | 回路基板の製造方法 |
US8802996B2 (en) * | 2010-08-31 | 2014-08-12 | Kyocera Corporation | Wiring board and mounting structure thereof |
-
2012
- 2012-05-30 JP JP2012122995A patent/JP5902559B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013251305A (ja) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103069932B (zh) | 布线基板及其安装结构体 | |
JP6099734B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
KR101835452B1 (ko) | 배선 기판 및 이것을 사용한 실장 구조체 | |
JP5436247B2 (ja) | 配線基板 | |
JP6258347B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP6117790B2 (ja) | 配線基板、それを備えた実装構造体 | |
JP5933989B2 (ja) | 部品内蔵基板 | |
JP2011114121A (ja) | 配線基板 | |
JP5710066B2 (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
JP6096538B2 (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
JP5988372B2 (ja) | 配線基板およびその実装構造体 | |
JP5897956B2 (ja) | 部品内蔵基板および実装構造体 | |
JP2015213199A (ja) | 部品内蔵基板 | |
JP5902559B2 (ja) | 配線基板およびその製造方法 | |
JP2012178392A (ja) | 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法 | |
JP5855936B2 (ja) | 配線基板およびその実装構造体 | |
JP6133689B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5783837B2 (ja) | 金属箔付積層板および配線基板 | |
JP6001439B2 (ja) | 配線基板および実装構造体 | |
JP2016167637A (ja) | 積層配線基板および積層体 | |
JP6001412B2 (ja) | 配線基板およびそれを用いた実装構造体 | |
JP5960533B2 (ja) | 配線基板およびそれを備えた実装構造体 | |
JP5952153B2 (ja) | 積層配線基板およびそれを用いた実装構造体 | |
JP2015012082A (ja) | 配線基板およびこれを用いた実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5902559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |