KR20170110514A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20170110514A
KR20170110514A KR1020170033657A KR20170033657A KR20170110514A KR 20170110514 A KR20170110514 A KR 20170110514A KR 1020170033657 A KR1020170033657 A KR 1020170033657A KR 20170033657 A KR20170033657 A KR 20170033657A KR 20170110514 A KR20170110514 A KR 20170110514A
Authority
KR
South Korea
Prior art keywords
semiconductor element
signal
wiring
element connection
core substrate
Prior art date
Application number
KR1020170033657A
Other languages
English (en)
Other versions
KR101959240B1 (ko
Inventor
타카유키 타구치
Original Assignee
쿄세라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿄세라 코포레이션 filed Critical 쿄세라 코포레이션
Publication of KR20170110514A publication Critical patent/KR20170110514A/ko
Application granted granted Critical
Publication of KR101959240B1 publication Critical patent/KR101959240B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시의 배선 기판은 코어 기판과, 절연층과, 신호용, 접지용 및 전원용의 각 배선 도체와, 제 1 반도체 소자가 탑재되는 제 1 탑재부와, 제 2 반도체 소자가 탑재되는 제 2 탑재부와, 제 1 반도체 소자의 신호용 전극과 접속되는 다수의 제 1 반도체 소자 접속 패드와, 제 2 반도체 소자의 신호용 전극과 접속되는 다수의 제 2 반도체 소자 접속 패드와, 제 1 반도체 소자 접속 패드와 제 2 반도체 소자 접속 패드를 접속하는 다수의 신호용 접속 도체를 구비하고, 신호용 접속 도체는 코어 기판의 상면측만을 경유하는 제 1 배선군과, 코어 기판의 하면측을 경유하는 제 2 배선군을 갖고 있다.

Description

배선 기판{WIRING BOARD}
본 개시는 복수의 반도체 소자가 탑재되는 배선 기판에 관한 것이다.
최근, 휴대형의 게임기나 통신기기로 대표되는 전자기기의 고기능화, 소형화가 진행되는 중, 그것들에 사용되는 배선 기판에 있어서도 고기능화, 소형화가 요구되고 있다. 이 때문에, 배선 기판에는 다수의 연산 계통을 구비한 복수의 반도체 소자가 근접해서 탑재되고, 서로가 고밀도로 형성된 배선 도체에 의해 접속된다. 이와 같은 복수의 반도체 소자가 탑재되는 종래의 배선 기판은, 예를 들면 일본 특허공개 2008-4579호 공보에 기재되어 있다.
본 개시의 배선 기판은 복수의 스루홀을 갖는 코어 기판과; 상기 코어 기판의 상하면에 각각 복수층이 적층되어 있고, 각 층에 복수의 비어홀을 갖는 절연층과; 상기 코어 기판 표면 및 스루홀 내, 및 상기 절연층 표면 및 비어홀 내에 형성된 신호용, 접지용 및 전원용의 각 배선 도체와; 최상층의 상기 절연층 표면에 형성되어 있고, 제 1 반도체 소자가 탑재되는 제 1 탑재부와; 상기 제 1 탑재부에 인접해서 형성되어 있고, 제 2 반도체 소자가 탑재되는 제 2 탑재부와; 상기 제 1 탑재부에 형성되어 있고, 상기 제 1 반도체 소자의 신호용 전극과 접속되는 다수의 신호용 제 1 반도체 소자 접속 패드와; 상기 제 2 탑재부에 형성되어 있고, 상기 제 2 반도체 소자의 신호용 전극과 접속되는 다수의 신호용 제 2 반도체 소자 접속 패드와; 상기 신호용 배선 도체의 일부로 이루어지고, 서로 대응하는 상기 신호용 제 1 반도체 소자 접속 패드와 신호용 제 2 반도체 소자 접속 패드를 전기적으로 접속하는 다수의 신호용 접속 도체를 구비하고 있다. 상기 신호용 접속 도체는 비어홀을 통해서 상기 코어 기판의 상면측의 상기 절연층 표면만을 경유하는 제 1 배선군과, 상기 스루홀 및 비어홀을 통해서 상기 코어 기판의 하면측의 상기 절연층 표면을 경유하는 제 2 배선군을 갖고 있다.
도 1은 본 개시에 의한 배선 기판의 일실시형태를 나타내는 요부 개략 단면도이다.
본 개시에 의한 배선 기판(A)의 일실시형태를, 도 1을 바탕으로 설명한다. 도 1은 근접해서 탑재되는 반도체 소자 부근의 상태를 나타내는 배선 기판(A)의 요부 개략 단면도이다. 본 개시의 배선 기판(A)은 절연 기판(1)과, 배선 도체(2)를 구비하고 있다.
절연 기판(1)은 코어 기판(1a)의 상하면에 빌드업용의 절연층(1b)이 적층되어서 형성된다. 코어 기판(1a)에는 복수의 스루홀(3)이 형성되어 있다. 스루홀(3)에는, 신호용 스루홀(3S)과 전원용 스루홀(3P)과 접지용 스루홀(3G)이 있다. 스루홀(3)의 직경은 50~300㎛ 정도이며, 예를 들면 블라스트 가공이나 드릴 가공에 의해 형성된다.
빌드업용 절연층(1b)에는 복수의 비어홀(4)이 형성되어 있다. 비어홀(4)에는, 신호용 비어홀(4S)과 전원용 비어홀(4P)과 접지용 비어홀(4G)이 있다. 비어홀(4)의 직경은 50~100㎛ 정도이며, 예를 들면 레이저 가공에 의해 형성된다.
코어 기판(1a) 및 절연층(1b)은 예를 들면, 에폭시 수지나 비스말레이미드트리아진 수지 등의 열경화성 수지로 형성된다. 절연 기판(1)의 상면에는 제 1 반도체 소자(S1)가 탑재되는 제 1 탑재부(X1) 및 제 2 반도체 소자(S2)가 탑재되는 제 2 탑재부(X2)가 서로 인접해서 형성되어 있다.
배선 도체(2)는 코어 기판(1a)의 표면 및 스루홀(3)의 내측, 및 절연층(1b)의 표면 및 비어홀(4)의 내측에 형성되어 있다. 배선 도체(2)는 신호용 배선 도체(2S), 전원용 배선 도체(2P), 및 접지용 배선 도체(2G)를 갖고 있다. 신호용 배선 도체(2S)는 절연층(1b)의 표면에 형성된 다수의 좁은 띠상 패턴을 갖고 있다. 전원용 배선 도체(2P) 및 접지용 배선 도체(2G)는 신호용 배선 도체(2S)에 소정의 간격을 두고 동일 절연층(1b) 표면이나, 그 상층 또는 하층의 절연층(1b) 표면에 형성된 플레인상 패턴을 갖고 있다. 배선 도체(2)는 예를 들면, 주지의 세미 애디티브법이나 서브트랙티브법에 의해, 구리 도금 등의 양도전성 금속에 의해 형성된다.
배선 도체(2)의 일부는, 제 1 탑재부(X1)에 있어서 다수의 제 1 반도체 소자 접속 패드(5)를 형성하고 있다. 제 1 반도체 소자 접속 패드(5)는 신호용 제 1 반도체 소자 접속 패드(5S), 전원용 제 1 반도체 소자 접속 패드(5P), 및 접지용 제 1 반도체 소자 접속 패드(5G)를 갖고 있다. 신호용 제 1 반도체 소자 접속 패드(5S)는 제 1 반도체 소자(S1)의 신호용 전극에 접속된다. 전원용 제 1 반도체 소자 접속 패드(5P)는 제 1 반도체 소자(S1)의 전원용 전극에 접속된다. 접지용 제 1 반도체 소자 접속 패드(5G)는 제 1 반도체 소자(S1)의 접지용 전극에 접속된다.
배선 도체(2)의 일부는, 제 2 탑재부(X2)에 있어서 다수의 제 2 반도체 소자 접속 패드(6)를 형성하고 있다. 제 2 반도체 소자 접속 패드(6)는 신호용 제 2 반도체 소자 접속 패드(6S), 전원용 제 2 반도체 소자 접속 패드(6P), 및 접지용 제 2 반도체 소자 접속 패드(6G)를 갖고 있다. 신호용 제 2 반도체 소자 접속 패드(6S)는 제 2 반도체 소자(S2)의 신호용 전극에 접속된다. 전원용 제 2 반도체 소자 접속 패드(6P)는 제 2 반도체 소자(S2)의 전원용 전극에 접속된다. 접지용 제 2 반도체 소자 접속 패드(6G)는 제 2 반도체 소자(S2)의 접지용 전극에 접속된다.
제 1 반도체 소자 접속 패드(5)와 제 2 반도체 소자 접속 패드(6)는 각각 대응하는 것끼리가 배선 도체(2)의 일부에 의해 접속되어 있다. 즉, 신호용 제 1 반도체 소자 접속 패드(5S)와 신호용 제 2 반도체 소자 접속 패드(6S)는, 띠상 패턴을 포함하는 신호용 배선 도체(2S)로 이루어지는 다수의 신호용 접속 도체(7S)에 의해 접속되어 있다. 전원용 제 1 반도체 소자 접속 패드(5P)와 전원용 제 2 반도체 소자 접속 패드(6P)는, 플레인상 패턴을 포함하는 전원용 배선 도체(2P)로 이루어지는 전원용 접속 도체(7P)에 의해 접속되어 있다. 접지용 제 1 반도체 소자 접속 패드(5G)와 접지용 제 2 반도체 소자 접속 패드(6G)는, 플레인상 패턴을 포함하는 접지용 배선 도체(2G)로 이루어지는 접지용 접속 도체(7G)에 의해 접속되어 있다.
신호용 제 1 및 제 2 반도체 소자 접속 패드(5S, 6S)는 제 1 및 제 2 반도체 소자(S1, S2)의 연산 계통에 대응하여, 예를 들면 40계통으로 분류되어 있다. 1계통당의 패드수는 약 50개이다. 동일 계통에 속하는 신호용 제 1 및 제 2 반도체 소자 접속 패드(5S, 6S)끼리가 약 50개의 신호용 접속 도체(7S)에 의해 접속된다.
전체 연산 계통 내, 반수의 계통에 대응하는 신호용 접속 도체(7S)가 신호용 비어홀(4S)을 통해서 코어 기판(1a)의 상면측의 절연층(1b)의 표면만을 경유하는 제 1 배선군을 형성하고 있다. 전체 연산 계통 내, 나머지 반수의 계통에 대응하는 신호용 접속 도체(7S)가 신호용 스루홀(3S) 및 신호용 비어홀(4S)을 통해서 코어 기판(1a)의 하면측을 경유하는 제 2 배선군을 형성하고 있다.
신호용 스루홀(3S)이 서로 인접해서 설치될 경우에는, 신호용 스루홀(3S)끼리의 사이에는 접지용의 스루홀(3G)을 설치하는 것이 바람직하다. 이것에 의해, 신호용 스루홀(3S)끼리의 사이에 발생하는 노이즈의 간섭을 저감할 수 있다.
외부 접속 패드(8)는 절연 기판(1)의 하면에 형성된 배선 도체(2)의 일부로 이루어지고, 절연 기판(1)의 하면측에 복수 설치되어 있다. 외부 접속 패드(8)는 신호용 외부 접속 패드(8S)와, 전원용 외부 접속 패드(8P)와, 접지용 외부 접속 패드(8G)를 포함하고 있다. 외부 접속 패드(8)에는 외부 회로 기판의 배선 도체가 땜납을 통해서 접속된다. 이것에 의해, 제 1 및 제 2 반도체 소자(S1, S2)가 외부 회로 기판과 전기적으로 접속된다.
그런데, 신호용 제 1 및 제 2 반도체 소자 접속 패드(5S, 6S)를 전기적으로 접속하는 신호용 접속 도체(7S)는 전체가 코어 기판(1a)의 상면측의 절연층(1b) 표면에 형성되어 있을 경우, 신호용 제 1 및 제 2 반도체 소자 접속 패드(5S, 6S)는 각각이 약 2000개 정도이고, 양자를 접속하는 신호용 접속 도체(7S)의 배선수도 2000개 정도에 달하기 때문에, 신호용 접속 도체(7S)를 형성하기 위해서 코어 기판(1a) 상면측에 다수의 절연층(1b)이 필요하게 된다.
또한, 배선 기판의 휨을 저감하기 위해서, 코어 기판(1a)을 중심으로 상면측과 하면측의 절연층 수를 대칭으로 해서 상하의 균형을 잡기 위해서 코어 기판(1a) 하면측에도 다수의 절연층(1b)을 형성할 필요가 있다.
그 결과, 배선 기판의 층수가 증대해 버려 배선 기판의 박형화를 도모할 수 없다.
이에 대하여, 본 개시의 배선 기판(A)에 의하면 신호용 제 1 반도체 소자 접속 패드(5S)와 신호용 제 2 반도체 소자 접속 패드(6S)를 접속하는 신호용 접속 도체(7S)는, 비어홀(4S)을 통해서 코어 기판(1a)의 상면측의 절연층(1b)의 표면만을 경유하는 제 1 배선군과, 스루홀(3S) 및 비어홀(4S)을 통해서 코어 기판(1a)의 하면측의 절연층(1b)의 표면을 경유하는 제 2 배선군으로 나뉘어져 형성된다. 이 때문에, 제 2 배선군이 경유하는 하면측의 절연층(1b)의 분만큼 상면측의 절연층(1b)의 수를 줄일 수 있다. 동시에, 상면측의 절연층(1b)과의 균형을 잡기 위해서 설치되어 있던 하면측의 절연층(1b)의 층수를 줄일 수 있다. 따라서, 절연층(1b)의 층수의 증대를 억제하여 박형화가 가능한 배선 기판을 제공할 수 있다.
본 개시는 상기 일실시형태에 한정되는 것은 아니고, 청구항에 기재된 범위이면 여러 가지의 변경이나 개량이 가능하다. 예를 들면, 상술의 일실시형태에서는 제 1 및 제 2 반도체 소자(S1, S2)가 탑재되는 제 1 및 제 2 탑재부(X1, X2)의 2개가 형성되었을 경우를 나타냈지만, 3개 이상의 탑재부를 갖고 있어도 상관없다.

Claims (5)

  1. 복수의 스루홀을 갖는 코어 기판과,
    상기 코어 기판의 상하면에 각각 복수층이 적층되어 있고, 각 층에 복수의 비어홀을 갖는 절연층과,
    상기 코어 기판 표면 및 스루홀 내, 및 상기 절연층 표면 및 비어홀 내에 형성된 신호용, 접지용 및 전원용의 각 배선 도체와,
    최상층의 상기 절연층 표면에 형성되어 있고, 제 1 반도체 소자가 탑재되는 제 1 탑재부와,
    상기 제 1 탑재부에 인접해서 형성되어 있고, 제 2 반도체 소자가 탑재되는 제 2 탑재부와,
    상기 제 1 탑재부에 형성되어 있고, 상기 제 1 반도체 소자의 신호용 전극과 접속되는 다수의 신호용 제 1 반도체 소자 접속 패드와,
    상기 제 2 탑재부에 형성되어 있고, 상기 제 2 반도체 소자의 신호용 전극과 접속되는 다수의 신호용 제 2 반도체 소자 접속 패드와,
    상기 신호용 배선 도체의 일부로 이루어지고, 서로 대응하는 상기 신호용 제 1 반도체 소자 접속 패드와 신호용 제 2 반도체 소자 접속 패드를 전기적으로 접속하는 다수의 신호용 접속 도체를 구비하고 있으며,
    상기 신호용 접속 도체는 비어홀을 통해서 상기 코어 기판의 상면측의 상기 절연층 표면만을 경유하는 제 1 배선군과, 상기 스루홀 및 비어홀을 통해서 상기 코어 기판의 하면측의 상기 절연층 표면을 경유하는 제 2 배선군을 갖고 있는 것을 특징으로 하는 배선 기판.
  2. 제 1 항에 있어서,
    상기 신호용 접속 도체가 경유하는 상기 스루홀끼리의 사이에는, 상기 접지용 도체가 형성된 상기 스루홀이 배치되어 있는 것을 특징으로 하는 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 신호용 접속 도체는 반수가 상기 제 1 배선군이고, 나머지 반수가 상기 제 2 배선군인 것을 특징으로 하는 배선 기판.
  4. 제 1 항에 있어서,
    상기 스루홀의 직경은 50~300㎛인 배선 기판.
  5. 제 1 항에 있어서,
    상기 비어홀의 직경은 50~100㎛인 배선 기판.
KR1020170033657A 2016-03-23 2017-03-17 배선 기판 KR101959240B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-058263 2016-03-23
JP2016058263A JP6669547B2 (ja) 2016-03-23 2016-03-23 配線基板

Publications (2)

Publication Number Publication Date
KR20170110514A true KR20170110514A (ko) 2017-10-11
KR101959240B1 KR101959240B1 (ko) 2019-07-04

Family

ID=59899052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170033657A KR101959240B1 (ko) 2016-03-23 2017-03-17 배선 기판

Country Status (5)

Country Link
US (1) US9917047B2 (ko)
JP (1) JP6669547B2 (ko)
KR (1) KR101959240B1 (ko)
CN (1) CN107231744B (ko)
TW (1) TWI635567B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
JP7279464B2 (ja) * 2019-03-28 2023-05-23 株式会社アイシン 電子基板
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070105282A (ko) * 2006-04-25 2007-10-30 니혼도꾸슈도교 가부시키가이샤 배선기판
JP2014192432A (ja) * 2013-03-28 2014-10-06 Kyocer Slc Technologies Corp 配線基板
US20150155256A1 (en) * 2013-12-04 2015-06-04 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
KR20150062957A (ko) * 2013-11-29 2015-06-08 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
KR20150138059A (ko) * 2014-05-30 2015-12-09 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
US20160079136A1 (en) * 2014-09-11 2016-03-17 Siliconware Precision Industries Co., Ltd. Package structure and fabrication method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841190A (en) * 1995-05-19 1998-11-24 Ibiden Co., Ltd. High density multi-layered printed wiring board, multi-chip carrier and semiconductor package
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4662474B2 (ja) * 2006-02-10 2011-03-30 ルネサスエレクトロニクス株式会社 データ処理デバイス
JP2008004579A (ja) 2006-06-20 2008-01-10 Renesas Technology Corp 半導体装置
JP4812107B2 (ja) * 2006-12-14 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
JP2009290044A (ja) * 2008-05-30 2009-12-10 Kyocer Slc Technologies Corp 配線基板
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP5791078B2 (ja) * 2011-11-22 2015-10-07 京セラサーキットソリューションズ株式会社 配線基板
JP5931547B2 (ja) * 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
JP2014165218A (ja) * 2013-02-21 2014-09-08 Ibiden Co Ltd 配線板、及び、配線板の製造方法
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2014236187A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
JP2015159167A (ja) * 2014-02-24 2015-09-03 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070105282A (ko) * 2006-04-25 2007-10-30 니혼도꾸슈도교 가부시키가이샤 배선기판
JP2014192432A (ja) * 2013-03-28 2014-10-06 Kyocer Slc Technologies Corp 配線基板
KR20140118908A (ko) * 2013-03-28 2014-10-08 쿄세라 에스엘시 테크놀로지 가부시키가이샤 배선 기판
KR20150062957A (ko) * 2013-11-29 2015-06-08 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
US20150155256A1 (en) * 2013-12-04 2015-06-04 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
CN104733332A (zh) * 2013-12-04 2015-06-24 钰桥半导体股份有限公司 具有堆叠式封装能力的半导体封装件及其制作方法
KR20150138059A (ko) * 2014-05-30 2015-12-09 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
US20160079136A1 (en) * 2014-09-11 2016-03-17 Siliconware Precision Industries Co., Ltd. Package structure and fabrication method thereof

Also Published As

Publication number Publication date
CN107231744B (zh) 2019-09-24
JP2017174931A (ja) 2017-09-28
JP6669547B2 (ja) 2020-03-18
TW201739003A (zh) 2017-11-01
US9917047B2 (en) 2018-03-13
CN107231744A (zh) 2017-10-03
KR101959240B1 (ko) 2019-07-04
US20170278781A1 (en) 2017-09-28
TWI635567B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
KR101959240B1 (ko) 배선 기판
KR102155740B1 (ko) 인쇄회로기판 및 이의 제조 방법
US20140185257A1 (en) Printed circuit board with embedded component and method for manufacturing same
US9743534B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
KR20160126290A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US11690173B2 (en) Circuit board structure
US20210045227A1 (en) Component Carrier, Method of Manufacturing the Same and Method of Shielding a Structural Feature in a Component Carrier
KR20130044978A (ko) 임베디드 인쇄회로기판 및 이의 제조 방법
US7157646B2 (en) Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
KR20150138059A (ko) 배선 기판
US20100073892A1 (en) Circuit board including stubless signal paths and method of making same
TWI706518B (zh) 佈線基板
KR102662862B1 (ko) 인쇄회로기판
JP6889090B2 (ja) 配線基板
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
KR102262073B1 (ko) 배선 기판
US11997799B2 (en) Method for manufacturing printed circuit board
TWI809624B (zh) 電路板結構
JP2017063153A (ja) 配線基板
JP2019114617A (ja) 配線基板
KR101123714B1 (ko) 다층기판
JP2009290044A (ja) 配線基板
JP4349891B2 (ja) 配線基板および電子装置
KR101926729B1 (ko) 인쇄회로기판
JP2013030514A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant