JP6469441B2

JP6469441B2 - 多層配線板

Info

Publication number: JP6469441B2
Application number: JP2014262607A
Authority: JP
Inventors: 一坂本
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2014-12-25
Filing date: 2014-12-25
Publication date: 2019-02-13
Anticipated expiration: 2034-12-25
Also published as: JP2016122758A

Description

本発明は、複数の半導体素子を実装するための多層配線板に関する。

従来、このような分野の技術として、例えば特許文献１に記載のものがある。この公報に記載された多層配線板は、主絶縁層と主導体層とを交互に積層してなる主配線板と、該主配線板の内部に埋設される配線構造体とを備えている。配線構造体は、主導体層の配線幅よりも狭い配線幅の副導体層を有する。また、主配線板の表面には、ＭＰＵ（Micro-Processing Unit）（第１半導体素子）を実装するための第１実装パッドと、ＤＲＡＭ（Dynamic Random Access Memory）（第２半導体素子）を実装するための第２実装パッドとがそれぞれ複数形成されている。

特開２０１３−２１４５７８号公報

しかしながら、上述した多層配線板に第１及び第２半導体素子を実装する場合、多層配線板と半導体素子双方の材料の熱膨張率の違いによって、熱応力が生じる可能性があると考えられる。特に、第１実装パッド及び第２実装パッド間の多層配線板の表面は、隣接して実装された第１及び第２半導体素子による熱膨張や収縮の影響を最も大きく受けるので、熱応力が生じやすいと推察される。このため、熱応力による応力集中が発生し、該表面にクラックが生じ、該表面の近くに埋設される配線構造体の副導体層の断線を引き起こしかねないと考えられる。

本発明は、応力集中に起因するクラックの発生を防止することができる多層配線板を提供することを目的とする。

上記課題を解決する本発明の多層配線板は、主絶縁層と主導体層とを交互に積層してなる主配線板と、前記主配線板に搭載されるとともに前記主導体層の配線幅よりも狭い配線幅の副導体層を有する配線構造体とを備え、隣接する第１半導体素子及び第２半導体素子を実装するための多層配線板であって、前記多層配線板の表面には、前記配線構造体の前記副導体層とそれぞれ電気的に接続され、前記第１半導体素子を実装するための複数の第１実装パッドと、前記第２半導体素子を実装するための複数の第２実装パッドとが形成され、前記複数の第１実装パッドと前記複数の第２実装パッドとの間には、前記表面及び該表面の下方の少なくとも一方に形成される応力緩和部材が配置されている。

本発明の実施形態によれば、応力集中に起因するクラックの発生を防止することができる。

第１実施形態に係る多層配線板を示す部分断面図である。図１の配線構造体を示す拡大断面図である。第１実施形態に係る多層配線板の模式的平面図である。第２実施形態に係る多層配線板を示す部分断面図である。図４の配線構造体を示す拡大断面図である。第３実施形態に係る多層配線板を示す部分断面図である。図６の配線構造体を示す拡大断面図である。第４実施形態に係る多層配線板を示す拡大断面図である。第５実施形態に係る多層配線板を示す拡大断面図である。第６実施形態に係る多層配線板を示す拡大断面図である。第７実施形態に係る多層配線板を示す拡大断面図である。第８実施形態に係る多層配線板を示す拡大断面図である。アンダーフィル材が充填された状態を示す部分断面図である。多層配線板の模式的平面図である。

以下、図面を参照して本発明に係る多層配線板の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複する説明は省略する。

＜第１実施形態＞
図１に示すように、第１実施形態に係る多層配線板１は、主配線板２０と主配線板２０に搭載される配線構造体１０とを備えている。主配線板２０は、その中央位置に配置されたコア基板２００を挟んで、コア基板２００の主面Ｆ１及び主面Ｆ１の反対側の主面Ｆ２の上にそれぞれ主絶縁層と主導体層とを交互に積層してなるビルドアップ積層配線板である。主配線板２０は、配線構造体１０の埋設部分を除いて、コア基板２００の中心軸Ｌを挟んで同じ工程により同様の機能を有する層を順次積層することで形成されている。従って、以下の説明においては、片側（コア基板２００の主面Ｆ１側）のみを用いて説明する。

コア基板２００の上には、無電解めっき層２０１ａ及び電解めっき層２０１ｂを有する第１主導体層２０１が形成されている。第１主導体層２０１は、その上に形成された第１主絶縁層２０２によって覆われている。第１主絶縁層２０２は、例えば熱硬化性エポキシ樹脂により形成されている。なお、本実施形態において、主導体層及び後述の副導体層は、電気回路を構成する配線層であり、その位置によってパッドと配線パターン等とを含む場合もあれば、電子部品を実装するための実装パッドのみを含む場合もある。

第１主絶縁層２０２の上には、更に、第２主導体層２０３、第２主導体層２０３を覆う第２主絶縁層２０４、第３主導体層２０５、第３主導体層２０５を覆う第３主絶縁層２０６、第４主導体層２０７、第４主導体層２０７を覆う第４主絶縁層２０８が、この順番で積層されている。第２主導体層２０３、第３主導体層２０５及び第４主導体層２０７は、第１主導体層２０１と同様に無電解めっき層及び電解めっき層によって構成されている。一方、第２主絶縁層２０４、第３主絶縁層２０６及び第４主絶縁層２０８は、第１主絶縁層２０２と同様に熱硬化性エポキシ樹脂により形成されている。

また、第１主絶縁層２０２の内部には第１主ビア導体２１０、第２主絶縁層２０４の内部には第２主ビア導体２１１、第３主絶縁層２０６の内部には第３主ビア導体２１２が、それぞれ複数形成されている。これらの主ビア導体２１０，２１１，２１２は、それぞれ円錐台形状を呈し、コア基板２００の主面Ｆ２から主面Ｆ１に向かう方向に拡径されている。そして、第１主導体層２０１及び第２主導体層２０３はその間に配置された第１主ビア導体２１０、第２主導体層２０３及び第３主導体層２０５はその間に配置された第２主ビア導体２１１、第３主導体層２０５及び第４主導体層２０７はその間に配置された第３主ビア導体２１２によってそれぞれ電気的に接続されている。なお、コア基板２００の主面Ｆ１に形成された第１主導体層２０１は、コア基板２００の内部に設けられたスルーホール導体２０９を介して、反対側の主面Ｆ２に形成された第１主導体層２０１と電気的に接続されている。

主配線板２０の内部には、配線構造体１０が埋設されている。配線構造体１０は、主配線板２０の第３主導体層２０５の上に配置され、第４主導体層２０７及び第３主ビア導体２１２と並設されている。配線構造体１０は、第４主導体層２０７とともに第４主絶縁層２０８によって覆われ、配線構造体１０の内部に封止されている。第４主絶縁層２０８は、多層配線板１の最も外側に配置され、多層配線板１の最外層を構成する。そして、第４主絶縁層２０８の上表面２０８ａは、特許請求の範囲に記載の「多層配線板の表面」に相当するものである。

第４主絶縁層２０８の上表面２０８ａには、隣接する第１半導体素子２及び第２半導体素子３を実装するための第１実装パッド２１３、第２実装パッド２１４、第３実装パッド２１５及び第４実装パッド２１６がそれぞれ複数形成されている。これらの複数の第１実装パッド２１３、第２実装パッド２１４、第３実装パッド２１５及び第４実装パッド２１６は、所定の間隔を開けて並設されている（図３参照）。そして、これらの第１実装パッド２１３、第２実装パッド２１４、第３実装パッド２１５及び第４実装パッド２１６の上表面は、同一平面に位置している。

第１実装パッド２１３は、第１半導体素子２を実装するためのパッドであり、第４主絶縁層２０８の上表面２０８ａであって埋設された配線構造体１０に対応するエリアＡ（すなわち、配線構造体１０の直上位置）に配置されている。第２実装パッド２１４は、第２半導体素子３を実装するためのパッドであり、第４主絶縁層２０８の上表面２０８ａであって埋設された配線構造体１０に対応するエリアＡに配置され、第１実装パッド２１３と並設されている。これらの第１実装パッド２１３及び第２実装パッド２１４は、それぞれ所定の間隔を開けて上表面２０８ａ上に配列されている。そして、第１実装パッド２１３は、第４主絶縁層２０８の内部に設けられた第４主ビア導体２１７を介して、その下方に配置された配線構造体１０と電気的に接続されている。一方、第２実装パッド２１４は、第４主絶縁層２０８の内部に設けられた第５主ビア導体２１８を介して、その下方に配置された配線構造体１０と電気的に接続されている。

第３実装パッド２１５は、第４主絶縁層２０８の上表面２０８ａであってエリアＡを挟んで一方側（図１では、エリアＡの左側）のエリアＢに配置されている。第３実装パッド２１５は、第１実装パッド２１３と同様に第１半導体素子２を実装するためのパッドであるが、その配線幅が第１実装パッド２１３よりも広い。言い換えれば、第１実装パッド２１３の配線幅は、第３実装パッド２１５の配線幅よりも狭い。この第３実装パッド２１５は、第４主絶縁層２０８の内部に設けられた第６主ビア導体２１９を介して、主配線板２０の第４主導体層２０７と電気的に接続されている。そして、第１半導体素子２が多層配線板１に実装される場合、第３実装パッド２１５及び第１実装パッド２１３は、半田バンプ４を介してそれぞれ第１半導体素子２の電極と電気的に接続される。

第４実装パッド２１６は、第４主絶縁層２０８の上表面２０８ａであってエリアＡを挟んで他方側（図１では、エリアＡの右側）のエリアＣに配置されている。第４実装パッド２１６は、第２実装パッド２１４と同様に第２半導体素子３を実装するためのパッドであるが、その配線幅が第２実装パッド２１４よりも広い。言い換えれば、第２実装パッド２１４の配線幅は、第４実装パッド２１６の配線幅よりも狭い。この第４実装パッド２１６は、第４主絶縁層２０８の内部に設けられた第７主ビア導体２２０を介して、主配線板２０の第４主導体層２０７と電気的に接続されている。そして、第２半導体素子３が多層配線板１に実装される場合、第４実装パッド２１６及び第２実装パッド２１４は、半田バンプ４を介してそれぞれ第２半導体素子３の電極と電気的に接続される。

図２に示すように、配線構造体１０は、断面矩形を呈し、三次元的には直方体に形成されており、その底部に配置されたダイアタッチフィルム（接着層）１０９を介して主配線板２０の第３主導体層２０５に固定されている。ダイアタッチフィルム１０９の上には、第１副絶縁層１００が配置されている。第１副絶縁層１００の上には、第１副導体層１０１、第２副絶縁層１０２、第２副導体層１０３及び第３副絶縁層１０４がこの順番で積層されている。

第１副絶縁層１００、第２副絶縁層１０２及び第３副絶縁層１０４は、感光性樹脂からなる絶縁層である。このように感光性樹脂層を用いることで、副絶縁層に小径のビア孔及び狭い配線幅の副導体層を容易に形成することができる。第１副導体層１０１及び第２副導体層１０３は、シード層と銅めっき層によって構成され、主配線板２０の主導体層２０１，２０３，２０５，２０７の配線幅よりも狭い配線幅で形成されている。また、第２副絶縁層１０２の内部には第１副ビア導体１０７、第３副絶縁層１０４の内部には第２副ビア導体１０８が、それぞれ複数形成されている。

第３副絶縁層１０４は、配線構造体１０の最も外側に配置されている。第３副絶縁層１０４の上表面１０４ａには、第１実装パッド２１３に対応する第１副導電パッド１０５、第２実装パッド２１４に対応する第２副導電パッド１０６がそれぞれ複数形成されている。すなわち、第１副導電パッド１０５は、第１実装パッド２１３の直下位置に配置され、第１実装パッド２１３と同じ配線幅で配列されている。第２副導電パッド１０６は、第２実装パッド２１４の直下位置に配置され、第２実装パッド２１４と同じ配線幅で配列されている。第１副導電パッド１０５は、第４主ビア導体２１７を介して第１実装パッド２１３と電気的に接続されており、第２副導電パッド１０６は、第５主ビア導体２１８を介して第２実装パッド２１４と電気的に接続されている。

図２に示すように、第１副導電パッド１０５及び第２副導電パッド１０６は、第３副絶縁層１０４の内部に設けられた第２副ビア導体１０８を介して第２副導体層１０３とそれぞれ電気的に接続されている。第２副導体層１０３は、更に第１副ビア導体１０７を介して第１副導体層１０１と電気的に接続されている。また、図示しないが、第１副導電パッド１０５及び第２副導電パッド１０６は、配線構造体１０内部に設けられた配線によって互いに電気的に接続されている。このため、第１実装パッド２１３に実装される第１半導体素子２、及び第２実装パッド２１４に実装される第２半導体素子３は、主ビア導体２１７，２１８及び配線構造体１０を介して互いに電気的に接続される。

本実施形態において、複数の第１実装パッド２１３と複数の第２実装パッド２１４との間には、第４主絶縁層２０８の上表面２０８ａに形成される応力緩和部材２２１、及び該上表面２０８ａの下方に形成される応力緩和部材１１０が配置されている。具体的には、図２に示すように、第１実装パッド２１３と第２実装パッド２１４との間に位置する第４主絶縁層２０８の上表面２０８ａには、ダミー配線からなる応力緩和部材２２１が設けられている。この応力緩和部材２２１は、隣接する第１実装パッド２１３及び第２実装パッド２１４と同様に無電解めっき層及び電解めっき層によって構成されているが、その周囲に配置される第１実装パッド２１３、第２実装パッド２１４及び配線構造体１０のいずれも電気的に接続されていない。すなわち、応力緩和部材２２１は、電気接続に寄与しない配線である。なお、応力緩和部材２２１の上表面は、第１実装パッド２１３の上表面及び第２実装パッド２１４の上表面と同一平面に位置している。

また、第１実装パッド２１３と第２実装パッド２１４との間に位置する第４主絶縁層２０８の上表面２０８ａの下方（すなわち、上表面２０８ａより主配線板２０の内部側）には、ダミー配線からなる応力緩和部材１１０が更に設けられている。この応力緩和部材１１０は、配線構造体１０の第３副絶縁層１０４の上表面１０４ａに設けられ、応力緩和部材２２１の略直下位置に配置されている。応力緩和部材１１０は、隣接する第１副導電パッド１０５及び第２副導電パッド１０６と同様にシールド層と銅めっき層によって構成されているが、その周囲に配置される第１副導電パッド１０５、第２副導電パッド１０６、第２副導体層１０３及び第１副導体層１０１のいずれも電気的に接続されていない。すなわち、応力緩和部材１１０は、電気接続に寄与しない配線である。なお、応力緩和部材１１０の上表面は、第１副導電パッド１０５の上表面及び第２副導電パッド１０６の上表面と同一平面に位置している。

以上の構成を有する多層配線板１では、第１実装パッド２１３と第２実装パッド２１４との間に、第４主絶縁層２０８の上表面２０８ａに形成される応力緩和部材２２１、及び該上表面２０８ａの下方に形成される応力緩和部材１１０が配置されている。このように、隣接して実装された第１半導体素子２及び第２半導体素子３による熱膨張や収縮の影響を最も受けやすい場所に応力緩和部材１１０，２２１を設けることで、多層配線板１と半導体素子２，３双方の材料の熱膨張率の違いによって生じる熱応力を緩和し、熱応力による応力集中の発生を抑制することができる。従って、応力集中に起因して第１実装パッド２１３と第２実装パッド２１４との間位置する第４主絶縁層２０８の上表面２０８ａでのクラックの発生を防止することができる。そして、クラックの発生を防止することにより、内部に埋設された配線構造体１０の副導体層１０１，１０３の断線を確実に抑えることができ、多層配線板１の信頼性を高める効果を奏する。

加えて、応力緩和部材１１０がその隣接する第１副導電パッド１０５、第２副導電パッド１０６と同様に第３副絶縁層１０４の上に形成され、しかも同じ材料によって構成されているため、第１副導電パッド１０５及び第２副導電パッド１０６の形成と同時に応力緩和部材１１０を形成することが可能になる。従って、応力緩和部材１１０の設置に伴う製造工数を増やすことがなく、製造コストを抑制することができる。同様に、応力緩和部材２２１もその隣接する第１実装パッド２１３、第２実装パッド２１４と同様に第４主絶縁層２０８の上に形成され、且つ同じ材料によって構成されているため、第１実装パッド２１３及び第２実装パッド２１４の形成と同時に応力緩和部材２２１を形成することが可能になり、製造コストを抑制することができる。

＜第２実施形態＞
以下、図４及び５を参照して本発明の第２実施形態を説明する。この実施形態に係る多層配線板５と上述した第１実施形態との相違点は、配線構造体１０が主配線板２１の内部に埋設されずに外部に露出すること、及び応力緩和部材１１０だけを設けることである。

具体的には、配線構造体１０は、主配線板２１の第３主絶縁層２０６部に設けられた凹部２２２内に配置され、ダイアタッチフィルム１０９を介して第３主導体層２０５に固定されている（図５参照）。本実施形態に係る配線構造体１０は、主絶縁層に覆われておらず、外部に露出している。このため、配線構造体１０の第３副絶縁層１０４は、多層配線板５の最外層を構成することになる。従って、第３副絶縁層１０４の上表面１０４ａは、特許請求の範囲に記載の「多層配線板の表面」に相当する。なお、第３副絶縁層１０４の上表面１０４ａは、主配線板２１の第３主絶縁層２０６の上表面２０６ａと同一平面に位置している。

第３副絶縁層１０４の上表面１０４ａに形成された複数の第１副導電パッド１０５及び複数の第２副導電パッド１０６は、外部に露出し、第１半導体素子２を実装するための第１実装パッド、第２半導体素子３を実装するための第２実装パッドをそれぞれ構成する。そして、第１半導体素子２と第２半導体素子３とが実装される際に、第１副導電パッド１０５は半田バンプ４を介して直接に第１半導体素子２の電極と電気的に接続され、第２副導電パッド１０６は半田バンプ４を介して直接に第２半導体素子３の電極と電気的に接続される。

配線構造体１０を挟んで第３主絶縁層２０６の上表面２０６ａの一方側（図４では、左側）には、第１半導体素子２を実装するための第３実装パッド２１５が複数形成されている。一方、配線構造体１０を挟んで第３主絶縁層２０６の上表面２０６ａの他方側（図４では、右側）には、第２半導体素子３を実装するための第４実装パッド２１６が複数形成されている。第３実装パッド２１５は第３主絶縁層２０６の内部に設けられた第６主ビア導体２１９を介し、第４実装パッド２１６は第３主絶縁層２０６の内部に設けられた第７主ビア導体２２０を介し、第３主導体層２０５とそれぞれ電気的に接続されている。なお、第３実装パッド２１５、第４実装パッド２１６、第１副導電パッド１０５及び第２副導電パッド１０６の上表面は、同一平面に位置している。

本実施形態に係る多層配線板５は、ダミー配線からなる応力緩和部材１１０だけを有する。この応力緩和部材１１０は、第１副導電パッド１０５と第２副導電パッド１０６との間に位置する第３副絶縁層１０４の上表面１０４ａに設けられている。以上の構成を有する多層配線板５は、第１実施形態と同様な作用効果を得られる。

＜第３実施形態＞
以下、図６及び７を参照して本発明の第３実施形態を説明する。この実施形態に係る多層配線板６と上述した第１実施形態との相違点は、配線構造体１０が主配線板２２の内部に埋設されずに主配線板２２より外部に突出すること、及び応力緩和部材１１０だけを設けることである。

具体的には、配線構造体１０は、ダイアタッチフィルム１０９を介して主配線板２２の第３主絶縁層２０６の上表面２０６ａに固定されている（図７参照）。本実施形態に係る配線構造体１０は、第１実施形態と異なって主絶縁層に覆われておらず、第３主絶縁層２０６より外部に突出し、外部に露出している。このため、配線構造体１０の第３副絶縁層１０４は、多層配線板６の最外層を構成することになり、第３副絶縁層１０４の上表面１０４ａは、特許請求の範囲に記載の「多層配線板の表面」に相当する。

第３副絶縁層１０４の上表面１０４ａに形成された複数の第１副導電パッド１０５及び複数の第２副導電パッド１０６は、外部に露出し、第１半導体素子２を実装するための第１実装パッド、第２半導体素子３を実装するための第２実装パッドをそれぞれ構成する。そして、第１半導体素子２と第２半導体素子３とが実装される際に、第１副導電パッド１０５は半田バンプ７を介して直接に第１半導体素子２の電極と電気的に接続され、第２副導電パッド１０６は半田バンプ７を介して直接に第２半導体素子３の電極と電気的に接続される。

配線構造体１０を挟んで第３主絶縁層２０６の上表面２０６ａの一方側（図６では、左側）には第１半導体素子２を実装するための第３実装パッド２１５、他方側（図６では、右側）には第２半導体素子３を実装するための第４実装パッド２１６が、それぞれ複数形成されている。第３実装パッド２１５は第３主絶縁層２０６の内部に設けられた第６主ビア導体２１９を介し、第４実装パッド２１６は第３主絶縁層２０６の内部に設けられた第７主ビア導体２２０を介し、第３主導体層２０５とそれぞれ電気的に接続されている。なお、第３実装パッド２１５及び第４実装パッド２１６の上表面は、同一平面に位置している。

図６に示すように、本実施形態に係る配線構造体１０は主配線板２２より外部に突出するため、第１副導電パッド１０５及び第２副導電パッド１０６は、第３実装パッド２１５及び第４実装パッド２１６と比べて位置が高い。従って、第１半導体素子２及び第２半導体素子３が実装され場合には、これらの半導体素子２，３が第３主絶縁層２０６の上表面２０６ａと平行するように、配線構造体１０側の半田バンプ７と主配線板２２側の半田バンプ４との高さ（厚み）を調整する必要がある。

本実施形態に係る多層配線板６は、第１実施形態と異なり、ダミー配線からなる応力緩和部材１１０だけを有する。この応力緩和部材１１０は、第１副導電パッド１０５と第２副導電パッド１０６との間に位置する第３副絶縁層１０４の上表面１０４ａに設けられている。以上の構成を有する多層配線板６は、第１実施形態と同様な作用効果を得られる。

＜第４実施形態＞
以下、図８を参照して本発明の第４実施形態を説明する。この実施形態に係る多層配線板８は、配線構造体１１がグランド層１１６を有し、グランド層１１６内に応力緩和部材１１３が配置される点において上述の第２実施形態と異なっているが、その他の構造等は第２実施形態と同様のため、重複する説明を省略する。

具体的には、配線構造体１１は、第２副絶縁層１０２と第３副絶縁層１０４との間に配置された第４副絶縁層１１４を更に備える。第４副絶縁層１１４は、第２副絶縁層１０２及び第３副絶縁層１０４と同様に感光性樹脂からなる絶縁層である。この第４副絶縁層１１４には、第３副導体層１１５とグランド層１１６が設けられている。更に、グランド層１１６には、ダミー配線からなる応力緩和部材１１３が配置されている。本実施形態に係る多層配線板８は、第１実施形態と同様な作用効果を得られるほか、配線構造体１１の内部に更に応力緩和部材１１３が配置されるので、熱応力を緩和する効果を更に高めることができる。しかも、応力緩和部材１１３がグランド層１１６に設けられるので、応力緩和部材１１３の設置によって副導体層への影響を与えず、応力緩和部材１１３の設置場所を容易に確保することができる。

＜第５実施形態＞
以下、図９を参照して本発明の第５実施形態を説明する。この実施形態に係る多層配線板９は、応力緩和樹脂層１１１を更に備える点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様のため、重複する説明を省略する。

具体的には、配線構造体１０の第３副絶縁層１０４の上表面１０４ａには、応力緩和樹脂層１１１が形成されている。応力緩和樹脂層１１１は、第１副導電パッド１０５と第４主ビア導体２１７との導通、第２副導電パッド１０６と第５主ビア導体２１８との導通に影響を与えないように、第１副導電パッド１０５、第２副導電パッド１０６及び応力緩和部材１１０を取り囲んで形成されている。

応力緩和樹脂層１１１に用いられる材料として、主配線板２０の主絶縁層２０２，２０４，２０６，２０８及び配線構造体１０の副絶縁層１００，１０２，１０４のいずれよりも柔らかく、且つ残留応力が小さい樹脂材料であることが好適である。具体的には、応力緩和樹脂層１１１の材料として、例えば、ポリエステル樹脂、ポリイミド樹脂、エラストマー、ノルボルネン系樹脂、シリコーン系樹脂、ノボラック系樹脂、エポキシ系樹脂などが挙げられる。そして、ポリエステル樹脂を用いた場合、残留応力がポリブチレンテレフタレート樹脂の８０％以下であるものが好適である。

本実施形態に係る多層配線板９は、第１実施形態と同様な作用効果を得られるほか、配線構造体１０の第３副絶縁層１０４の上表面１０４ａに応力緩和樹脂層１１１が更に形成されるため、多層配線板１と半導体素子２，３双方の材料の熱膨張率の違いによって生じる熱応力を緩和する効果を一層高めることができる。従って、クラックの発生及び配線構造体１０の副導体層１０１，１０３の断線を確実に防止することができる。

＜第６実施形態＞
以下、図１０を参照して本発明の第６実施形態を説明する。この実施形態に係る多層配線板３０と上述した第５実施形態との相違点は、応力緩和樹脂層２２３が主配線板２０の最外層に形成されることである。

具体的には、主配線板２０の最外層である第４主絶縁層２０８の上表面２０８ａには、応力緩和樹脂層２２３が形成されている。応力緩和樹脂層２２３は、第４主絶縁層２０８の上表面２０８ａに形成された第１実装パッド２１３及び第２実装パッド２１４の上表面を外部に露出するように、第１実装パッド２１３、第２実装パッド２１４及び応力緩和部材２２１を取り囲んでいる。また、応力緩和樹脂層２２３の上表面は、第１実装パッド２１３、第２実装パッド２１４及び応力緩和部材２２１の上表面と同一平面に位置している。このようにすれば、第１実装パッド２１３、第２実装パッド２１４及び応力緩和部材２２１の剥離を防止することができる。

応力緩和樹脂層２２３は、第４主絶縁層２０８の上表面２０８ａ全面にわたって形成される必要はなく、少なくとも第１実装パッド２１３、第２実装パッド２１４及び応力緩和部材２２１の配置領域に形成されればよい。なお、応力緩和樹脂層２２３には、上述した応力緩和樹脂層１１１と同じ材料が用いられている。

本実施形態に係る多層配線板３０は、上述した第１実施形態と同様な作用効果を得られるほか、実装される半導体素子２，３による熱膨張や収縮の影響を最も受けやすい最外層である第４主絶縁層２０８の上表面２０８ａに応力緩和樹脂層２２３を形成することで、熱応力を緩和する効果をより一層高めることができる。

＜第７実施形態＞
以下、図１１を参照して本発明の第７実施形態を説明する。この実施形態に係る多層配線板３１は、応力緩和樹脂層１１１を備える点において上述の第２実施形態と異なっているが、その他の構造等は第２実施形態と同様のため、重複する説明を省略する。

具体的には、多層配線板３１の最外層である配線構造体１０の第３副絶縁層１０４の上表面１０４ａには、応力緩和樹脂層１１１が形成されている。この応力緩和樹脂層１１１は、第３副絶縁層１０４の上表面１０４ａに形成された第１副導電パッド１０５及び第２副導電パッド１０６の上表面を外部に露出するように、第１副導電パッド１０５、第２副導電パッド１０６及び応力緩和部材１１０を取り囲んでいる。また、応力緩和樹脂層１１１の上表面は、第１副導電パッド１０５、第２副導電パッド１０６及び応力緩和部材１１０の上表面と同一平面に位置している。このようにすれば、第１副導電パッド１０５、第２副導電パッド１０６及び応力緩和部材１１０の剥離を防止することができる。

本実施形態に係る多層配線板３１は、第１実施形態と同様な作用効果を得られるほか、配線構造体１０の第３副絶縁層１０４の上表面１０４ａに応力緩和樹脂層１１１が形成されるため、配線構造体１０と半導体素子２，３双方の材料の熱膨張率の違いによって生じる熱応力を緩和する効果を一層高めることができる。従って、配線構造体１０でのクラックの発生及び副導体層１０１，１０３の断線を確実に防止することができる。

＜第８実施形態＞
以下、図１２を参照して本発明の第８実施形態を説明する。この実施形態に係る多層配線板３２は、放熱部材１１２を備える点において上述の第１実施形態と異なっているが、その他の構造等は第１実施形態と同様のため、重複する説明を省略する。

具体的には、配線構造体１０のダイアタッチフィルム１０９が形成される側には、放熱部材１１２が設けられている。この放熱部材１１２は、ダイアタッチフィルム１０９及び第１副絶縁層１００の間に配置され、例えば銅めっきにより形成された金属めっき層であり、その厚さは１０〜８０μｍであることが好ましい。なお、放熱部材１１２は、上述した銅めっき層のほか、その他の金属メッキ層、金属板又はナノカーボン材料によって形成されてもよい。

本実施形態に係る多層配線板３２は、上述した第１実施形態と同様な作用効果を得られるほか、配線構造体１０に放熱部材１１２が設けられるため、放熱部材１１２を介して半導体素子２，３の作動時に発生した熱を効率良く周囲に放出することができ、熱応力の発生を抑制する効果を奏する。これによって、熱応力による応力集中の発生を防止し、応力集中に起因するクラックの発生を確実に抑えることが可能になる。

以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述の実施形態において、配線構造体の副絶縁層は感光性樹脂、主配線板の主絶縁層は熱硬化性エポキシ樹脂によってそれぞれ形成されたが、副絶縁層と主絶縁層とは同じ又は同等な熱膨張率を有する材料によって形成されてもよい。このように同じ又は同等な熱膨張率を有する材料を用いることで、材料の熱膨張率の違いによる熱応力の発生を防止することができ、クラックの発生を確実に抑制する効果を奏する。

また、主配線板２０側の応力緩和部材２２１は、必ずしも第４主絶縁層２０８の上表面２０８ａ及び上表面２０８ａ下方の双方に設ける必要はなく、上表面２０８ａの下方だけに設けてよい。例えば、第１実施形態に係る多層配線板１では、応力緩和部材２２１を設けずに、応力緩和部材１１０のみを設けてもよい。また、応力緩和部材は、必ずしも無電解めっき層及び電解めっき層によって構成されなくてもよく、その他のめっき層あるいは金属板によって構成されてもよい。更に、図１３に示すように、多層配線板１に第１半導体素子２及び第２半導体素子３が実装された場合、第１半導体素子２、第２半導体素子３及び多層配線板１の隙間にアンダーフィル材３３が充填されてもよい。このようにすれば、多層配線板１と半導体素子２，３双方の材料の熱膨張率の違いによって生じる熱応力を一層緩和することができ、クラックの発生を防止する効果を更に高めることができる。

また、以上の実施形態では、コア基板２００を有する主配線板２０をベースに説明したが、これに限らず、本発明はコア基板２００を有しないコアレス基板にも適用可能である。さらに、必要に応じて、多層配線板１の表面及び裏面にソルダーレジスト層を形成しても良い。また、応力緩和部材は、図３に示す一つの長方形の塊に限らず、例えば図１４に示すように複数の板状の応力緩和部材２２３を整列してなるものとしても良い。さらに、応力緩和部材の形状は長方形に限定されずに、円形、楕円形、正方形等の形状としても良い。

１，５，６，８，９，３０，３１，３２多層配線板
１０，１１配線構造体
２０，２１，２２主配線板
３３アンダーフィル材
１００第１副絶縁層
１０１第１副導体層
１０２第２副絶縁層
１０３第２副導体層
１０４第３副絶縁層
１０４ａ上表面
１０５第１副導電パッド
１０６第２副導電パッド
１０９ダイアタッチフィルム
１１０応力緩和部材
１１１応力緩和樹脂層
１１２放熱部材
１１３応力緩和部材
１１４第４副絶縁層
１１５第３副導体層
１１６グランド層
２０１第１主導体層
２０２第１主絶縁層
２０３第２主導体層
２０４第２主絶縁層
２０５第３主導体層
２０６第３主絶縁層
２０７第４主導体層
２０８第４主絶縁層
２０８ａ上表面
２１３第１実装パッド
２１４第２実装パッド
２１５第３実装パッド
２１６第４実装パッド
２２１応力緩和部材

Claims

主絶縁層と主導体層とを交互に積層してなる主配線板と、前記主配線板に搭載されるとともに前記主導体層の配線幅よりも狭い配線幅の副導体層を有する配線構造体とを備え、隣接する第１半導体素子及び第２半導体素子を実装するための多層配線板であって、
前記多層配線板の表面には、前記配線構造体の前記副導体層とそれぞれ電気的に接続され、前記第１半導体素子を実装するための複数の第１実装パッドと、前記第２半導体素子を実装するための複数の第２実装パッドとが形成され、
前記複数の第１実装パッドと前記複数の第２実装パッドとの間には、前記表面及び該表面の下方の少なくとも一方に形成される応力緩和部材が配置されている。
請求項１に記載の多層配線板において、
前記配線構造体は、前記主配線板の内部に埋設され、
前記第１実装パッド及び前記第２実装パッドは、前記主配線板に形成されている。
請求項１に記載の多層配線板において、
前記配線構造体は、外部に露出するように前記主配線板に搭載され、
前記第１実装パッド及び前記第２実装パッドは、前記配線構造体に形成されている。
請求項１〜３のいずれか一項に記載の多層配線板において、
前記応力緩和部材は、前記第１実装パッド及び前記第２実装パッドと同じ材料によって形成されている。
請求項１〜４のいずれか一項に記載の多層配線板において、
前記多層配線板の前記表面には、その表面に形成される前記第１実装パッド及び前記第２実装パッドを外部に露出するように応力緩和樹脂層が形成されている。
請求項５に記載の多層配線板において、
前記配線構造体は、副絶縁層を有し、
前記応力緩和樹脂層は、前記主絶縁層及び前記副絶縁層のいずれよりも柔らかく、且つ残留応力が小さい樹脂材料によって形成されている。
請求項５又は６に記載の多層配線板において、
前記第１実装パッド及び前記第２実装パッドの上表面と、前記応力緩和樹脂層の上表面とは、同一平面に位置している。
請求項５に記載の多層配線板において、
前記配線構造体は、前記主配線板の内部に埋設され、
前記配線構造体の最外層には、前記複数の第１実装パッドと対応する複数の第１副導電パッドと、前記複数の第２実装パッドと対応する複数の第２副導電パッドと、前記第１副導電パッド及び前記第２副導電パッドを取り囲む応力緩和樹脂層とが更に形成されている。
請求項６に記載の多層配線板において、
前記副絶縁層は、前記主絶縁層と同じ又は同等な熱膨張率を有する材料によって形成されている。
請求項１〜９のいずれか一項に記載の多層配線板において、
前記配線構造体はグランド層を有し、
前記応力緩和部材は、前記グランド層に配置されている。
請求項１〜１０のいずれか一項に記載の多層配線板において、
前記配線構造体には、前記主配線板に固定するための接着層が形成されている。
請求項１〜１１のいずれか一項に記載の多層配線板において、
前記配線構造体には、放熱部材が設けられている。
請求項１１に記載の多層配線板において、
前記配線構造体には、放熱部材が設けられ、
前記放熱部材は、前記接着層が形成される側に設けられている。
請求項１２又は１３に記載の多層配線板において、
前記放熱部材は、金属板、金属めっき層又はナノカーボン材料によって形成されている。
請求項１２〜１４のいずれか一項に記載の多層配線板において、
前記放熱部材の厚さは１０〜８０μｍである。