CN1233849A - 防止倒装片键合区起伏的图案 - Google Patents

防止倒装片键合区起伏的图案 Download PDF

Info

Publication number
CN1233849A
CN1233849A CN99105157.2A CN99105157A CN1233849A CN 1233849 A CN1233849 A CN 1233849A CN 99105157 A CN99105157 A CN 99105157A CN 1233849 A CN1233849 A CN 1233849A
Authority
CN
China
Prior art keywords
flip
pattern
chip bonding
chip
bonding region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99105157.2A
Other languages
English (en)
Other versions
CN1146977C (zh
Inventor
齐藤彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1233849A publication Critical patent/CN1233849A/zh
Application granted granted Critical
Publication of CN1146977C publication Critical patent/CN1146977C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

在印刷电路板(5)的表面上提供用来键合倒装片(3)的区域(1)。在该表面的下一层上提供用来防止起伏不平的伪晶片图案或接地图案(2)。通过提供伪晶片图案或接地图案(2)可使层间厚度均匀化。由于倒装片键合区基本上位于同一平面内,被伪晶片图案或接地图案支撑的倒装片可防止起伏不平,从而获得高的键合质量。

Description

防止倒装片键合区起伏的图案
本发明涉及防止倒装片键合区起伏的图案，更具体地涉及为了可靠安装倒装区，在与倒装片键合区相邻的层上设置的防止倒装片键合区起伏的图案。
近来，由于随着半导体元件改进半导体芯片的小型化也日益发展，许多元件不仅尺寸小而且其端子的个数也很多。伴随着其发展，在安装倒装片(裸片)时，常常把它们头朝下地安装使得电极朝下。也就是说芯片的面朝下安装。作为面朝下安装的倒装片的实用结构，通常采用这样的结构，即在印刷电路上与倒装片凸点对应地设置“轨迹”(foot print)，在凸点和轨迹之间进行面朝下的安装。作为安装半导体芯片的方法，用键合装置的毛细管将凸点逐个键合到多个半导体芯片的电极上，然后把半导体芯片压在玻璃衬底上使凸点的高度平齐。
另一方面，在FPC(柔软印刷电路板)的安装面上用光刻法形成与半导体芯片的电极对应的焊盘，并用丝网印刷向焊盘上施加热硬化的绝缘粘合剂。然后，在键合装置的键合阶段对FPC的焊盘和半导体芯片的凸点定位，然后对芯片加压并用键合头加热以使焊盘和凸点电连接，并使热硬化的绝缘粘合剂硬化和同时把半导体芯片固定在FPC上。
但是，在倒装片的这样的面朝下安装结构中，如果FPC厚度均匀且焊盘的平整度高就可使凸点和焊盘彼此可靠地连接。但是，如果在与轨迹下面的邻接层上没有图案，具有信号图案4的部分和不具有信号图案4的部分象图10所示那样混合在一起，使得夹层的厚度不能均匀。在没有信号图案4的部分，倒装键合区起伏不平使其不能连接。因此，已经提出设置伪晶片(dummy)图案以使倒装键合区平坦。
例如，在JP-A-9-223715中公开的，在印刷布线板上的倒装片的面朝下安装凸点的结构中，伪晶片图案设置在与倒装片的凸点相对应的位置上，且设置在与轨迹下面的邻接层上的无图案的位置上。在安装时为了使连接介质熔化和硬化而加压和加热几乎不会造成向轨迹一侧的沉入和/或分散变形。另外，伪晶片图案也可以设置在与轨迹下面的邻接层上的凸点相对应的所有位置上，或者使伪晶片图案形成为与多个轨迹对应的单面图案并连接到电源上或接地。
另一方面，如在JP-A-8-64927中公开的，在半导体芯片的安装方法中，在把电路板的焊盘和半导体芯的凸点键合之前形成补偿电路板厚度不均匀的伪晶片图案。当形成补偿电路板厚度不均匀的伪晶片图案时，由于电路板的厚度可以基本上均匀，提高了电路板上的焊盘之间的平坦程度。因此，在安装半导体芯片时通过加热和加压使凸点移动可进行精确的电连接。
根据背景技术，伪晶片图案设置在印刷电路板的部分或全部上。也就是说，由于提供的伪晶片图案与倒装片的形状无关，在与倒装片形状对应的区域难以使电路板厚度均匀。因此，不可能令人满意地防止键合区的起伏不平。
本发明正是为了解决上述问题而提出的，目的在于防止树脂印刷电路板上的键合区起伏不平，使电路上的倒装片键合区平坦，由此实现倒装片与键合区之间的可靠连接。
为了实现上述目的，根据本发明，防止倒装片键合区起伏的图案是这样构图的，即在电路板的倒装片键合区下一层上设置伪晶片或接地图案或信号图案作为使芯片键合区基本平坦的防止起伏不平的图案，使得该防止起伏图案支撑所有的倒装片键合区。
与在键合不稳定区域仅部分地提供伪晶片的结构不同，根据本发明，在与倒装片的外周形状相对应的区域上设置伪晶片或接地图案以支撑所有的倒装片的键合区。因此，可以防止树脂电路板上的键合区的波动，实现高可靠性的连接。
根据本发明第一方面的防止倒装片键合区起伏的图案特征在于：支撑电路板的所有倒装片键合区以使其位于一个平面内的图案，是设置在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域上的。因此，该图案具有使与倒装片的外周形状对应的树脂板上的键合区平坦的功能，由此实现高可靠性连接。
根据本发明第二方面的防止倒装片键合区起伏的图案特征在于：支撑电路板的所有倒装片键合区以使其位于一个平面内的图案是设置在如下位置上的，即所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上。因此，该图案具有使与倒装片的外周形状对应的树脂板上的键合区平坦的功能，由此实现高可靠性连接。
根据本发明第三方面的防止倒装片键合区起伏的图案特征在于：支撑电路板的所有倒装片键合区以使其位于一个平面内的图案是设置在如下位置上的，即所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上的与所述倒装片键合区对应的位置上。因此，该图案具有使与倒装片的外周形状对应的树脂板上的键合区平坦的功能，由此实现高可靠性连接。
根据本发明第四方面的防止倒装片键合区起伏的图案特征在于：支撑电路板的所有倒装片键合区以使其位于一个平面内的图案，是设置在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域上的，并且以将宽度延伸进入所述倒装片的所述键合区之间的形状，所述区域内的信号图案与所述支撑图案中相分离。因此，该图案具有使与倒装片的外周形状对应的树脂板上的键合区平坦的功能，由此实现高可靠性连接。
根据本发明第五方面的防止倒装片键合区起伏的图案特征在于：支撑电路板的所有倒装片键合区以使其位于一个平面内的图案是设置在如下位置上的，即所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上，并且，所述区域内的图案以所述倒装片的所述键合区之间的宽度与所述支撑图案中相分离。因此，该图案具有使与倒装片的外周形状对应的树脂板上的键合区平坦的功能，由此实现高可靠性连接。
根据本发明第六方面的防止倒装片键合区起伏的图案特征在于：支撑电路板的所有倒装片键合区以使其位于一个平面内的图案是设置在如下位置上的，即在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内、其上有所述倒装片键合区的预定宽度面积上，且在该面积上与所述倒装片键合区对应的位置中的没有信号图案的位置上。因此，该图案具有使与倒装片的外周形状对应的树脂板上的键合区平坦的功能，由此实现高可靠性连接。
日本专利特愿平10-125390(1998年4月21日递交)中包含与本公开内容相关的主题，在此引作参考。
图1是根据本发明笫一实施方案的防止倒装片键合区起伏的图案的平面图；
图2是根据本发明第一实施方案的防止倒装片键合区起伏的图案的剖面图；
图3是根据本发明第二实施方案的防止倒装片键合区起伏的图案的平面图；
图4是根据本发明第二实施方案的防止倒装片键合区起伏的图案的剖面图；
图5是根据本发明第三实施方案的防止倒装片键合区起伏的图案的平面图；
图6是根据本发明第三实施方案的防止倒装片键合区起伏的图案的剖面图；
图7是根据本发明第四实施方案的防止倒装片键合区起伏的图案的平面图；
图8是根据本发明第五实施方案的防止倒装片键合区起伏的图案的平面图；
图9是根据本发明第六实施方案的防止倒装片键合区起伏的图案的平面图。
图10是常规倒装片键合区的剖面图。
下面参照图1～9详述本发明的实施方案。(实施方案1)
本发明的第一实施方案是一种这样的防止倒装片键合区起伏的图案，其中为了防止键合区起伏不平，在印刷电路板的与倒装片外周形状对应的区域上设置伪晶片图案或接地图案以支撑所有的倒装片键合区。
图1和图2示出了根据本发明第一方案的防止倒装片键合区起伏的图案的形状。在图1和图2中，提供了用来键合倒装片的倒装片键合区1。为了支撑这些倒装片键合区1，在下一层上提供了伪晶片或接地图案2。
图1是在其上键合了倒装片3的印刷电路板5的平面图。为解释方便起见，倒装片3的大小仅通过框来表示，倒装片键合区和用阴影区表示的伪晶片或接地图案2的大小关系用示意图表示。在图1示出的例子中，在印刷电路板5上提供了其尺寸与倒装片3的外周矩形尺寸基本上相同的伪晶片或接地图案2。尽管伪晶片或接地图案的尺寸可与倒装片3的外周矩形尺寸相当地接近，但在本实施方案中，前者与倒装键合区在其上形成的矩形尺寸相等。
图2是防止倒装片键合区起伏的图案的A-A’线剖面图。由于在印刷电路板5上提供了其尺寸与倒装片3的外周矩形尺寸基本相同的伪晶片或接地图案，倒装片键合区1保持在均一的平面上，印刷板上没有起伏不平，所以，可进行可靠键合。
如上所述，根据本发明的第一实施方案，防止倒装片键合区起伏的图案是这样构图的，即在与倒装片的外周形状对应的区域上提供伪晶片图案或接地图案以支撑所有的倒装片键合区。因此，印刷电路板上无起伏，键合可靠。(实施方案2)
本发明的第二实施方案是一种这样的防止倒装片键合区起伏的图案，其中为了防止键合区起伏不平，在与倒装片的外周形状对应的区域内的其上有所述倒装片键合区的预定宽度面积上设置伪晶片图案或接地图案以支撑印刷电路板的所有倒装片键合区。
图3和图4示出了根据本发明第二方案的防止倒装片键合区起伏的图案的形状。在图3和4中，提供了用来键合倒装片的倒装片键合区1。为了支撑这些倒装片键合区1，在下一层上提供了伪晶片或接地图案2。
图3是在其上键合了倒装片3的印刷电路板5的平面图。为解释方便起见，倒装片3的大小仅通过框来表示，倒装片键合区1和用阴影区表示的伪晶片或接地图案2的大小关系用示意图表示。伪晶片或接地图案2的尺寸是这样设置的，即伪晶片或接地图案2设置在倒装片键合在其上形成的矩形区域上，但把该区域的被倒装片键合区包围的内部区域去除。换言之，伪晶片或接地图案2设置在被挖空的矩形区域上，剩余宽度与倒装片键合区1的宽度相当。
图4是防止倒装片键合区起伏的图案的A-A’线剖面图。由于在印刷电路板5上提供了其尺寸与倒装片3的外周矩形尺寸基本相同的伪晶片或接地图案，倒装片键合区1保持在均一的平面上，印刷板上没有起伏不平，所以，可进行可靠键合。
如上所述根据本发明的第二实施方案，防止倒装片键合区起伏的图案是这样构图的，即在与倒装片的外周形状对应的区域内的其上有所述倒装片键合区的预定宽度面积上设置伪晶片图案或接地图案以支撑所有的倒装片键合区，因此，印刷电路板上无起伏，键合可靠。(实施方案3)
本发明的第三实施方案是一种这样的防止倒装片键合区起伏的图案，其中为了防止键合区起伏不平，在倒装片键合区下面的层上的与倒装片键合区对应的位置上设置伪晶片图案或接地图案以支撑印刷电路板的所有倒装键合区。
图5和图6示出了根据本发明第二方案的防止倒装片键合区起伏的图案的形状。在图3和4中，提供了用来键合倒装片的倒装片键合区1。为了支撑这些倒装片键合区1，在下一层上提供了伪晶片或接地图案2。
图5是在其上键合了倒装片3的印刷电路板5的平面图。为解释方便起见，倒装片3的大小仅用框来表示，倒装片键合区和用阴影区表示的伪晶片或接地图案2的大小关系用示意图表示。伪晶片或接地图案2的尺寸是这样设置的。即伪晶片或接地图案2设置在形成倒装片键合区的矩形范围内，但是是在键合区下面的与其分离的、且与各倒装片键合区逐个对应的位置上。在此处示出的倒装片键合区1分别在伪晶片或接地图案2的上方。
图6是防止倒装片键合区起伏的图案的A-A’线剖面图。由于在印刷电路板5上提供了其尺寸与倒装片3的外周矩形尺寸基本相同的伪晶片或接地图案，倒装片键合区1保持在均一的平面上，印刷板上没有起伏不平，所以，可进行可靠键合。
如上所述，根据本发明第三实施方案的防止倒装片键合区起伏的图案是这样构图的，即在与倒装片键合区对应的位置上设置伪晶片图案或接地图案以支撑所有的倒装片键合区，因此，印刷电路板上无起伏，键合可靠。(实施方案4)
本发明第四实施方案是一种这样的防止倒装片键合区起伏的图案，其中为了防止键合起伏不平，在与倒装片的外周形状对应的区域上设置伪晶片图案或接地图案以支撑印刷电路板的所有倒装片键合区，其中，该区域上有和伪晶片图案彼此隔离的信号图案。
图7示出了根据本发明的第四方案的防止倒装片键合区起伏的图案的形状。有时，根据产品的图案设计，可在伪晶片或接地图案2上设置信号图案。在这种情况下，切除伪晶片或接地图案2，由信号图案4支撑键合区1。
图7示出的例子中，在印刷电路板5上提供了其尺寸与倒装片3的外周尺寸基本上相同的伪晶片或接地图案2。该例示出了在伪晶片或接地图案2上存在信号图案的情形。伪晶片或接地图案2所占的区域和信号图案4以预定距离隔离。在该例中，倒装片键合区1和信号图案4之间的距离是固定的，围绕着信号图案4以“U”形切割伪晶片图案2。而且在该例中，从剖面方向看，伪晶片或接地图案2整体上具有与设置在印刷电路板5上的倒装片3的外周矩形尺寸基本相同的尺寸。因此，倒装片键合区具有均匀的平面，印刷电路板上无波动，可以进行可靠的键合。
如上所述，根据本发明的第四实施方案，防止倒装片键合区起伏的图案是这样构图的，即在与倒装片的外周形状对应的区域上提供伪晶片图案或接地图案，并且有从所述支撑图案中分离出来的信号图案，以支撑所有的倒装片键合区。因此，印刷电路板上无起伏，键合可靠。(实施方案5)
本发明的第五实施方案是一种这样的防止倒装片键合区起伏的图案，其中为了防止键合区起伏不平，伪晶片图案或接地图案设置在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上，并且信号图案从所述支撑图案中分离出来，以支撑印刷电路板的所有倒装片键合区。
图8示出了根据本发明第五实施方案的防止倒装片键合区起伏的图案的形状。图8示出的例子中，在印刷电路板5上提供了其尺寸与倒装片3的外周尺寸基本上相同的伪晶片或接地图案2。伪晶片或接地图案2的尺寸是这样设置的，即伪晶片或接地图案2设置在倒装片键合区在其上形成的矩形区域上，但把该区域的被倒装片键合区包围的内部区域去除。换言之，伪晶片或接地图案2设置在被挖空的矩形区域上，剩余宽度与倒装片键合区1的宽度相当。该例示出了信号图案4的一部分进入了伪晶片或接地图案2内部的情形。在此处，在信号图案4的相对的两边都与伪晶片或接地图案2占据的面积以预定距离相隔离。而且在该例中，从剖面方向看，伪晶片或接地图案2整体上具有与设置在印刷电路板5上的倒装片3的外周矩形尺寸基本相同的尺寸。因此，倒装片键合区具有均匀的平面，印刷电路板上无波动，可以进行可靠的键合。
如上所述根据本发明的第五实施方案，防止倒装片键合区起伏的图案是这样构图的，即伪晶片图案或接地图案设置在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上，并且信号图案与所述支撑图案相分离，以支撑印刷电路板的所有倒装片键合区。因此，印刷电路板上无起伏，键合可靠。(实施方案6)
本发明的第六实施方案是一种这样的防止倒装片键合区起伏的图案，其中为了防止键合区起伏不平，在倒装片键合区下面的层上的与倒装片键合区对应的位置上设置伪晶片图案或接地图案，并且在被信号图案占据的部分去除伪晶片图案或接地图案，以支撑印刷电路板的所有倒装键合区。
图9示出了根据本发明第六实施方案的防止倒装片键合区起伏的图案的平面图。在图9中，倒装片键合区1用来键合倒装片。为了支撑印刷电路板的所有倒装键合区在下一层上设置伪晶片或接地图案2。
图9是在其上键合了倒装片3的印刷电路板5的平面图。为解释方便起见，倒装片3的大小仅用框来表示，倒装片键合区和用阴影区表示的伪晶片或接地图案2的大小关系用示意图表示。伪晶片或接地图案2的尺寸是这样设置的，即伪晶片或接地图案2设置在形成倒装片键合区的矩形区域内，但是是在键合区下面的与其分离的、且与各倒装片键合区逐个对应的位置上。在此处示出的倒装片键合区1分别在伪晶片或接地图案2的上方。即，在印刷电路板5上提供了其尺寸与倒装片3的外周矩形尺寸基本相同的伪晶片或接地图案。因此倒装片键合区1保持在均一的平面上，印刷板上没有起伏不平，所以键合可靠。
当信号图案4位于伪晶片图案2之上时，将伪晶片图案2部分地去除。由于倒装片键合区1被信号图案4支撑，倒装片键合区保持在均匀的平面上，因此可进行可靠键合。
如上所述，根据本发明第六实施方案的防止倒装片键合区起伏的图案是这样构图的，即在与倒装片键合区对应的位置上设置伪晶片图案或接地图案，并且在被信号图案占据的部分去除伪晶片图案或接地图案，以支撑所有的倒装片键合区。因此，印刷电路板上无起伏，键合可靠。
从上述实施方案易见，根据本发明，形成一种这样的防止倒装片键合区起伏的图案，即在倒装片键合区下面的层上设置用来支撑印刷电路板的所有倒装片键合区的伪晶片图案或接地图案，使得倒装片键合区基本上处于同一平面上。这样，用伪晶片或接地图案支撑倒装片区以防止起伏不平的发生，从而具有获得高键合质量的效果。
根据本发明，伪晶片图案不是仅设置在键合不稳定的部分上，而是在与倒装片外周形状对应的面积上设置伪晶片图案或接地图案以支撑所有的倒装片键合区。因此，具有这样的效果，即，使倒装片键合区保持在均匀的平面上以减小多层电路板的起伏不平，从而使键合可靠。

Claims (17)

1．一种安装倒装片的结构，该倒装片在平面图上具有第一外周形状，该结构包括：
印刷电路板；
设置在所述印刷电路板上的多个倒装片键合区；以及
嵌入所述印刷电路板并位于所述倒装区键合区之下的防止起伏图案，该防止起伏图案定义的第二外周形状与所述第一外周形状基本相同或相似。
2．如权利要求1所述的结构，其中：
所述防止起伏图案包含伪晶片图案、接地图案和信号图案中的至少一个。
3．如权利要求1所述的结构，其中：
所述倒装片键合区定义了与所述第二外周形状基本相同的第三外周形状以及与所述第三外周形状基本相似的第一内周形状。
4．如权利要求3所述的结构，其中：
所述防止起伏图案包括一个连续图案，在所述平面图中该连续图案完全位于被所述第三外周形状包围的区域内。
5．如权利要求3所述的结构，其中：
所述防止起伏图案包括一个连续的环形图案，在所述平面图上该环形连续图案完全位于所述第三外周形状和所述第一内周形状之间的区域内。
6．如权利要求3所述的结构，其中：
所述防止起伏图案包括多个分离的图案，这些图案在所述平面图中位于所述第三外周形状和所述第一内周形状之间的区域内，并分别与所述倒装片键合区相对应。
7．如权利要求1所述的结构，其中：
所述防止起伏图案包括信号图案和与该信号图案分离的伪晶片或接地图案。
8．如权利要求7所述的结构，其中：
所述信号图案位于至少一个所述倒装片键合区的下面，所述伪晶片或接地图案位于其余倒装片键合区下面。
9．如权利要求8所述的结构，其中：
在所述平面图上，所述伪晶片或接地图案基本上是矩形，但沿所述信号图案开有缺口。
10．如权利要求8所述的结构，其中：
所述伪晶片或接地图案基本上为环形，但在所述信号图案处不连续。
11．如权利要求8所述的结构，其中：
所述伪晶片或接地图案包括多个与其余的倒装片键合区逐个对应的分离的图案。
12．一种防止倒装片键合区起伏的图案，其特征在于：
支撑电路板的所有倒装片键合区以使其位于一个平面内的图案，是设置在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域上的。
13．一种防止倒装片键合区起伏的图案，其特征在于：
支撑电路板的所有倒装片键合区以使其位于一个平面内的图案是设置在如下位置上的，即所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上。
14．一种防止倒装片键合区起伏的图案，其特征在于：
支撑电路板的所有倒装片键合区以使其位于一个平面内的图案是设置在如下位置上的，即所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上的与所述倒装片键合区对应的位置上。
15．一种防止倒装片键合区起伏的图案，其特征在于：
支撑电路板的所有倒装片键合区以使其位于一个平面内的支撑图案，是设置在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域上的，并且
以将宽度延伸进入所述倒装片的所述键合区之间的形状，把所述区域内的信号图案从所述支撑图案中分离出来。
16．一种防止倒装片键合区起伏的图案，其特征在于：
支撑电路板的所有倒装片键合区以使其位于一个平面内的支撑图案是设置在如下位置上的，即所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内的、其上有所述倒装片键合区的预定宽度面积上，并且
以所述倒装片的所述键合区之间的宽度，所述区域内的图案与所述支撑图案相分离。
17．一种防止倒装片键合区起伏的图案，其特征在于：
支撑电路板的所有倒装片键合区以使其位于一个平面内的图案是设置在如下位置上的，即在所述倒装片键合区下一层上的与倒装片的外周形状对应的区域内、其上有所述倒装片键合区的预定宽度面积上，且在该面积上与所述倒装片键合区对应的位置中的没有信号图案的位置上。
CNB991051572A 1998-04-21 1999-04-21 安装倒装片的结构和防止倒装片键合区起伏的图案 Expired - Fee Related CN1146977C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10125390A JPH11307886A (ja) 1998-04-21 1998-04-21 フリップチップ接合ランドうねり防止パターン
JP125390/98 1998-04-21
JP125390/1998 1998-04-21

Publications (2)

Publication Number Publication Date
CN1233849A true CN1233849A (zh) 1999-11-03
CN1146977C CN1146977C (zh) 2004-04-21

Family

ID=14908963

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991051572A Expired - Fee Related CN1146977C (zh) 1998-04-21 1999-04-21 安装倒装片的结构和防止倒装片键合区起伏的图案

Country Status (5)

Country Link
US (1) US6291775B1 (zh)
EP (1) EP0954020B1 (zh)
JP (1) JPH11307886A (zh)
CN (1) CN1146977C (zh)
DE (1) DE69939794D1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
US6759596B1 (en) * 2000-05-12 2004-07-06 Shipley Company Sequential build circuit board
US6683387B1 (en) * 2000-06-15 2004-01-27 Advanced Micro Devices, Inc. Flip chip carrier package with adapted landing pads
US6894399B2 (en) * 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
JP4222882B2 (ja) * 2003-06-03 2009-02-12 日東電工株式会社 配線回路基板
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
KR100975521B1 (ko) * 2003-10-04 2010-08-12 삼성전자주식회사 발광 소자 조립체
KR100730077B1 (ko) * 2005-11-25 2007-06-19 삼성전기주식회사 이미지센서 모듈과 카메라모듈 패키지
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
US7679002B2 (en) * 2006-08-22 2010-03-16 Texas Instruments Incorporated Semiconductive device having improved copper density for package-on-package applications
JP4996193B2 (ja) * 2006-10-06 2012-08-08 ルネサスエレクトロニクス株式会社 配線基板、半導体パッケージ
KR101230448B1 (ko) * 2008-10-31 2013-02-06 다이요 유덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
TWI389604B (zh) * 2008-12-29 2013-03-11 Au Optronics Corp 電路板結構與其製造方法及液晶顯示器
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
KR101007328B1 (ko) 2009-05-12 2011-01-13 삼성전기주식회사 카메라 모듈용 인쇄회로기판 및 카메라 모듈
US20160154234A1 (en) * 2014-03-24 2016-06-02 Gerald McMorrow Enhanced closed loop, optical feedback synchronization system for imaging applications
US20180130841A1 (en) * 2015-03-27 2018-05-10 Kyocera Corporation Imaging component and imaging module provided with same
US9972590B2 (en) * 2016-07-05 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor package having a solder-on-pad structure
JP7260220B2 (ja) * 2019-02-26 2023-04-18 日清紡マイクロデバイス株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052084A (ja) * 1983-08-31 1985-03-23 株式会社東芝 印刷配線基板
JPH02143583A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp メモリモジュール
JPH0690068A (ja) * 1992-09-08 1994-03-29 Ibiden Co Ltd プリント配線板
US5510758A (en) * 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
KR100194130B1 (ko) * 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH07302858A (ja) * 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
JP3608226B2 (ja) * 1994-08-26 2005-01-05 富士通株式会社 半導体チップの実装方法及び半導体装置
JP3202525B2 (ja) * 1995-03-27 2001-08-27 キヤノン株式会社 電気回路基板及びそれを備えた表示装置
JPH09223715A (ja) * 1996-02-15 1997-08-26 Pfu Ltd フリップチップまたはフリップチップキャリアの接続構造
JPH09321390A (ja) * 1996-05-31 1997-12-12 Olympus Optical Co Ltd 両面フレキシブル配線板
JPH1013003A (ja) * 1996-06-26 1998-01-16 Casio Comput Co Ltd 半導体装置
JP2845219B2 (ja) * 1996-10-07 1999-01-13 セイコーエプソン株式会社 電気的接続構造及び液晶装置
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置

Also Published As

Publication number Publication date
EP0954020A3 (en) 2000-12-27
US6291775B1 (en) 2001-09-18
JPH11307886A (ja) 1999-11-05
EP0954020B1 (en) 2008-10-29
CN1146977C (zh) 2004-04-21
EP0954020A2 (en) 1999-11-03
DE69939794D1 (de) 2008-12-11

Similar Documents

Publication Publication Date Title
CN1146977C (zh) 安装倒装片的结构和防止倒装片键合区起伏的图案
US7704548B2 (en) Method for manufacturing wiring board
US7808799B2 (en) Wiring board
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
CN101303981B (zh) 具有内置部件的布线板及其用于制造该布线板的方法
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1901179A (zh) 带布线基板以及利用该基板的薄膜上芯片封装
US7019221B1 (en) Printed wiring board
CN1929123A (zh) 多层配线基板及其制造方法
CN1914966A (zh) 多层印刷配线板
CN1571626A (zh) 印刷电路板的焊盘及其形成方法
CN1951161A (zh) 区域阵列零件的共用通路退耦
CN1638120A (zh) 半导体组装体及其制造方法
CN1155067C (zh) 半导体器件的生产方法
CN1591841A (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1320846C (zh) 电路基板及其制造方法
CN1314109C (zh) 多层芯片载体及其基板和在芯片载体上展开信号焊盘的重新分配方法
CN1601736A (zh) 半导体集成电路装置及电子设备
CN1855475A (zh) 减少集成电路中的同时开关噪声的系统和方法
CN1577839A (zh) 混合集成电路
CN1421926A (zh) 多重布线板
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1959478A (zh) 液晶显示面板及其线路布局
CN1381889A (zh) 集成电路封装及其制作工艺
CN2681524Y (zh) 线路载板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040421

Termination date: 20120421