JP2019083296A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019083296A
JP2019083296A JP2017211337A JP2017211337A JP2019083296A JP 2019083296 A JP2019083296 A JP 2019083296A JP 2017211337 A JP2017211337 A JP 2017211337A JP 2017211337 A JP2017211337 A JP 2017211337A JP 2019083296 A JP2019083296 A JP 2019083296A
Authority
JP
Japan
Prior art keywords
metal film
surface electrode
electrode
recess
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017211337A
Other languages
English (en)
Other versions
JP7052293B2 (ja
Inventor
良輔 椎崎
Ryosuke Shiizaki
良輔 椎崎
寿 石間伏
Hisashi Ishimabuse
寿 石間伏
奏 永吉
Kana Nagayoshi
奏 永吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017211337A priority Critical patent/JP7052293B2/ja
Publication of JP2019083296A publication Critical patent/JP2019083296A/ja
Application granted granted Critical
Publication of JP7052293B2 publication Critical patent/JP7052293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】表面電極に生じるひずみの量を抑制することができる技術を提供する。【解決手段】半導体装置は、半導体基板と、前記半導体基板の表面を覆っている表面電極と、前記表面電極の表面の外周部を覆っている保護膜と、前記保護膜に覆われていない前記表面電極の表面の内側部を覆っている金属膜と、前記金属膜の表面に接合材を介して固定されている導電板と、を備えている。この半導体装置は、前記表面電極の前記表面の前記外周部と前記内側部との境界において、前記表面電極と前記保護膜と前記金属膜の三者が互いに接触する接触点を有しており、前記表面電極の前記表面に沿う方向において前記接触点から前記金属膜側へ100μm以上離れた位置の前記金属膜の前記表面に凹部が形成されており、前記凹部に前記接合材が充填されている。【選択図】図3

Description

本明細書に開示する技術は、半導体装置に関する。
特許文献1には半導体装置が開示されている。特許文献1の半導体装置は、半導体基板と、半導体基板の表面を覆っている電極と、その電極の表面に接合材を介して固定されている導電板とを備えている。
特開2016−46497号公報
特許文献1の半導体装置では、半導体基板が通電によって発熱すると、装置内部で熱応力が発生する。そうすると、発生した熱応力に起因して電極にひずみが生じることがある。電極に生じるひずみの量が大きくなると、半導体装置の故障の原因になることがある。そこで本明細書は、電極に生じるひずみの量を抑制することができる技術を提供する。
本明細書に開示する半導体装置は、半導体基板と、前記半導体基板の表面を覆っている表面電極と、前記表面電極の表面の外周部を覆っている保護膜と、前記保護膜に覆われていない前記表面電極の表面の内部側を覆っている金属膜と、前記金属膜の表面に接合材を介して固定されている導電板と、を備えている。この半導体装置は、前記表面電極の前記表面の前記外周部と前記内側部との境界において、前記表面電極と前記保護膜と前記金属膜の三者が互いに接触する接触点を有しており、前記表面電極の前記表面に沿う方向において前記接触点から前記金属膜側へ100μm以上離れた位置の前記金属膜の前記表面に凹部が形成されており、前記凹部に前記接合材が充填されている。
上記の構成では、半導体基板が通電によって発熱すると、その熱が表面電極と保護膜と金属膜に伝わる。そうすると、表面電極と保護膜と金属膜が熱膨張することによって、それぞれに熱応力が発生する。このとき、表面電極と保護膜と金属膜が互いに接触している接触点を有する構成では、その接触点における熱応力が特に大きくなる傾向がある。そこで、上記の構成では、表面電極の表面に沿う方向において接触点から金属膜側へ100μm以上離れた位置の金属膜の表面に凹部が形成されており、凹部に接合材が充填されている構成を採用した。この構成によれば、金属膜の表面に形成されている凹部に接合材が充填されることによって、金属膜の表面より上の接合材の量を減らすことができ、接合材の表面の傾斜角度(すなわち、フィレット角度)を緩やかにすることができる。これにより、接触点における熱応力に起因して表面電極にひずみが生じたとしても、そのひずみの量を抑制することができる。接触点から金属膜側へ100μm以上離れた位置に凹部を形成することによって、表面電極に生じるひずみの量を抑制することができることが見出された。
実施例に係る半導体装置の断面図である。 図1の要部IIの拡大図である。 図2の要部IIIの拡大図である。 図1のIV‐IV断面図である。 金属膜の表面に凹部を形成する方法の一例を説明する図である。 接触点から凹部までの距離Lと、表面電極のひずみの量との関係を示すグラフである。
実施例に係る半導体装置について図面を参照して説明する。図1及び図2に示すように、実施例に係る半導体装置1は、半導体基板2と、半導体基板2の表面21を覆っている表面電極4と、表面電極4の表面41を覆っている保護膜5と、表面電極4の表面41と保護膜5の表面51を覆っている金属膜6を備えている。また、半導体装置1は、金属膜6の表面61にはんだ91を介して固定されている導電板3と、導電板3の表面にはんだ92を介して固定されている表面側放熱板81を備えている。また、半導体装置1は、半導体基板2の裏面を覆っている裏面電極7と、裏面電極7の裏面にはんだ93を介して固定されている裏面側放熱板82を備えている。なお、図1及び図2の上側が表面側であり、下側が裏面側である。
半導体基板2は、例えばシリコン(Si)や炭化ケイ素(SiC)等から形成されている。半導体基板2には、例えばIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等の素子構造が形成されている。素子構造が例えばIGBTである場合、半導体基板2には、エミッタ領域、コレクタ領域、ボディ領域、ドリフト領域、ゲート電極などが形成されている(図示省略)。半導体基板2は、動作時に発熱する。
表面電極4は、導電性を有している。表面電極4は、例えばアルミシリコン合金(AlSi)から形成されている。表面電極4は、半導体基板2に形成されているエミッタ領域と導通している。
保護膜5は、表面電極4の一部を覆っている。表面電極4には保護膜5に覆われている部分と覆われていない部分が存在している。保護膜5は、表面電極4の表面41の外周部42を覆っている。また、保護膜5は、表面電極4の外周端46を覆っている。保護膜5は、表面電極4の周方向に沿って延びている(図示省略)。保護膜5は、表面電極4の全周にわたって延びており、表面電極4を囲んでいる。保護膜5は、樹脂から形成されており、絶縁性を有している。保護膜5は、例えばポリイミド(PI)から形成されている。保護膜5の内周端55の位置では、表面電極4と保護膜5と金属膜6の三者が互いに接触している。この部分を接触点101と呼ぶ。接触点101は、三重点と呼ばれることもある。また、図3に示すように、保護膜5の表面51は、内面部53と上面部52を備えている。内面部53は、表面電極4の表面41に対して傾斜している。内面部53は、表面電極4の表面41から斜め上方に延びている。上面部52は、内面部53の上部から表面電極4の表面41に沿う方向に延びている。
金属膜6は、導電性を有している。金属膜6は、例えばニッケル(Ni)から形成されている。金属膜6は、保護膜5の表面51の内面部53を覆っている。保護膜5の表面51の上面部52は金属膜6に覆われていない。金属膜6は、保護膜5の内周端55を覆っている。また、金属膜6は、保護膜5に覆われていない表面電極4の表面41も覆っている。金属膜6は、表面電極4の表面41の内側部44を覆っている。表面電極4の表面41の内側部44は、保護膜5に覆われている外周部42よりも内側の部分である。金属膜6は、保護膜5と表面電極4に接触している。表面電極4の表面41の外周部42と内側部44との境界において、表面電極4と保護膜5と金属膜6の三者が互いに接触する接触点101が形成されている。
金属膜6の表面61には凹部62が形成されている。凹部62は、接触点101よりも内側(図3の右側)に形成されている。表面電極4の表面41に沿う方向(x方向)において接触点101から金属膜6側(図3の右側)へ100μm以上離れた位置の金属膜6の表面61に凹部62が形成されている。接触点101から凹部62の中央部までの距離Lは100μm以上である。また、凹部62の外側(図3の左側)の端部623が、接触点101から金属膜6側(図3の右側)へ100μm以上離れた位置に存在することが好ましい。また、表面電極4の表面41に沿う方向(x方向)において接触点101から金属膜6側(図3の右側)へ270μm以上離れた位置の金属膜6の表面61に凹部62が形成されていることがより好ましい。すなわち、接触点101から凹部62までの距離Lは270μm以上であることが好ましい。また、凹部62の外側(図3の左側)の端部623が、接触点101から金属膜6側(図3の右側)へ270μm以上離れた位置に存在することがより好ましい。また、凹部62は、導電板3の外周端36よりも外側(図3の左側)に形成されている。凹部62の内側(図3の右側)の端部622が、導電板3の外周端36よりも外側(図3の左側)の位置に存在する。
図4に示すように、半導体基板2と導電板3をz方向(半導体基板2と導電板3の積層方向)に視ると、金属膜6の表面61に形成されている凹部62は、導電板3の周方向に沿って延びている。図4では、凹部62が形成されている位置を二点鎖線(仮想線)で示している。凹部62は、導電板3の全周にわたって延びており、導電板3を囲んでいる。なお、図4では封止樹脂90等を省略して示している。
金属膜6の表面61に凹部62を形成するには、例えば、図5に示すように、金属膜6の表面61にレジスト膜75を形成する。レジスト膜75には開口部76が形成されている。次に、レジスト膜75の開口部76を通じて金属膜6の表面61をエッチングすることによって凹部62を形成する。その後、金属膜6の表面61からレジスト膜75を除去する。
図2及び図3に示すように、金属膜6の表面61には、はんだ91(接合材の一例)を介して導電板3が固定されている。はんだ91としては、例えばSn系はんだ、SnCu系はんだ、Zn系はんだ等を用いることができる。はんだ91は、保護膜5の表面51の内面部53に接触している。保護膜5の表面51の上面部52には、はんだ91が接触していない。はんだ91は、金属膜6の表面61に形成されている凹部62を覆っている。凹部62にはんだ91が充填されている。凹部62にはんだ91が充填されることによって、はんだ91の表面96の傾斜角度θ(すなわち、フィレット角度)が緩やかになる。はんだ91の表面96は、金属膜6と導電板3の間で斜めに延びている。傾斜角度θは、はんだ91が保護膜5に接触する位置での、金属膜6の表面61に対するはんだ91の表面96の角度である。金属膜6の表面61に凹部62が形成されている場合では、凹部62が形成されていない場合に比べて、はんだ91の表面96の傾斜角度θが緩やかになる。なお、凹部62が形成されていない場合は、はんだ91の表面96の位置が二点鎖線(仮想線)で示す位置になる。
導電板3は、板状に形成されている。導電板3は、銅(Cu)から形成されている。導電板3は、導電性および熱伝導性を有している。導電板3は、z方向(半導体基板2と導電板3の積層方向)において、表面電極4と重なる位置に配置されている。導電板3の表面には、はんだ92を介して表面側放熱板81が固定されている。導電板3は、半導体基板2と表面側放熱板81の間に配置されており、両者の間のスペーサーとしての機能を有している。
半導体基板2の裏面には、裏面電極7が形成されている。裏面電極7は、導電性を有している。裏面電極7は、例えばニッケル(Ni)から形成されている。裏面電極7は、半導体基板2に形成されているコレクタ領域と導通している。裏面電極7の裏面には、はんだ93を介して裏面側放熱板82が固定されている。
表面側放熱板81および裏面側放熱板82の材質としては、例えば銅(Cu)またはアルミニウム(Al)を用いることができる。表面側放熱板81および裏面側放熱板82は、熱伝導性および導電性を有している。表面側放熱板81および裏面側放熱板82は、半導体基板2において生じた熱を放散する機能を有している。また、表面側放熱板81および裏面側放熱板82は、電極としての機能を有している。表面側放熱板81と裏面側放熱板82の間には封止樹脂90が充填されている。
封止樹脂90は、表面側放熱板81と裏面側放熱板82の間に配置されている上記の各構成(半導体基板2、表面電極4、保護膜5、金属膜6、導電板3、裏面電極7、はんだ91、92、93)を封止している。封止樹脂90は、表面側放熱板81と裏面側放熱板82の間の部材に密着している。封止樹脂90の材料としては、エポキシ樹脂を用いることができる。その他に、封止樹脂90は、硬化剤、応力緩和剤、硬化促進剤、フィラー等を含んでいてもよい。
上記の構成を備えている半導体装置1では、半導体基板2が通電によって発熱すると、その熱が表面電極4と保護膜5と金属膜6に伝わる。また、その熱が、表面側のはんだ91と導電板3とはんだ92を介して表面側放熱板81に伝わる。また、半導体基板2の熱が裏面側のはんだ93を介して裏面側放熱板82に伝わる。表面側放熱板81と裏面側放熱板82に伝わった熱は外部に放熱される。この過程において、半導体基板2の熱が表面電極4と保護膜5と金属膜6に伝わると、その熱によって表面電極4と保護膜5と金属膜6が熱膨張する。そうすると、表面電極4と保護膜5と金属膜6に熱応力が発生する。この熱応力は、三者の熱膨張率の相違によって、表面電極4と保護膜5と金属膜6が集まっている接触点101で特に大きくなる傾向がある。また、接触点101での熱応力に起因して表面電極4にひずみが生じることがある。そのため、熱応力に起因して表面電極4に生じるひずみの量を抑制することが好ましい。
そこで、上記の半導体装置1では、表面電極4の表面41に沿う方向(x方向)において接触点101から金属膜6側へ100μm以上離れた位置の金属膜6の表面61に凹部62が形成されており、その凹部62にはんだ91が充填されている構成としている。この構成によれば、金属膜6の表面61に形成されている凹部62にはんだ91が充填されることによって、金属膜6の表面61より上のはんだ91の量を減らすことができ、はんだ91の表面96の傾斜角度θ(すなわち、フィレット角度)を緩やかに
することができる。これにより、接触点101における熱応力に起因して表面電極4にひずみが生じたとしても、そのひずみの量を抑制することができる。接触点101から金属膜6側へ100μm以上離れた位置に凹部62を形成することによって、表面電極4に生じるひずみの量を抑制することができる効果について、以下に説明する試験例で検証する。
[試験例]
上記の半導体装置1と従来の半導体装置について試験例と比較例を用いて試験を行った。試験例1−3では上記の半導体装置1を用いた。上記の半導体装置1では、金属膜6の表面61に凹部62が形成されている。試験例1−3では、図3に示す接触点101から凹部62までの距離Lが異なっている。試験例1−3における距離Lは、表1に示す通りである。
Figure 2019083296
比較例1では従来の半導体装置を用いた。従来の半導体装置では、金属膜6の表面61に凹部62が形成されていない。その他の構成については、上記の半導体装置1と同様である。また、比較例2では、上記の半導体装置1に類似する半導体装置であって、接触点101から凹部62までの距離Lが100μm未満の半導体装置を用いた。比較例2における距離Lは、表1に示す通りである。
試験例1−3および比較例1、2について、表面電極4と裏面電極7の間に電圧を繰り返し印加した。そして、表面電極4に生じたひずみの量を測定した。試験例1−3および比較例1、2におけるひずみの量は、表1に示す通りである。また、距離Lとひずみの量との関係は、図6に示すグラフの通りである。
表1及び図6に示すように、試験例1−3では、比較例1、2と比較して、表面電極4に生じるひずみの量を抑制できることが確認できた。よって、接触点101から凹部62までの距離Lが100μm以上の構成ではひずみの量を抑制できることが確認できた。また、試験例2、3では、表面電極4に生じるひずみの量が試験例1よりも抑制された。よって、接触点101から凹部62までの距離Lが270μm以上の構成ではひずみの量を更に抑制できることが確認できた。以上より、半導体装置1による効果が確認された。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1 :半導体装置
2 :半導体基板
3 :導電板
4 :表面電極
5 :保護膜
6 :金属膜
7 :裏面電極
62 :凹部
81 :表面側放熱板
82 :裏面側放熱板
90 :封止樹脂
91 :はんだ
92 :はんだ
93 :はんだ
101 :接触点

Claims (1)

  1. 半導体基板と、
    前記半導体基板の表面を覆っている表面電極と、
    前記表面電極の表面の外周部を覆っている保護膜と、
    前記保護膜に覆われていない前記表面電極の表面の内側部を覆っている金属膜と、
    前記金属膜の表面に接合材を介して固定されている導電板と、を備えており、
    前記表面電極の前記表面の前記外周部と前記内側部との境界において、前記表面電極と前記保護膜と前記金属膜の三者が互いに接触する接触点を有しており、
    前記表面電極の前記表面に沿う方向において前記接触点から前記金属膜側へ100μm以上離れた位置の前記金属膜の前記表面に凹部が形成されており、前記凹部に前記接合材が充填されている、半導体装置。
JP2017211337A 2017-10-31 2017-10-31 半導体装置 Active JP7052293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017211337A JP7052293B2 (ja) 2017-10-31 2017-10-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017211337A JP7052293B2 (ja) 2017-10-31 2017-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2019083296A true JP2019083296A (ja) 2019-05-30
JP7052293B2 JP7052293B2 (ja) 2022-04-12

Family

ID=66671192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017211337A Active JP7052293B2 (ja) 2017-10-31 2017-10-31 半導体装置

Country Status (1)

Country Link
JP (1) JP7052293B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035876A (ja) * 1999-07-23 2001-02-09 Nec Corp フリップチップ接続構造、半導体装置および半導体装置製造方法
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
JP2007165884A (ja) * 2005-12-09 2007-06-28 Agere Systems Inc 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
JP2009524927A (ja) * 2006-02-20 2009-07-02 ネペス コーポレーション はんだバンプが形成された半導体チップ及びはんだバンプの製造方法
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2015050385A (ja) * 2013-09-03 2015-03-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2015076470A (ja) * 2013-10-08 2015-04-20 トヨタ自動車株式会社 半導体装置
WO2015125772A1 (ja) * 2014-02-24 2015-08-27 三菱電機株式会社 電極リードおよび半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035876A (ja) * 1999-07-23 2001-02-09 Nec Corp フリップチップ接続構造、半導体装置および半導体装置製造方法
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2005347313A (ja) * 2004-05-31 2005-12-15 Denso Corp 半導体装置の製造方法
JP2007165884A (ja) * 2005-12-09 2007-06-28 Agere Systems Inc 熱的および機械的特性が改善されたボンド・パッドを有する集積回路
JP2009524927A (ja) * 2006-02-20 2009-07-02 ネペス コーポレーション はんだバンプが形成された半導体チップ及びはんだバンプの製造方法
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2015050385A (ja) * 2013-09-03 2015-03-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2015076470A (ja) * 2013-10-08 2015-04-20 トヨタ自動車株式会社 半導体装置
WO2015125772A1 (ja) * 2014-02-24 2015-08-27 三菱電機株式会社 電極リードおよび半導体装置

Also Published As

Publication number Publication date
JP7052293B2 (ja) 2022-04-12

Similar Documents

Publication Publication Date Title
JP6300633B2 (ja) パワーモジュール
JP6897141B2 (ja) 半導体装置とその製造方法
JP2014216459A (ja) 半導体装置
JP7047895B2 (ja) 半導体装置
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
JP2019016738A (ja) 半導体装置
JP6653199B2 (ja) 半導体装置
JP2018098282A (ja) 半導体装置
JP6303776B2 (ja) 半導体装置
US10483183B2 (en) Semiconductor device
JP6617655B2 (ja) 半導体装置
JP3601529B2 (ja) 半導体装置
JP7052293B2 (ja) 半導体装置
JP6972928B2 (ja) 半導体装置
US20190164913A1 (en) Semiconductor device
WO2015125772A1 (ja) 電極リードおよび半導体装置
JP2022168128A (ja) 半導体装置
US9553067B2 (en) Semiconductor device
US10483186B2 (en) Semiconductor device with heat radiator
JP2017112280A (ja) 半導体モジュール
US20230317599A1 (en) Semiconductor device
JP7495225B2 (ja) 半導体装置
JP7272113B2 (ja) 半導体装置
JP2019009280A (ja) 半導体装置
JP7151452B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R151 Written notification of patent or utility model registration

Ref document number: 7052293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151