JP7151452B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7151452B2
JP7151452B2 JP2018235482A JP2018235482A JP7151452B2 JP 7151452 B2 JP7151452 B2 JP 7151452B2 JP 2018235482 A JP2018235482 A JP 2018235482A JP 2018235482 A JP2018235482 A JP 2018235482A JP 7151452 B2 JP7151452 B2 JP 7151452B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
insulating film
protective film
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018235482A
Other languages
English (en)
Other versions
JP2020098826A (ja
Inventor
淳二 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018235482A priority Critical patent/JP7151452B2/ja
Publication of JP2020098826A publication Critical patent/JP2020098826A/ja
Application granted granted Critical
Publication of JP7151452B2 publication Critical patent/JP7151452B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Description

本明細書で開示される技術は、半導体装置に関する。
特許文献1に、半導体装置が開示されている。この半導体装置では、半導体基板上に保護膜が設けられている。保護膜は、半導体基板の外周縁に沿って設けられているが、ダイシングにおいて保護膜がブレードと接触することを避けるために、保護膜は半導体基板の外周縁から間隔をあけて設けられている。以下では、半導体基板の表面のうち、保護膜よりも外側に位置する外周部分を、ダイシング領域という。
特開2013-033775号公報
ダイシングにおける半導体装置の損傷や異物の発生を避けるためには、ダイシング領域上になにも存在しないことが好ましい。しかしながら、ダイシング領域の全体で半導体基板が露出していると、半導体装置を封止体(例えばモールド樹脂)によって封止したときに、半導体基板と封止体との間の密着力が不足することがある。この場合、半導体装置が動作して発熱したときに、その発熱に起因する熱応力によって、半導体基板と封止体との間で剥離が生じるおそれがある。本明細書は、このようなトレードオフの問題を少なくとも部分的に解消し得る技術を提供する。
本明細書が開示する半導体装置は、半導体基板と、半導体基板の一表面上に設けられており、酸化シリコンで構成された絶縁膜と、絶縁膜上に設けられており、樹脂材料で構成された保護膜とを備える。保護膜は、半導体基板の外周縁に沿って延びるとともに、半導体基板の外周縁から間隔を空けて設けられている。前記絶縁膜は、半導体基板の前記一表面のうち、前記保護膜下に位置する領域だけでなく、保護膜よりも外側に位置するダイシング領域に形成されている。ダイシング領域では、半導体基板の外周縁から中央に向かう方向において、絶縁膜が断続的に存在するパターンで形成されている。
上記した半導体装置では、半導体基板のダイシング領域に、絶縁膜が断続的に形成されている。このような構成によると、半導体装置を封止体(例えばモールド樹脂)によって封止したときに、いわゆるアンカー効果が生じることによって、半導体基板と封止体との間の密着力を高めることができる。その一方で、ダイシング領域に絶縁膜が存在していると、ダイシングブレードが絶縁膜に接触することによって、半導体基板から絶縁膜が剥離するおそれがある。しかしながら、絶縁膜は断続的に形成されているので、絶縁膜の剥離が発生した場合でも、その剥離や亀裂が保護膜まで進展することは抑制される。また、半導体基板から絶縁膜が脱落した場合でも、その欠片のサイズは比較的に小さくなることから、異物に起因して製造工程上の不具合が発生することも抑制される。
実施例の半導体装置10を模式的に示す平面図。 図1中のII-II線における断面図。 封止体30に封したされた半導体装置10のダイシング領域DRを示す。 一変形例の半導体装置10Aを模式的に示す平面図。 一変形例の半導体装置10Bを模式的に示す平面図。 一変形例の半導体装置10Cを模式的に示す平面図。
図面を参照して、実施例の半導体装置10について説明する。半導体装置10は、いわゆるパワー半導体素子であり、例えばインバータやコンバータといった電力変換装置に用いられる。一例ではあるが、本実施例の半導体装置10は、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。但し、半導体装置10は、MOSFETに代えて、又は加えて、IGBT(Reverse-Conducting Insulated Gate Bipolar Transistor)やダイオードといった他のデバイスの構造及び機能を有してもよい。
図1、図2に示すように、半導体装置10は、半導体基板12と、半導体基板12の上面12aに位置する上面電極14と、半導体基板12の下面12bに位置する下面電極16とを備える。半導体基板12を構成する半導体材料については、特に限定されない。一例ではあるが、本実施例における半導体基板12は、炭化シリコン(SiC)の結晶体である炭化シリコン基板である。但し、半導体基板12は、シリコン(Si)や化合物半導体といった、他の半導体材料の基板であってもよい。
上面電極14と下面電極16のそれぞれは、例えば金属といった導体で構成されている。上面電極14及び下面電極16の具体的な構造については特に限定されない。一例ではあるが、本実施例における上面電極14及び下面電極16は、アルミニウム合金、チタン、ニッケル、金等を用いて構成されている。上面電極14は、半導体基板12の上面12aと接触しており、半導体基板12内に設けられたMOSFETのソース及びボディ(図示省略)へ電気的に接続されている。下面電極16は、半導体基板12の下面12bと接触しており、半導体基板12内に設けられたMOSFETのドレイン(図示省略)へ電気的に接続されている。
半導体装置10は、保護膜18と絶縁膜20とをさらに備える。保護膜18と絶縁膜20は、半導体基板12の上面12aに設けられている。保護膜18は、半導体基板12の外周縁12eに沿って延びており、平面視(図1参照)において枠状に形成されている。保護膜18の内周縁18aは、上面電極14を露出する開口を形成している。一例ではあるが、本実施例における保護膜18は、絶縁体で構成されており、詳しくは、ポリイミドといった樹脂材料で構成されている。
保護膜18は、半導体基板12の外周縁12eから間隔を空けて設けられている。即ち、保護膜18の外周縁18bは、半導体基板12の外周縁12eから離れて位置している。これは、半導体装置10の製造工程において、半導体基板12をダイシングするときに、ダイシングブレードが保護膜18に接触することを避けるためである。以下、半導体基板12の上面12aのうち、保護膜18よりも外側に位置する領域(図2中のDR)を、ダイシング領域DRと称する。
絶縁膜20は、半導体基板12の上面12aと保護膜18との間に設けられている。加えて、本実施例の半導体装置10では、ダイシング領域DRにも絶縁膜20が設けられている。この絶縁膜20は、ダイシング領域DRの全体ではなく、ダイシング領域DRにおいて部分的に設けられている。一例ではあるが、本実施例の絶縁膜20は、多重のリング状に形成されている。各々のリング状の絶縁膜20は、保護膜18と半導体基板12の外周縁12eとの間において、半導体基板12の外周縁12e(あるいは、保護膜18の外周縁18b)に沿って延びている。絶縁膜20は、絶縁体で構成されており、一例ではあるが、酸化シリコンで構成された酸化膜である。
上述したように、本実施例の半導体装置10では、半導体基板12のダイシング領域DRにも、絶縁膜20が設けられている。特に、絶縁膜20は、多重のリング状に設けられおり、ダイシング領域DRにおいて断続的に形成されている。このような構成によると、図3に示すように、半導体装置10を封止体30(例えばモールド樹脂)によって封止したときに、いわゆるアンカー効果が生じることによって、半導体基板12と封止体30との間の密着力を高めることができる。これにより、半導体装置10が動作して発熱し、その発熱に起因する熱応力が生じたときでも、半導体基板12と封止体30との間の剥離を効果的に抑制することができる。
特に、本実施例における半導体基板12は、炭化シリコン基板である。炭化シリコン基板は、シリコン基板よりもヤング率が高い。従って、半導体基板12に生じる熱応力も比較的に高くなる。この場合、半導体基板12と封止体30との間で剥離が生じやすく、特に、半導体基板12の外周部分であるダイシング領域DRにおいて、その傾向は顕著となる。この点に関して、本実施例の半導体装置10のように、ダイシング領域DRにおいて絶縁膜20が断続的に形成されていれば、そのような剥離を効果的に抑制することができる。即ち、本明細書が開示するダイシング領域DRの構造は、炭化シリコン基板に限られず、ヤング率の高い半導体基板を用いた各種の半導体装置に対しても、同様に採用することができる。
その一方で、ダイシング領域DRに絶縁膜20が存在していると、ダイシングブレードが絶縁膜20に接触することによって、半導体基板12から絶縁膜20が剥離するおそれがある。しかしながら、絶縁膜20は、断続的に形成されている。より詳しくは、絶縁膜20が、半導体基板12の外周縁12eから中央に向かう方向において、絶縁膜20が断続的に存在するパターンで形成されている。このような構成によると、絶縁膜20の剥離が仮に発生した場合であっても、その剥離や亀裂が保護膜18まで進展することは抑制される。また、半導体基板12から絶縁膜20の欠片が脱落した場合でも、その欠片のサイズは比較的に小さくなるので、異物に起因して製造工程上の不具合が発生することも抑制される。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、図4-図6に示すように、ダイシング領域DRにおける絶縁膜20の形成パターンは、様々に変更可能である。図4に示す一変形例の半導体装置10Aでは、絶縁膜20が複数のドット状に形成されている。この場合、ドットの形状、大きさ、数、間隔といった設計上のパラメータは、様々に変更することができる。図5に示す一変形例の半導体装置10Bでは、絶縁膜20が複数の多角形で形成されている。この場合、多角形の形状、大きさ、数、間隔といった設計上のパラメータは、様々に変更することができる。そして、図6に示す一変形例の半導体装置10Cでは、絶縁膜20が複数の直線によって形成されている。この場合、直線の太さ、数、間隔といった設計上のパラメータは、様々に変更することができる。いずれの例においても、絶縁膜20は、半導体基板12の外周縁12eから中央に向かう方向において、絶縁膜20が断続的に存在するパターンで形成されている。絶縁膜20は、例えばエッチングによって形成することができ、複雑なパターンや微細なパターンもあっても容易に形成することができる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示した技術は、複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10、10A、10B、10C:半導体装置
12:半導体基板
14:上面電極
16:下面電極
18:保護膜
20:絶縁膜
30:封止体

Claims (1)

  1. 半導体基板と、
    前記半導体基板の一表面上に設けられており、酸化シリコンで構成された絶縁膜と、
    前記絶縁膜上に設けられており、樹脂材料で構成された保護膜と、を備え、
    前記保護膜は、前記半導体基板の外周縁に沿って延びるとともに、前記半導体基板の前記外周縁から間隔を空けて設けられており、
    前記絶縁膜は、前記半導体基板の前記一表面のうち、前記保護膜下に位置する領域だけでなく、前記保護膜よりも外側に位置するダイシング領域に形成されており、
    前記ダイシング領域では、前記半導体基板の前記外周縁から中央に向かう方向において、前記絶縁膜が断続的に存在するパターンで形成されている、
    半導体装置。
JP2018235482A 2018-12-17 2018-12-17 半導体装置 Active JP7151452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018235482A JP7151452B2 (ja) 2018-12-17 2018-12-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018235482A JP7151452B2 (ja) 2018-12-17 2018-12-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2020098826A JP2020098826A (ja) 2020-06-25
JP7151452B2 true JP7151452B2 (ja) 2022-10-12

Family

ID=71106596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018235482A Active JP7151452B2 (ja) 2018-12-17 2018-12-17 半導体装置

Country Status (1)

Country Link
JP (1) JP7151452B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228479A (ja) 2003-01-27 2004-08-12 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2005101181A (ja) 2003-09-24 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置のおよびその製造方法
JP2015053442A (ja) 2013-09-09 2015-03-19 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228479A (ja) 2003-01-27 2004-08-12 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
JP2005101181A (ja) 2003-09-24 2005-04-14 Matsushita Electric Ind Co Ltd 半導体装置のおよびその製造方法
JP2015053442A (ja) 2013-09-09 2015-03-19 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020098826A (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
JP6264230B2 (ja) 半導体装置
JP6897141B2 (ja) 半導体装置とその製造方法
JP6316508B2 (ja) 半導体モジュールおよびその製造方法
US9224698B1 (en) Semiconductor device
JP6617655B2 (ja) 半導体装置
JP6319028B2 (ja) 半導体装置
JP7151452B2 (ja) 半導体装置
US10128196B2 (en) Semiconductor device
JP7226186B2 (ja) 半導体装置
US9553067B2 (en) Semiconductor device
JP6718143B2 (ja) 半導体装置
JP6252412B2 (ja) 半導体装置
JP7102723B2 (ja) 半導体装置
JP2021040058A (ja) 半導体装置および半導体素子
JP2010251457A (ja) 半導体装置及びその製造方法
JP6939888B2 (ja) 半導体装置、半導体装置の製造方法
US11410946B2 (en) Semiconductor apparatus
JP2023044582A (ja) 半導体装置
JP5700502B2 (ja) 半導体装置及び製造方法
JP7052293B2 (ja) 半導体装置
JP2021009955A (ja) 半導体装置
WO2021079427A1 (ja) 半導体装置
JP6081903B2 (ja) 半導体装置
JP2014154844A (ja) 半導体装置
JP2014192189A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220912

R151 Written notification of patent or utility model registration

Ref document number: 7151452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151