JP7102723B2

JP7102723B2 - 半導体装置

Info

Publication number: JP7102723B2
Application number: JP2017243149A
Authority: JP
Inventors: 直樹橋本; 明高添野
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2017-12-19
Filing date: 2017-12-19
Publication date: 2022-07-20
Anticipated expiration: 2037-12-19
Also published as: JP2019110248A

Description

本明細書に開示の技術は、半導体装置に関する。

特許文献１には、半導体基板の表面を覆う表面電極を備える半導体装置が開示されている。この表面電極は、下部金属膜と、下部金属膜の表面を覆う高強度金属膜と、高強度金属膜の表面を覆う上部金属膜を有する。この構成によれば、ワイヤーボンディングによる半導体基板へのダメージを抑制することができる。

特開２０１１－２４９４９１号公報

特許文献１の構造では、半導体装置が温度変化する際に、表面電極を構成する各金属膜の線膨張係数の差によって、各金属膜に高い応力が加わる。その結果、金属膜の内部に空洞が生じる場合がある。このような状態で表面電極にクラックが生じると、空洞を通じてクラックが進展し易くなり、クラックが半導体基板まで達する虞がある。本明細書では、表面電極に生じる空洞を低減することができる技術を提供する。

本明細書が開示する半導体装置は、半導体基板と、前記半導体基板の表面を覆う表面電極、を有する。前記表面電極が、第１金属膜と、第２金属膜と、第３金属膜を有する。前記第１金属膜は、前記半導体基板の前記表面を覆っている。前記第２金属膜は、前記第１金属膜の表面を覆っており、前記第１金属膜の前記表面に達する貫通孔を有しており、前記第１金属膜よりも低い線膨張係数を有する。前記第３金属膜は、前記第２金属膜の表面と前記貫通孔内の前記第１金属膜の前記表面を覆っており、前記第２金属膜よりも高い線膨張係数を有する。前記第１金属膜と前記第３金属膜の線膨張係数の差は、前記第１金属膜と前記第２金属膜の線膨張係数の差及び前記第２金属膜と前記第３金属膜の線膨張係数の差よりも小さい。

上記の半導体装置では、第２金属膜が第１金属膜の表面に達する貫通孔を有している。そして、貫通孔内では、線膨張係数の差が比較的小さい第１金属膜と第３金属膜が接している。したがって、貫通孔内では、第１金属膜と第３金属膜に加わる応力が低減される。また、第２金属膜の一部に貫通孔（すなわち、高い応力が生じない部分）が設けられていることで、第２金属膜全体で応力が緩和される。このため、この半導体装置では、温度変化が生じても、表面電極の内部に空洞が生じ難い。

半導体装置１０の断面図。半導体装置１０の上面図。

図１に示す実施例の半導体装置１０は、半導体基板１２を有している。半導体基板１２の表面１２ａには、トレンチ４０が設けられている。各トレンチ４０内に、ゲート電極３０とゲート絶縁膜３２が配置されている。ゲート電極３０の表面は、層間絶縁膜６２に覆われている。半導体基板１２内には、ｎ型のエミッタ領域２２、ｐ型のボディコンタクト領域２４、ｐ型のボディ領域２５、ｎ型のドリフト領域２６及びｐ型のコレクタ領域２７が設けられている。半導体基板１２の表面１２ａには、表面電極５０が配置されている。半導体基板１２の裏面１２ｂには、裏面電極６４が配置されている。エミッタ領域２２、ボディコンタクト領域２４、ボディ領域２５、ドリフト領域２６、コレクタ領域２７、ゲート電極３０等によって、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が構成されている。表面電極５０は、ＩＧＢＴのエミッタ電極として機能する。裏面電極６４は、ＩＧＢＴのコレクタ電極として機能する。

表面電極５０は、第１金属膜５１、第２金属膜５２及び第３金属膜５３を有している。

第１金属膜５１は、半導体基板１２の表面１２ａに配置されている。第１金属膜５１は、層間絶縁膜６２によってゲート電極３０から絶縁されている。第１金属膜５１は、層間絶縁膜６２が存在しない範囲で、半導体基板１２の表面１２ａに接している。第１金属膜５１は、例えば、ＡｌＳｉ（アルミニウムとシリコンの合金）を主成分とする金属膜である。第１金属膜５１は、エミッタ領域２２及びボディコンタクト領域２４に対してオーミック接触している。

第２金属膜５２は、第１金属膜５１の表面に配置されている。図２は、半導体装置１０の上面図を示している。図２では、図の見易さのため、第２金属膜５２より上側の構成の図示を省略している。また、図２では、第２金属膜５２が分布している範囲をハッチングにより示している。図２に示すように、第２金属膜５２は、第１金属膜５１の表面に達する複数の貫通孔７０を有している。複数の貫通孔７０は、ｘ方向及びｙ方向に等間隔で設けられている。また、ｘ方向に沿って設けられている貫通孔７０を１つの列としたときに、ｙ方向に沿って隣接する各列の貫通孔７０のｘ方向の位置が互い違いになるように各貫通孔７０が設けられている。各貫通孔７０は、平面視において、矩形状に形成されている。貫通孔７０の幅Ｌ（すなわち、長手方向の幅）は、例えば、２．６μｍ以下である。第２金属膜５２は、例えば、Ｔｉ（チタン）またはＴｉＮ（窒化チタン）を主成分とする金属膜である。第２金属膜５２の線膨張係数は、第１金属膜５１の線膨張係数よりも低い。また、第２金属膜５２の引張強度は、第１金属膜５１の引張強度よりも高い。なお、図２では、理解を容易にするために、図１に比較して貫通孔７０の縮尺が大きくなっている。このために、図１及び図２における貫通孔７０の数や幅等が異なっていることに留意されたい。

第３金属膜５３は、第２金属膜５２の表面に配置されている。また、第３金属膜５３は、貫通孔７０の内部において、第１金属膜５１に接している。第３金属膜５３は、第２金属膜５２の表面から貫通孔７０の内部に跨る範囲を覆っている。第３金属膜５３は、ＡｌＳｉを主成分とする金属膜である。第３金属膜５３の線膨張係数は、第２金属膜５２の線膨張係数よりも高い。第３金属膜５３の線膨張係数は、第１金属膜５１の線膨張係数と略等しい。したがって、第１金属膜５１と第３金属膜５３の線膨張係数の差は、第１金属膜５１と第２金属膜５２の線膨張係数の差よりも小さい。また、第１金属膜５１と第３金属膜５３の線膨張係数の差は、第２金属膜５２と第３金属膜５３の線膨張係数の差よりも小さい。また、第３金属膜５３の引張強度は、第２金属膜５２の引張強度よりも低い。第３金属膜５３の引張強度は、第１金属膜５１の引張強度と略等しい。

表面電極５０の外周部は、保護膜５６によって覆われている。保護膜５６は、例えば、ポリイミドによって構成されている。保護膜５６は、表面電極５０（すなわち、第３金属膜５３）に接している。表面電極５０の表面の中央部は、保護膜５６に覆われていない。

保護膜５６の表面と表面電極５０の表面に跨る範囲は、はんだ接合用金属膜５８に覆われている。はんだ接合用金属膜５８は、はんだ濡れ性を有する金属により構成されている。はんだ接合用金属膜５８は、例えば、ニッケルを主成分とする金属膜である。はんだ接合用金属膜５８は、保護膜５６に覆われていない範囲の表面電極５０の表面全域を覆っている。はんだ接合用金属膜５８の表面は、はんだ層６０によって覆われている。はんだ接合用金属膜５８は、はんだ層６０によって、図示しない端子に接続されている。

半導体装置１０の動作中には、半導体装置１０の発熱や周囲の温度変化等によって、半導体装置１０全体の温度が繰り返し変化する。半導体装置１０を構成する各材料の線膨張係数が異なるので、温度変化時に各材料の膨張率が異なる。このため、半導体装置１０の内部に熱応力が加わる。表面電極５０を構成する各金属膜５１、５２、５３においては、第２金属膜５２の線膨張係数が相対的に低いため、第１金属膜５１及び第３金属膜５３に高い熱応力が加わる。特に、第２金属膜５２の引張強度が高いので、第２金属膜５２が変形し難く、第１金属膜５１及び第３金属膜５３に高い熱応力が加わる。表面電極５０として従来の構造（すなわち、貫通孔が形成されていない第２金属膜が設けられている構造）を採用すると、第１金属膜５１及び第３金属膜５３に繰り返し高い熱応力が加わることで、各金属膜５１、５３の内部に空洞が生じ易い。このような状態で表面電極５０にクラックが生じると、空洞を通じてクラックが進展しやすく、クラックが半導体基板１２まで達する場合がある。

これに対し、本実施例の半導体装置１０では、第２金属膜５２に貫通孔７０が設けられており、貫通孔７０内では、第１金属膜５１と第３金属膜５３が接している。第１金属膜５１と第３金属膜５３の線膨張係数の差は比較的小さい。このため、貫通孔７０の内部では、半導体装置１０の温度変化により第１金属膜５１及び第３金属膜５３に加わる熱応力が低減される。また、第２金属膜５２の一部に貫通孔７０が設けられているため、第２金属膜５２全体で熱応力が緩和される。したがって、表面電極５０に加わる熱応力が全体として低減される。このように、半導体装置１０では、温度変化が生じても、表面電極５０の内部に空洞が生じ難い。例えば、半導体装置１０では、表面電極５０（第３金属膜５３）と、保護膜５６と、はんだ接合用金属膜５８とが互いに接する三重接触部９０において高い熱応力が生じ易く、その位置を起点としてクラックが生じる場合がある。しかしながら、半導体装置１０によれば、表面電極５０の内部に空洞が生じることを抑制することができる。このため、仮に表面電極５０にクラックが生じたとしても、クラックが進展し難い。半導体装置１０によれば、表面電極５０のクラックによる特性劣化を抑制することができる。

なお、第３金属膜５３を成膜する際には、下地の材料によって第３金属膜５３（すなわち、ＡｌＳｉ）の結晶粒径が変化する。例えば、ＡｌＳｉを主成分とする第１金属膜５１上に第３金属膜５３を成膜したときの第３金属膜５３の結晶粒径は、ＴｉまたはＴｉＮを主成分とする第２金属膜５２上に第３金属膜５３を成膜したときの第３金属膜５３の結晶粒径よりも大きくなる。一般的に、結晶粒径が小さいほど、金属の強度は高くなる。本実施例の半導体装置１０では、貫通孔７０の幅Ｌが２．６μｍ以下となっている。このため、貫通孔７０内に配置される（すなわち、第１金属膜５１上に成膜される）第３金属膜５３の結晶粒径を２．６μｍ以下とすることができる。第３金属膜５３の結晶粒径が２．６μｍ以下であれば、半導体装置１０の温度変化による応力に対して、十分な０．２％耐力を得ることができる。

上述した実施例の半導体装置１０では、図２に示すように、貫通孔７０が矩形状に形成されていた。しかしながら、貫通孔７０は、他の多角形状に形成されてもよいし、円形状に形成されてもよい。また、実施例の半導体装置１０では、複数の貫通孔７０のｘ方向の位置がｙ方向に沿って互い違いに設けられていた。しかしながら、貫通孔７０の位置は特に限定されず、例えば、第２金属膜５２が格子状となるように複数の貫通孔７０が設けられてもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：半導体基板
１２ａ：表面
１２ｂ：裏面
２２：エミッタ領域
２４：ボディコンタクト領域
２５：ボディ領域
２６：ドリフト領域
２７：コレクタ領域
３０：ゲート電極
３２：ゲート絶縁膜
５０：表面電極
５１：第１金属膜
５２：第２金属膜
５３：第３金属膜
５６：保護膜
５８：はんだ接合用金属膜
６０：はんだ層
６２：層間絶縁膜
６４：裏面電極
７０：貫通孔

Claims

半導体装置であって、
半導体基板と、
前記半導体基板の表面を覆う表面電極と、
前記表面電極の一部を覆う絶縁保護膜と、
前記絶縁保護膜の表面から前記表面電極の表面に跨る範囲を覆うはんだ接合用金属膜、
を有し、
前記表面電極が、
前記半導体基板の前記表面を覆っている第１金属膜と、
前記第１金属膜の表面を覆っており、前記第１金属膜の前記表面に達する貫通孔を有しており、前記第１金属膜よりも低い線膨張係数を有する第２金属膜と、
前記第２金属膜の表面と前記貫通孔内の前記第１金属膜の前記表面を覆っており、前記第２金属膜よりも高い線膨張係数を有する第３金属膜、
を有しており、
前記第１金属膜と前記第３金属膜の線膨張係数の差は、前記第１金属膜と前記第２金属膜の線膨張係数の差及び前記第２金属膜と前記第３金属膜の線膨張係数の差よりも小さい、
半導体装置。
前記第１金属膜が、前記第２金属膜と前記貫通孔が設けられている範囲の直下で前記半導体基板に接している、請求項１に記載の半導体装置。