JP2020141003A - スイッチング素子とその製造方法 - Google Patents

スイッチング素子とその製造方法 Download PDF

Info

Publication number
JP2020141003A
JP2020141003A JP2019033990A JP2019033990A JP2020141003A JP 2020141003 A JP2020141003 A JP 2020141003A JP 2019033990 A JP2019033990 A JP 2019033990A JP 2019033990 A JP2019033990 A JP 2019033990A JP 2020141003 A JP2020141003 A JP 2020141003A
Authority
JP
Japan
Prior art keywords
gallium oxide
oxide substrate
plane
switching element
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019033990A
Other languages
English (en)
Other versions
JP7185875B2 (ja
Inventor
永岡　達司
Tatsuji Nagaoka
達司 永岡
浩之 西中
Hiroyuki Nishinaka
浩之 西中
昌広 吉本
Masahiro Yoshimoto
昌広 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto Institute of Technology NUC
Toyota Motor Corp
Original Assignee
Kyoto Institute of Technology NUC
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto Institute of Technology NUC, Toyota Motor Corp filed Critical Kyoto Institute of Technology NUC
Priority to JP2019033990A priority Critical patent/JP7185875B2/ja
Priority to US16/750,739 priority patent/US20200273954A1/en
Priority to CN202010115774.4A priority patent/CN111627999B/zh
Priority to DE102020104861.0A priority patent/DE102020104861A1/de
Publication of JP2020141003A publication Critical patent/JP2020141003A/ja
Application granted granted Critical
Publication of JP7185875B2 publication Critical patent/JP7185875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 上面が（０１０）面により構成されている酸化ガリウム基板を有するスイッチング素子において、クラックを抑制する。【解決手段】 スイッチング素子であって、酸化ガリウム結晶により構成されている酸化ガリウム基板と、前記酸化ガリウム基板に対してゲート絶縁膜を介して対向する複数のゲート電極、を有している。前記酸化ガリウム基板の上面が、前記酸化ガリウム結晶の（０１０）面と平行である。前記酸化ガリウム基板の前記上面を平面視したときに、前記各ゲート電極の長手方向が前記酸化ガリウム結晶の（１００）面が伸びる方向と交差している。【選択図】図２

Description

本明細書に開示の技術は、スイッチング素子とその製造方法に関する。
特許文献１には、酸化ガリウム基板を有するスイッチング素子が開示されている。このスイッチング素子は、酸化ガリウム基板に対してゲート絶縁膜を介して対向する複数のゲート電極を有する。
特開２０１６−１６４９０６号公報
酸化ガリウム結晶では、［０１０］方向における熱伝導率が、他の方向における熱伝導率よりも高い。したがって、スイッチング素子では、酸化ガリウム基板の上面を（０１０）面とすることで、上面から効率的に放熱することができる。他方、酸化ガリウム結晶では、（１００）面においてへき開が生じ易い。このため、酸化ガリウム基板の上面を（０１０）面とすると、（１００）面（すなわち、上面に対して垂直な平面）に沿って酸化ガリウム基板にクラックが生じやすいという問題がある。本明細書では、上面が（０１０）面により構成されている酸化ガリウム基板を有するスイッチング素子において、クラックを抑制する技術を提案する。
本明細書が開示するスイッチング素子は、酸化ガリウム結晶により構成されている酸化ガリウム基板と、前記酸化ガリウム基板に対してゲート絶縁膜を介して対向する複数のゲート電極、を有している。前記酸化ガリウム基板の上面が、前記酸化ガリウム結晶の（０１０）面と平行である。前記酸化ガリウム基板の前記上面を平面視したときに、前記各ゲート電極の長手方向が、前記酸化ガリウム結晶の（１００）面が伸びる方向と交差している。
このスイッチング素子では酸化ガリウム基板の上面が（０１０）面と平行であるので、このスイッチング素子は上面から効率的に放熱することができる。また、このスイッチング素子では、酸化ガリウム基板の上面を平面視したときに、各ゲート電極の長手方向が、（１００）面が伸びる方向（すなわち、クラックが生じやすい方向）と交差している。（１００）面が伸びる方向に対して交差するようにゲート電極が伸びているので、（１００）面に沿ってクラックが生じることが抑制される。
酸化ガリウム結晶の単位格子を示す図。 実施例１のスイッチング素子の上面図。 図２のＩＩＩ−ＩＩＩ線における断面図。 実施例２のスイッチング素子の上面図。 図４のＶ−Ｖ線における断面図。 実施例３のスイッチング素子の上面図。 図６のＶＩＩ−ＶＩＩ線における断面図（パッケージされた状態のスイッチング素子の断面図）。
最初に、酸化ガリウム結晶について説明する。図１は、酸化ガリウム結晶の単位格子を示している。結晶軸ａと結晶軸ｂの間の角度γ、及び、結晶軸ｂと結晶軸ｃの間の角度αは、９０°である。結晶軸ｃと結晶軸ａの間の角度βは、１０４°である。すなわち、酸化ガリウム結晶は、単斜晶系である。結晶軸ａの長さは約１．２２ｎｍであり、結晶軸ｂの長さは約０．３０ｎｍであり、結晶軸ｃの長さは約０．５８ｎｍである。酸化ガリウム結晶では、結晶軸ｂ及び結晶軸ｃに対して平行な（１００）面に沿ってへき開が生じやすい。このため、酸化ガリウム結晶では、（１００）面に沿ってクラックが生じやすい。また、酸化ガリウム結晶では、結晶軸ｂと平行な方向における熱伝導率が、他の方向における熱伝導率よりも高い。
図２、３は、実施例１のスイッチング素子１０を示している。スイッチング素子１０は、酸化ガリウム基板１２を有している。酸化ガリウム基板１２は、長方形の板形状を有しており、上面１２ａ、下面１２ｂ、及び、４つの側面１２ｃ〜側面１２ｆを有している。上面１２ａは、（０１０）面により構成されている。下面１２ｂは、（０−１０）面により構成されている。すなわち、上面１２ａと下面１２ｂは、（０１０）面と平行である。側面１２ｃは、（１００）面により構成されている。側面１２ｅは、（−１００）面により構成されている。すなわち、側面１２ｃと側面１２ｅは、（１００）面と平行である。側面１２ｄは、上面１２ａ、下面１２ｂ、側面１２ｃ、及び、側面１２ｅに対して垂直である。側面１２ｆは、上面１２ａ、下面１２ｂ、側面１２ｃ、及び、側面１２ｅに対して垂直である。
図３に示すように、酸化ガリウム基板１２の上面１２ａの上部には、複数のゲート絶縁膜２０、複数のゲート電極２２、及び、複数のソース電極２４が設けられている。なお、図２では、ソース電極２４の図示を省略している。
図３に示すように、各ゲート絶縁膜２０は、酸化ガリウム基板１２の上面１２ａの一部を覆っている。各ゲート電極２２は、ゲート絶縁膜２０の上面を覆っている。各ゲート電極２２は、ゲート絶縁膜２０によって酸化ガリウム基板１２から絶縁されている。すなわち、各ゲート電極２２は、酸化ガリウム基板１２に対してゲート絶縁膜２０を介して対向している。図２に示すように酸化ガリウム基板１２の上面１２ａを平面視したときに、各ゲート電極２２は、側面１２ｃに対して垂直な方向に沿って直線状に伸びている。すなわち、酸化ガリウム基板１２の上面１２ａを平面視したときに、各ゲート電極２２の長手方向は、（１００）面が伸びる方向（すなわち、結晶軸ｃの方向）と交差している。複数のゲート電極２２は、側面１２ｃが伸びる方向に間隔を空けて配置されている。酸化ガリウム基板１２の上面１２ａの上部には、ゲート配線４０とゲートパッド４２が設けられている。ゲート配線４０とゲートパッド４２は、図示しない層間絶縁膜によって酸化ガリウム基板１２から絶縁されている。ゲート配線４０は、各ゲート電極２２の長手方向の端部に接続されている。ゲート配線４０は、各ゲート電極２２をゲートパッド４２に接続している。
図３に示すように、各ソース電極２４は、隣り合うゲート電極２２の間に配置されている。各ソース電極２４は、酸化ガリウム基板１２の上面１２ａに接している。
酸化ガリウム基板１２の下面１２ｂに接するように、ドレイン電極２６が設けられている。ドレイン電極２６は、酸化ガリウム基板１２の下面１２ｂ全体を覆っている。
酸化ガリウム基板１２の内部には、複数のソース領域３０、複数のボディコンタクト領域３２、複数のボディ領域３４、ドリフト領域３６、及び、ドレイン領域３８が設けられている。
各ソース領域３０は、ｎ型であり、ソース電極２４とゲート絶縁膜２０に接する位置に配置されている。各ソース領域３０は、ソース電極２４にオーミック接触している。
各ボディコンタクト領域３２は、ｐ型であり、ソース電極２４の下部に設けられている。各ボディコンタクト領域３２は、ソース電極２４にオーミック接触している。
各ボディ領域３４は、ソース領域３０とボディコンタクト領域３２の周囲に配置されている。各ボディ領域３４は、ｐ型であり、ボディコンタクト領域３２よりも低いｐ型不純物濃度を有する。各ボディ領域３４は、ソース領域３０の隣でゲート絶縁膜２０に接している。
ドリフト領域３６は、ｎ型であり、ボディ領域３４の側方及び下側に配置されている。ドリフト領域３６は、ボディ領域３４の隣でゲート絶縁膜２０に接している。ドリフト領域３６は、ボディ領域３４によってソース領域３０から分離されている。
ドレイン領域３８は、ｎ型であり、ドリフト領域３６よりも高いｎ型不純物濃度を有している。ドレイン領域３８は、ドリフト領域３６の下側に配置されている。ドレイン領域３８は、ドレイン電極２６にオーミック接触している。
ゲート絶縁膜２０、ゲート電極２２、ソース電極２４、ドレイン電極２６、ソース領域３０、ボディコンタクト領域３２、ボディ領域３４、ドリフト領域３６、及び、ドレイン領域３８によって、ｎチャネル型のＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）が形成されている。
スイッチング素子１０（すなわち、ＭＯＳＦＥＴ）が動作すると、酸化ガリウム基板１２が発熱する。上述したように、酸化ガリウム結晶においては、結晶軸ｂと平行な方向における熱伝導率が高い。また、上述したように、酸化ガリウム基板１２の上面１２ａと下面１２ｂは（０１０）面と平行な面（すなわち、結晶軸ｂに垂直な面）により構成されている。このため、酸化ガリウム基板１２中で発生した熱は、ソース電極２４及びドレイン電極２６へ伝わり易い。したがって、スイッチング素子１０の温度上昇を抑制することができる。
上述したように、酸化ガリウム結晶では、（１００）面に沿ってクラックが生じやすい。例えば、図２の直線５０のように、側面１２ｄや側面１２ｆから（１００）面に沿ってクラックが生じやすい。しかしながら、実施例１のスイッチング素子１０では、図２に示すように、（１００）面が伸びる方向と交差する方向に沿って複数のゲート電極２２が伸びている。酸化ガリウム基板１２がゲート電極２２によって補強されることで、（１００）面に沿って酸化ガリウム基板１２にクラックが生じることが抑制される。したがって、実施例１のスイッチング素子１０では、スイッチング素子１０の使用時や製造時に、酸化ガリウム基板１２にクラックが生じることが抑制される。
また、図２に示すように、酸化ガリウム基板１２の上面１２ａを平面視したときに、側面１２ｄ、１２ｆが、側面１２ｃ、１２ｅよりも短い。すなわち、（１００）面に垂直な方向における酸化ガリウム基板１２の長さＬ１が、（１００）面に沿う方向における酸化ガリウム基板１２の長さＬ２よりも短い。このように、（１００）面に垂直な方向における酸化ガリウム基板１２の長さＬ１を短くし、（１００）面に沿う方向における酸化ガリウム基板１２の長さＬ２を長くすることで、（１００）面に沿って酸化ガリウム基板１２にクラックが生じることがさらに抑制される。
図４、５は、実施例２のスイッチング素子１１０を示している。スイッチング素子１１０は、酸化ガリウム基板１１２を有している。酸化ガリウム基板１１２は、平行四辺形の板形状を有している。酸化ガリウム基板１１２は、上面１１２ａ、下面１１２ｂ、側面１１２ｃ、側面１１２ｄ、側面１１２ｅ、及び、側面１１２ｆを有している。上面１１２ａは、（０１０）面により構成されている。下面１１２ｂは、（０−１０）面により構成されている。側面１１２ｃは、（１００）面により構成されている。側面１１２ｅは、（−１００）面により構成されている。側面１１２ｄは、（００１）面により構成されている。側面１１２ｆは、（００−１）面により構成されている。すなわち、側面１１２ｄと側面１１２ｆは、（００１）面と平行である。
図５に示すように、酸化ガリウム基板１１２の上面１１２ａには、複数のトレンチ１１８が設けられている。各トレンチ１１８内に、ゲート絶縁膜１２０とゲート電極１２２が設けられている。また、酸化ガリウム基板１１２の上面１１２ａ上には、複数のソース電極１２４が設けられている。なお、図４では、ソース電極１２４の図示を省略している。
図４に示すように、各トレンチ１１８は、酸化ガリウム基板１１２の上面１１２ａにおいて、（００１）面が伸びる方向に沿って直線状に伸びている。複数のトレンチ１１８は、（００１）面に対して垂直な方向に間隔を空けて配置されている。図５に示すように、各ゲート絶縁膜１２０は、トレンチ１１８の内面を覆っている。各ゲート電極１２２は、トレンチ１１８内に配置されており、ゲート絶縁膜１２０の表面を覆っている。各ゲート電極１２２は、ゲート絶縁膜１２０によって酸化ガリウム基板１１２から絶縁されている。すなわち、各ゲート電極１２２は、酸化ガリウム基板１１２に対してゲート絶縁膜１２０を介して対向している。各ゲート電極１２２は、トレンチ１１８に沿って伸びている。すなわち、図４に示すように酸化ガリウム基板１１２の上面１１２ａを平面視したときに、各ゲート電極１２２は、（００１）面が伸びる方向に沿って直線状に伸びている。言い換えると、酸化ガリウム基板１１２の上面１１２ａを平面視したときに、各ゲート電極１２２の長手方向は、（１００）面が伸びる方向（すなわち、結晶軸ｃの方向）と交差している。酸化ガリウム基板１１２の上面１１２ａの上部には、ゲート配線１４０とゲートパッド１４２が設けられている。ゲート配線１４０とゲートパッド１４２は、図示しない層間絶縁膜によって酸化ガリウム基板１１２から絶縁されている。ゲート配線１４０は、各ゲート電極１２２の長手方向の端部に接続されている。ゲート配線１４０は、各ゲート電極１２２をゲートパッド１４２に接続している。
図４の直線１６０は、側面１１２ｃと側面１１２ｄの接続部１１３から、側面１１２ｄに対して垂直な方向に伸びる直線を示している。酸化ガリウム基板１１２の上面１１２ａが平行四辺形であるので、上面１１２ａを平面視したときに、直線１６０と側面１１２ｃの間に三角形の領域１６２が存在する。ゲートパッド１４２は、上面１１２ａのうちの領域１６２内に配置されている。三角形の領域１６２内には、ゲート電極１２２を形成することは困難である。例えば、領域１６２内にゲート電極１２２を形成すると、領域１６２内のゲート電極１２２の近傍で電界集中が生じる。図４のように、領域１６２内にゲート電極１２２を設けないことで、スイッチング素子１１０の耐圧を向上させることができる。また、領域１６２内にゲートパッド１４２を設けることで、領域１６２を有効に利用することができ、スイッチング素子１１０を小型化することができる。また、図４の直線１７０は、側面１１２ｅと側面１１２ｆの接続部１１４から、側面１１２ｆに対して垂直な方向に伸びる直線を示している。上面１１２ａを平面視したときに、直線１７０と側面１１２ｅの間に三角形の領域１７２が存在する。ゲートパッド１４２は、上面１１２ａのうちの領域１７２内に配置されている。領域１７２内にゲートパッド１４２を設けることで、領域１７２を有効に利用することができ、スイッチング素子１１０を小型化することができる。
図５に示すように、各ソース電極１２４は、隣り合うゲート電極１２２の間に配置されている。各ソース電極１２４は、酸化ガリウム基板１１２の上面１１２ａに接している。
酸化ガリウム基板１１２の下面１１２ｂに接するように、ドレイン電極１２６が設けられている。ドレイン電極１２６は、酸化ガリウム基板１１２の下面１１２ｂ全体を覆っている。
酸化ガリウム基板１１２の内部には、複数のソース領域１３０、複数のボディコンタクト領域１３２、ボディ領域１３４、ドリフト領域１３６、及び、ドレイン領域１３８が設けられている。
各ソース領域１３０は、ｎ型であり、ソース電極１２４とゲート絶縁膜１２０に接する位置に配置されている。各ソース領域１３０は、トレンチ１１８の上端部でゲート絶縁膜１２０に接している。各ソース領域１３０は、ソース電極１２４にオーミック接触している。
各ボディコンタクト領域１３２は、ｐ型であり、ソース電極１２４の下部に設けられている。各ボディコンタクト領域１３２は、ソース電極１２４にオーミック接触している。
各ボディ領域１３４は、ソース領域１３０とボディコンタクト領域１３２の下側に配置されている。各ボディ領域１３４は、ｐ型であり、ボディコンタクト領域１３２よりも低いｐ型不純物濃度を有する。各ボディ領域１３４は、ソース領域１３０の下側でゲート絶縁膜１２０に接している。
ドリフト領域１３６は、ｎ型であり、ボディ領域１３４の下側に配置されている。ドリフト領域１３６は、ボディ領域１３４の下側でゲート絶縁膜１２０に接している。ドリフト領域１３６は、ボディ領域１３４によってソース領域１３０から分離されている。
ドレイン領域１３８は、ｎ型であり、ドリフト領域１３６よりも高いｎ型不純物濃度を有している。ドレイン領域１３８は、ドリフト領域１３６の下側に配置されている。ドレイン領域１３８は、ドレイン電極１２６にオーミック接触している。
ゲート絶縁膜１２０、ゲート電極１２２、ソース電極１２４、ドレイン電極１２６、ソース領域１３０、ボディコンタクト領域１３２、ボディ領域１３４、ドリフト領域１３６、及び、ドレイン領域１３８によって、ｎチャネル型のＭＯＳＦＥＴが形成されている。
スイッチング素子１１０が動作すると、酸化ガリウム基板１１２が発熱する。上述したように、酸化ガリウム結晶では、結晶軸ｂと平行な方向における熱伝導率が高い。また、上述したように、酸化ガリウム基板１１２の上面１１２ａと下面１１２ｂは（０１０）面と平行な面（すなわち、結晶軸ｂに垂直な面）により構成されている。このため、酸化ガリウム基板１１２中で発生した熱は、ソース電極１２４及びドレイン電極１２６へ伝わり易い。したがって、スイッチング素子１１０の温度上昇を抑制することができる。
上述したように、酸化ガリウム結晶では、（１００）面に沿ってクラックが生じやすい。しかしながら、実施例２のスイッチング素子１１０では、図４に示すように、（１００）面が伸びる方向と交差する方向に沿って複数のゲート電極１２２が伸びている。酸化ガリウム基板１１２がゲート電極１２２によって補強されることで、（１００）面に沿って酸化ガリウム基板１１２にクラックが生じることが抑制される。したがって、実施例２のスイッチング素子１１０では、スイッチング素子１１０の使用時や製造時に、酸化ガリウム基板１１２にクラックが生じることが抑制される。
図６、７は、実施例３のスイッチング素子２１０を示している。スイッチング素子２１０は、酸化ガリウム基板２１２を有している。酸化ガリウム基板２１２は、長方形の板形状を有しており、上面２１２ａ、下面２１２ｂ、側面２１２ｃ、側面２１２ｄ、側面２１２ｅ、及び、側面２１２ｆを有している。上面２１２ａは、（０１０）面により構成されている。下面２１２ｂは、（０−１０）面により構成されている。側面２１２ｃは、（１００）面により構成されている。側面２１２ｅは、（−１００）面により構成されている。側面２１２ｄは、上面２１２ａ、下面２１２ｂ、側面２１２ｃ、及び、側面２１２ｅに対して垂直である。側面２１２ｆは、上面２１２ａ、下面２１２ｂ、側面２１２ｃ、及び、側面２１２ｅに対して垂直である。
図６に示すように、酸化ガリウム基板２１２には、複数のゲート電極２２２が設けられている。なお、ゲート電極２２２は、実施例１のゲート電極２２のように上面２１２ａ上に配置されていてもよいし、実施例２のゲート電極１２２のようにトレンチ内に配置されていてもよい。実施例３のスイッチング素子２１０では、各ゲート電極２２２を覆うようにソース電極２２４が配置されている。ソース電極２２４は、図示しない層間絶縁膜によって各ゲート電極２２２から絶縁されている。ソース電極２２４は、ゲート電極２２２が存在しない範囲で、酸化ガリウム基板２１２の上面２１２ａに接している。また、酸化ガリウム基板２１２の上面２１２ａの上部には、複数の電極パッド２３２ａ〜２３２ｃが配置されている。電極パッド２３２ｂは、ゲートパッドである。ゲートパッド２３２ｂは、図示しないゲート配線によって各ゲート電極２２２に接続されている。各電極パッド２３２ａ〜２３２ｃは、ソース電極２２４から結晶軸ｃの方向（すなわち、（１００）面が伸びる方向）に間隔を空けた位置に配置されている。実施例３のスイッチング素子２１０も、実施例１、２と同様に、ｎチャネル型のＭＯＳＦＥＴの構造を備えている。実施例３のスイッチング素子２１０でも、上面２１２ａ及び下面２１２ｂが（０１０）面に対して平行であるので、スイッチング素子２１０の動作時に酸化ガリウム基板２１２から効率的に放熱することができる。また、図６に示すように酸化ガリウム基板２１２の上面２１２ａを平面視したときに、各ゲート電極２２２は、（１００）面が伸びる方向と交差する方向に沿って直線状に伸びている。このため、実施例３のスイッチング素子２１０でも、（１００）面に沿って酸化ガリウム基板２１２にクラックが生じることが抑制される。
図７は、パッケージされた状態の実施例３のスイッチング素子２１０の断面図を示している。スイッチング素子２１０のドレイン電極２２６は、リードフレーム２８０に接続されている。スイッチング素子２１０のソース電極２２４には、金属ブロック２８２が接続されている。ゲートパッド２３２ｂには、ボンディングワイヤ２８４が接続されている。スイッチング素子２１０は、絶縁樹脂２８６によって封止されている。
図７に示すように、ゲートパッド２３２ｂとソース電極２２４の間の間隔部２２５には、電極が設けられていない。このため、絶縁樹脂２８６を形成する前においては、間隔部２２５に酸化ガリウム基板２１２の上面２１２ａが露出している。このため、間隔部２２５は、ゲートパッド２３２ｂとソース電極２２４の表面に対して溝状に凹んでいる。溝状に凹んでいる間隔部２２５には、スイッチング素子２１０を実装するときに応力が集中し易い。また、スイッチング素子２１０の使用時に絶縁樹脂２８６が熱膨張すると、酸化ガリウム基板２１２に応力が加わる。特に、厚い金属ブロック２８２に覆われている範囲と金属ブロック２８２に覆われていない範囲との境界に位置する間隔部２２５に、高い応力が加わる。このように、間隔部２２５には高い応力が加わり易い。間隔部２２５が伸びる方向と酸化ガリウム基板２１２がへき開し易い方向（すなわち、（１００）面が伸びる方向）とが一致していると、間隔部２２５で極めてクラックが生じ易くなる。これに対して、実施例３では、図６に示すように、間隔部２２５は、側面２１２ｄに沿って延びている。すなわち、間隔部２２５は、（１００）面に対して垂直な方向に沿って伸びている。すなわち、間隔部２２５が伸びる方向が、（１００）面が伸びる方向に対して交差（より詳細には、直交）している。このため、間隔部２２５においてクラックが生じることが抑制される。
以上、実施例１〜３のスイッチング素子について説明した。なお、実施例１〜３のスイッチング素子の製造工程において、２インチ以上の直径を有する酸化ガリウムウエハからスイッチング素子を製造してもよい。この場合、酸化ガリウムウエハの表面（例えば、下面）を研磨することによって、酸化ガリウムウエハを薄板化する工程を実施してもよい。このように、大径で厚みが薄い酸化ガリウムウエハを用いる場合には、製造工程中で酸化ガリウムウエハにクラックがより生じ易い。このような製造工程において、実施例１〜３で説明したクラックを抑制する技術を適用することで、酸化ガリウムウエハのクラックを効果的に抑制することができる。
上述した実施例の構成要素と、請求項の構成要素の関係について、以下に説明する。実施例２の側面１１２ｃは、請求項の第１側面の一例である。実施例２の側面１１２ｄは、請求項の第２側面の一例である。実施例３の側面２１２ｃ及び側面２１２ｅは、請求項の第３側面の一例である。実施例３の側面２１２ｄ及び側面２１２ｆは、請求項の第４側面の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例のスイッチング素子では、酸化ガリウム基板の上面に、複数のトレンチが設けられていてもよい。酸化ガリウム基板の上面を平面視したときに、各トレンチの長手方向が（１００）面が伸びる方向と交差していてもよい。複数のゲート電極が、複数のトレンチ内に配置されていてもよい。
この構成によれば、トレンチ型のゲート電極を有するスイッチング素子において、酸化ガリウム基板のクラックを抑制することができる。
本明細書が開示する一例のスイッチング素子は、酸化ガリウム基板の上面の上部に配置されており、各ゲート電極に接続されているゲートパッドをさらに有していてもよい。また、酸化ガリウム基板が、（１００）面により構成されている第１側面と、酸化ガリウム結晶の（００１）面により構成されている第２側面、を有していてもよい。酸化ガリウム基板の上面を平面視したときに、ゲートパッドが、第１側面と第２側面の接続部から第２側面に対して垂直な方向に伸びる直線と第１側面の間の範囲に配置されていてもよい。
酸化ガリウム結晶は単斜晶系の結晶構造を有するので、第１側面を（１００）面とするとともに第２側面を（００１）面とすると、第１側面と第２側面の間の角度が９０°よりも大きくなる。このため、酸化ガリウム基板の上面を平面視したときに第１側面と第２側面の接続部から第２側面に対して垂直な方向に伸びる直線を仮想的に設けると、その直線と第１側面の間に三角形のスペースが生じる。このスペースにゲートパッドを設けることで、このスペースを有効に利用することができる。
本明細書が開示する別の一例のスイッチング素子は、酸化ガリウム基板の上面の上部に配置されている主電極と、酸化ガリウム基板の上面の上部に配置されているとともに各ゲート電極に接続されているゲートパッド、をさらに有していてもよい。酸化ガリウム基板が、（１００）面と平行な第３側面と、（１００）面及び（０１０）面の両方に対して垂直な第４側面、を有していてもよい。酸化ガリウム基板の上面を平面視したときに、主電極とゲートパッドが、（１００）面が伸びる方向に間隔を空けて配置されていてもよい。
主電極とゲートパッドの間の間隔には応力が加わり易い。この間隔が（１００）面に沿って伸びていると、この間隔において酸化ガリウム基板が極めて割れやすくなる。上記のように、酸化ガリウム基板の上面を平面視したときに、主電極とゲートパッドが、（１００）面が伸びる方向に間隔を空けて配置されていると、主電極とゲートパッドの間の間隔が（１００）面に対して交差する方向に伸びる。このため、この間隔で酸化ガリウム基板にクラックが生じることを抑制できる。
本明細書が開示する一例のスイッチング素子では、酸化ガリウム基板の上面を平面視したときに、（１００）面に垂直な方向における前記酸化ガリウム基板の長さが、（１００）面に平行な方向における酸化ガリウム基板の長さよりも短くてもよい。
このように、酸化ガリウム基板が（１００）面に平行な方向に長い形状を有していることで、酸化ガリウム基板が（１００）面に沿って割れ難くなる。
本明細書が開示する一例のスイッチング素子の製造方法は、酸化ガリウム結晶により構成されているとともに２インチ以上の直径を有する酸化ガリウムウエハの表面を研磨することによって酸化ガリウムウエハを薄板化する工程と、酸化ガリウムウエハからスイッチング素子を製造する工程、を有していてもよい。
このように大径の酸化ガリウムウエハを薄板化する場合には、スイッチング素子の製造工程で酸化ガリウムウエハに割れが生じ易い。上述したいずれかのスイッチング素子の構造を採用することで、製造工程中での酸化ガリウムウエハの割れを抑制できる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０ ：スイッチング素子
１２ ：酸化ガリウム基板
１２ａ ：上面
１２ｂ ：下面
１２ｃ〜１２ｆ：側面
２０ ：ゲート絶縁膜
２２ ：ゲート電極
２４ ：ソース電極
２６ ：ドレイン電極
３０ ：ソース領域
３２ ：ボディコンタクト領域
３４ ：ボディ領域
３６ ：ドリフト領域
３８ ：ドレイン領域
４０ ：ゲート配線
４２ ：ゲートパッド

Claims (6)

  1. スイッチング素子であって、
    酸化ガリウム結晶により構成されている酸化ガリウム基板と、
    前記酸化ガリウム基板に対してゲート絶縁膜を介して対向する複数のゲート電極、
    を有しており、
    前記酸化ガリウム基板の上面が、前記酸化ガリウム結晶の（０１０）面と平行であり、
    前記酸化ガリウム基板の前記上面を平面視したときに、前記各ゲート電極の長手方向が前記酸化ガリウム結晶の（１００）面が伸びる方向と交差している、
    スイッチング素子。
  2. 前記酸化ガリウム基板の前記上面に、複数のトレンチが設けられており、
    前記酸化ガリウム基板の前記上面を平面視したときに、前記各トレンチの長手方向が前記（１００）面が伸びる方向と交差しており、
    複数の前記ゲート電極が、複数の前記トレンチ内に配置されている、
    請求項１のスイッチング素子。
  3. 前記酸化ガリウム基板の前記上面の上部に配置されており、前記各ゲート電極に接続されているゲートパッドをさらに有しており、
    前記酸化ガリウム基板が、
    前記（１００）面により構成されている第１側面と、
    前記酸化ガリウム結晶の（００１）面により構成されている第２側面、
    を有しており、
    前記酸化ガリウム基板の前記上面を平面視したときに、前記ゲートパッドが、前記第１側面と前記第２側面の接続部から前記第２側面に対して垂直な方向に伸びる直線と前記第１側面の間の範囲に配置されている、
    請求項１または２のスイッチング素子。
  4. 前記酸化ガリウム基板の前記上面の上部に配置されている主電極と、
    前記酸化ガリウム基板の前記上面の上部に配置されており、前記各ゲート電極に接続されているゲートパッド、
    をさらに有しており、
    前記酸化ガリウム基板が、
    前記（１００）面と平行な第３側面と、
    前記（１００）面及び前記（０１０）面の両方に対して垂直な第４側面、
    を有しており、
    前記酸化ガリウム基板の前記上面を平面視したときに、前記主電極と前記ゲートパッドが、前記（１００）面が伸びる方向に間隔を空けて配置されている、
    請求項１または２のスイッチング素子。
  5. 前記酸化ガリウム基板の前記上面を平面視したときに、前記（１００）面に垂直な方向における前記酸化ガリウム基板の長さが、前記（１００）面が伸びる方向における前記酸化ガリウム基板の長さよりも短い、請求項１〜４のいずれか一項のスイッチング素子。
  6. 請求項１〜５のいずれか一項のスイッチング素子の製造方法であって、
    酸化ガリウム結晶により構成されているとともに２インチ以上の直径を有する酸化ガリウムウエハの表面を研磨することによって、前記酸化ガリウムウエハを薄板化する工程と、
    前記酸化ガリウムウエハから前記スイッチング素子を製造する工程、
    を有する製造方法。
JP2019033990A 2019-02-27 2019-02-27 スイッチング素子 Active JP7185875B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019033990A JP7185875B2 (ja) 2019-02-27 2019-02-27 スイッチング素子
US16/750,739 US20200273954A1 (en) 2019-02-27 2020-01-23 Switching element and method of manufacturing the same
CN202010115774.4A CN111627999B (zh) 2019-02-27 2020-02-25 开关元件及其制造方法
DE102020104861.0A DE102020104861A1 (de) 2019-02-27 2020-02-25 Schaltelement und verfahren zum herstellen desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019033990A JP7185875B2 (ja) 2019-02-27 2019-02-27 スイッチング素子

Publications (2)

Publication Number Publication Date
JP2020141003A true JP2020141003A (ja) 2020-09-03
JP7185875B2 JP7185875B2 (ja) 2022-12-08

Family

ID=72139089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019033990A Active JP7185875B2 (ja) 2019-02-27 2019-02-27 スイッチング素子

Country Status (4)

Country Link
US (1) US20200273954A1 (ja)
JP (1) JP7185875B2 (ja)
CN (1) CN111627999B (ja)
DE (1) DE102020104861A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021160999A (ja) * 2020-04-01 2021-10-11 株式会社ノベルクリスタルテクノロジー 半導体基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266289A (ja) * 1995-03-30 2004-09-24 Toshiba Corp 半導体発光素子
JP2015002343A (ja) * 2013-06-18 2015-01-05 株式会社タムラ製作所 半導体素子及びその製造方法
JP2018198266A (ja) * 2017-05-24 2018-12-13 株式会社東芝 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070134833A1 (en) * 2005-12-14 2007-06-14 Toyoda Gosei Co., Ltd. Semiconductor element and method of making same
US9881853B2 (en) * 2016-04-04 2018-01-30 Infineon Technologies Ag Semiconductor package having a source-down configured transistor die and a drain-down configured transistor die

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266289A (ja) * 1995-03-30 2004-09-24 Toshiba Corp 半導体発光素子
JP2015002343A (ja) * 2013-06-18 2015-01-05 株式会社タムラ製作所 半導体素子及びその製造方法
JP2018198266A (ja) * 2017-05-24 2018-12-13 株式会社東芝 半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WONG, MAN HOI ET AL.: "Electron channel mobility in silicon-doped Ga2O3 MOSFETs with a resistive buffer layer", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 55, JPN7022002233, 31 October 2016 (2016-10-31), pages 9 - 1, ISSN: 0004773232 *
東脇正高 他: "酸化ガリウム（Ga2O3）結晶成長およびデバイス応用", 表面科学, vol. 35, no. 2, JPN7022002232, 16 October 2013 (2013-10-16), pages 102 - 107, ISSN: 0004773233 *

Also Published As

Publication number Publication date
CN111627999A (zh) 2020-09-04
CN111627999B (zh) 2023-11-07
US20200273954A1 (en) 2020-08-27
JP7185875B2 (ja) 2022-12-08
DE102020104861A1 (de) 2020-08-27

Similar Documents

Publication Publication Date Title
JP5720788B2 (ja) 超接合半導体装置
JP6791084B2 (ja) 半導体装置
JP6239214B1 (ja) 電力用半導体装置およびその製造方法
JP7091693B2 (ja) 半導体装置
WO2021065722A1 (ja) 半導体装置
JP2005136099A (ja) 半導体装置
JP6264334B2 (ja) 半導体装置
JP4910304B2 (ja) 半導体装置
JP5233158B2 (ja) 炭化珪素半導体装置
US11916112B2 (en) SiC semiconductor device
JP6278048B2 (ja) 半導体装置
US9601573B2 (en) Semiconductor device for reducing propagation time of gate input signals
JP7185875B2 (ja) スイッチング素子
US10128196B2 (en) Semiconductor device
US8692244B2 (en) Semiconductor device
CN113614883A (zh) 半导体装置
JP2020150137A (ja) 半導体装置
JP2018022836A (ja) 半導体装置
WO2024122162A1 (ja) スイッチング素子
CN111180516B (zh) 半导体装置
WO2023090137A1 (ja) 半導体素子および半導体装置
JP2018046249A (ja) 半導体装置
TWI653760B (zh) 半導體裝置
JP2017135273A (ja) 半導体装置およびその製造方法
JP2023082869A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221117

R150 Certificate of patent or registration of utility model

Ref document number: 7185875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150