JPWO2019012854A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2019012854A1
JPWO2019012854A1 JP2019528982A JP2019528982A JPWO2019012854A1 JP WO2019012854 A1 JPWO2019012854 A1 JP WO2019012854A1 JP 2019528982 A JP2019528982 A JP 2019528982A JP 2019528982 A JP2019528982 A JP 2019528982A JP WO2019012854 A1 JPWO2019012854 A1 JP WO2019012854A1
Authority
JP
Japan
Prior art keywords
conductive film
film
semiconductor device
terminal portions
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019528982A
Other languages
English (en)
Other versions
JP6806252B2 (ja
Inventor
守生 岩水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2019012854A1 publication Critical patent/JPWO2019012854A1/ja
Application granted granted Critical
Publication of JP6806252B2 publication Critical patent/JP6806252B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05078—Plural internal layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ワイヤが接合される導電膜の応力を分散して、導電膜が剥離することを防止する。半導体基板と、半導体基板の上方において、第１導電膜が設けられていない非形成領域を挟んで、少なくとも非形成領域の両側に設けられた第１導電膜と、非形成領域に設けられた第１部分、非形成領域を挟んだ両側において第１導電膜の上方に設けられた第２部分、および第１部分と第２部分とを連結する段差部を含む層間絶縁膜と、層間絶縁膜の上方に設けられた第２導電膜と、層間絶縁膜の第２部分を貫通して第１導電膜と第２導電膜とを電気的に連結する複数の貫通端子部と、層間絶縁膜の第１部分の上方において、第２導電膜に接合されるワイヤと、を備え、複数の貫通端子部は、ワイヤの接合部を挟んで互いに対向する位置に設けられる一以上の第１貫通端子部および一以上の第２貫通端子部を少なくとも含む半導体装置を提供する。

Description

本発明は、半導体装置に関する。
半導体装置において、上層導電膜と下層導電膜とをビアで接続した構成が知られている。上側導電膜のうちワイヤが接続される電極パッド部分の直下を避けてビア・ホールを配置した半導体体装置が知られている（例えば、特許文献１参照）。また、一部のビアに電流が集中してエレクトロマイグレーションが生じることを防止するために、複数のビアをいくつかの群に分けてパッド開口部の周辺部に配置した半導体装置が知られている（例えば、特許文献２および特許文献３参照）。
［特許文献］
［特許文献１］ 特開平４−１６７４４９号公報
［特許文献２］ 特開２００２−１６０６５号公報
［特許文献３］ 特開平８−１７８５９号公報
 解決しようとする課題
半導体装置においては、ワイヤが接合される導電膜の応力を緩和して、導電膜が剥離することを防止することが望ましい。
一般的開示
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体装置は、第１導電膜を備えてよい。第１導電膜は、半導体基板の上方に設けられてよい。第１導電膜は、非形成領域を挟んで、少なくとも非形成領域の両側に設けられてよい。非形成領域は、第１導電膜が設けられていない領域であってよい。半導体装置は、層間絶縁膜を備えてよい。層間絶縁膜は、第１部分、第２部分、および段差部を含んでよい。第１部分は、非形成領域に設けられてよい。第２部分は、非形成領域を挟んだ両側において第１導電膜の上方に設けられてよい。段差部は、第１部分と第２部分とを連結してよい。半導体装置は、第２導電膜を備えてよい。第２導電膜は、層間絶縁膜の上方に設けられてよい。半導体装置は、複数の貫通端子部を備えてよい。複数の貫通端子部は、層間絶縁膜の第２部分を貫通してよい。複数の貫通端子部は、第１導電膜と第２導電膜とを電気的に連結してよい。半導体装置は、ワイヤを備えてよい。ワイヤは、層間絶縁膜の第１部分の上方において、第２導電膜に接合されてよい。複数の貫通端子部は、一以上の第１貫通端子部および一以上の第２貫通端子部を少なくとも含んでよい。一以上の第１貫通端子部および一以上の第２貫通端子部は、ワイヤの接合部を挟んで互いに対向する位置に設けられてよい。
第１部分の上方における第２導電膜の厚みは、第２部分の上方における第２導電膜の厚みより厚くてよい。
第１導電膜は、非形成領域を囲むように環状に形成されてよい。複数の貫通端子部は、非形成領域を囲むように環状に配列されてよい。
第２導電膜は、半導体基板のおもて面に平行な長手方向に延伸してよい。長手方向に沿って複数の貫通端子部が配列される領域と、長手方向に直交する短手方向に沿って複数の貫通端子部が配列される領域とで、配列される貫通端子部の密度が異なってよい。
短手方向に沿って複数の貫通端子部が配置される領域の方が、長手方向に沿って複数の貫通端子部が配置される領域より、配置される貫通端子部の密度が高くてよい。
ワイヤが延伸する方向に対して平行な方向に沿って複数の貫通端子部が配列される領域の方が、ワイヤが延伸する方向に直交する方向に沿って複数の貫通端子部が配列される領域より、配列される貫通端子部の密度が高くてよい。
第１導電膜は、配線膜およびダミー膜を含んでよい。配線膜は、電流が流れてよい。ダミー膜は、ワイヤの接合部を挟んで配線膜と反対側に配置されてよい。ダミー膜は、電流が流れないでよい。配線膜は第１貫通端子部を介して第２導電膜と電気的に連結してよい。ダミー膜は、第２貫通端子部を介して第２導電膜と電気的に連結してよい。配線膜とダミー膜とは電気的に分離されていてよい。
ワイヤおよび第２導電膜は、銅を含有する材料で形成されてよい。
第２導電膜の厚みは、１μｍ以上であってよい。
第１導電膜は、溝部を有してよい。複数の貫通端子部の端部は、それぞれ溝部に挿入されてよい。
複数の貫通端子部は、複数列に配列されてよい。
一の方向に沿って第１列に配列された複数の貫通端子部と、一の方向に沿って第１列に隣接する第２列に配列された複数の貫通端子部とは、一の方向の位置が互い違いになるように配置されてよい。
本発明の第２の態様においては、半導体装置を提供する。半導体装置は、半導体基板を備えてよい。半導体装置は、第１導電膜を備えてよい。第１導電膜は、半導体基板の上方に設けられてよい。半導体装置は、層間絶縁膜を備えてよい。層間絶縁膜は、第１導電膜を覆ってよい。半導体装置は、第２導電膜を備えてよい。第２導電膜は、層間絶縁膜の上方に設けられてよい。半導体装置は、ワイヤを備えてよい。ワイヤは、第２導電膜に接合されてよい。半導体装置は、複数の貫通端子部を備えてよい。複数貫通端子部は、層間絶縁膜を貫通して第１導電膜と第２導電膜とを電気的に連結してよい。第１導電膜は、配線膜およびダミー膜を含んでよい。配線膜には、電流が流れてよい。ダミー膜は、ワイヤの接合部を挟んで配線膜と反対側に配置されてよい。ダミー膜には、電流が流れないでよい。配線膜は第１貫通端子部を介して第２導電膜と電気的に連結してよい。ダミー膜は、第２貫通端子部を介して第２導電膜と電気的に連結してよい。配線膜とダミー膜とは電気的に分離されていてよい。複数の貫通端子部は、一以上の第１貫通端子部と一以上の第２貫通端子部とを少なくとも含んでよい。一以上の第１貫通端子部は、配線膜と第２導電膜とを電気的に連結してよい。一以上の第２貫通端子部は、配線膜と第２導電膜とを電気的に連結してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の第１実施形態における半導体装置１００のおもて面を示す図である。 図１におけるＡ−Ａ´断面の一例を示す図である。 図１におけるＡ−Ａ´断面の他の例を示す図である。 比較例における半導体装置１０１のおもて面を示す図である。 図４におけるＢ−Ｂ´断面の一例を示す図である。 本発明の第２実施形態における半導体装置１００のＡ−Ａ´断面の一例を示す図である。 本発明の第３実施形態における半導体装置１００のＡ−Ａ´断面の一例を示す図である。 本発明の第４実施形態における半導体装置１００のＡ−Ａ´断面の一例を示す図である。 本発明の第５実施形態における半導体装置１００のおもて面を示す図である。 図９におけるＣ−Ｃ´断面の一例を示す図である。 本発明の第６実施形態における半導体装置１００のおもて面を示す図である。 本発明の第７実施形態における半導体装置１００のおもて面を示す図である。 本発明の第８実施形態における半導体装置１００のおもて面を示す図である。 本発明の第９実施形態における半導体装置１００のおもて面を示す図である。 本発明の第１０実施形態における半導体装置１００のおもて面を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および−Ｚ軸に平行な方向を意味する。
図１は、本発明の第１実施形態における半導体装置１００のおもて面を示す図である。図２は、図１におけるＡ−Ａ´断面の一例を示す図である。図２に示されるとおり、半導体装置１００は、半導体基板１０、第１導電膜２０、層間絶縁膜３０、第２導電膜４０、およびワイヤ５０を備える。半導体装置１００は、一以上の第１ビア４２および一以上の第２ビア４４を備えている。半導体装置１００の上方には、保護膜４６が形成されている。保護膜４６には、開口４８が設けられている。実際には、半導体装置１００のおもて面は、保護膜４６の開口４８の領域を除いて、保護膜４６に覆われてよい。但し、図１は、説明の便宜のために、保護膜４６等に覆われていて露出していない構造についても実線で示している。
図２に示されるとおり、本例では、半導体基板１０のおもて面１２上に絶縁膜２２が形成されている。本例の半導体基板１０は、シリコン（以下、Ｓｉ）基板である。他の例において、半導体基板１０は、炭化ケイ素（ＳｉＣ）等の化合物半導体基板であってもよい。絶縁膜２２は、ＴＥＯＳ膜（オルトケイ酸テトラエチル膜）であってもよい。絶縁膜２２は、ＴＥＯＳ膜、ＳＯＧ（スピン・オン・グラス）膜、およびＴＥＯＳ膜が、この並び順で積層された積層膜であってもよい。絶縁膜２２は、酸化シリコン等の半導体酸化膜であってもよく、窒化シリコン等の半導体窒化膜であってもよい。
半導体基板１０の上方において、第１導電膜２０が設けられている。本例では、第１導電膜２０は、絶縁膜２２上に形成されている。但し、第１導電膜２０は、半導体基板１０の上方のすべての領域に設けられているわけではない。半導体基板１０の上方において、第１導電膜２０が設けられていない非形成領域３２が設けられる。第１導電膜２０の厚みは、例えば、０．３μｍ以上１μｍ以下であり、より好ましくは０．５μｍ以上０．７μｍ以下である。
第１導電膜２０は、アルミニウム合金で形成されてよく、銅合金で形成されてもよい。第１導電膜２０は、単一膜であってもよく、積層膜であってもよい。例えば、第１導電膜２０は、絶縁膜２２側にバリヤメタルを含む積層膜である。バリヤメタルは、例えば、チタン（Ｔｉ）膜と窒化チタン膜（ＴｉＮ）膜の積層膜である。一例において、第１導電膜２０は、絶縁膜２２に近い方から、Ｔｉ膜、ＴｉＮ膜、およびアルミニウム合金膜の順で積層された積層膜であってよい。また、第１導電膜２０は、金属膜に限られず、ポリシリコン膜を有してよい。
本例では、ワイヤ５０と第２導電膜４０との接合部５２の下方に非形成領域３２が設けられる。第１導電膜２０は、非形成領域３２を挟んで少なくとも非形成領域３２の両側に設けられる。本例では、第１導電膜２０は、配線膜２０ａおよびダミー膜２０ｂを含む。本例では、配線膜２０ａは、非形成領域３２の一側（−Ｘ軸方向）に位置し、ダミー膜２０ｂは、非形成領域３２の他側（＋Ｘ軸方向）に位置する。換言すれば、配線膜２０ａは、ワイヤ５０の接合部５２を基準に、接合部５２の一方の側に設けられ、ダミー膜２０ｂは、接合部５２の他方の側に設けられる。
配線膜２０ａは、半導体装置１００における回路部に接続されてよい。配線膜２０ａには、電流が流れる。配線膜２０ａが接続される回路部は、半導体装置１００における制御回路部であってもよく、パワー素子部であってもよい。一方、ダミー膜２０ｂは、半導体装置１００における回路部に接続されていない。ダミー膜２０ｂには、電流が流れない。配線膜２０ａとダミー膜２０ｂとは電気的に分離されてよい。ダミー膜２０ｂは、回路部に接続されないので、ダミー膜２０ｂは回路部まで延伸されなくてよい。したがって、ダミー膜２０ｂが占める面積は小さくてよい。但し、本例と異なり、ダミー膜２０ｂを有していなくてもよい。この場合、非形成領域３２を挟んで少なくとも非形成領域３２の両側に配線膜２０ａが設けられてよい。
第１導電膜２０は、第２導電膜４０に比べて厚みが薄い。したがって、第１導電膜２０は、第２導電膜４０に比べて微細加工が容易である。それゆえ、第２導電膜４０をそのまま延伸して回路部に接続する場合に比べて、第１導電膜２０を介して回路部に接続する方が製造プロセス上、有利である。
本例において、層間絶縁膜３０は、第１導電膜２０と、非形成領域３２とを覆う。層間絶縁膜３０は、第１部分３５、第２部分３４（３４ａおよび３４ｂ）、および段差部３６を含む。第１部分３５は、非形成領域３２に設けられる。本例では、第１部分３５は、非形成領域３２において絶縁膜２２上に設けられる。第２部分３４は、非形成領域３２を挟んだ両側において第１導電膜２０の上方に設けられる。本例では、第１導電膜２０のうち配線膜２０ａ上に層間絶縁膜３０の第２部分３４ａが設けられ、第１導電膜２０のうちダミー膜２０ｂ上に層間絶縁膜３０の第２部分３４ｂが設けられる。
層間絶縁膜３０の段差部３６は、第１部分３５と第２部分３４とを連結する。図２に示されるとおり、層間絶縁膜３０の第１部分３５の上面と、層間絶縁膜３０の第２部分３４（３４ａおよび３４ｂ）の上面との間には、Ｚ軸方向に段差部３６が設けられる。段差部３６のＺ軸方向の長さは、第１導電膜２０の厚みに対応してよい。段差部３６は、第１部分３５の上面と第２部分３４の上面とを連結する。第１部分３５、第２部分３４、および段差部３６は、同一の絶縁材料によって一体的に形成されてよい。層間絶縁膜３０は、絶縁膜２２と同様の材料で形成されてよい。具体的には、層間絶縁膜３０は、ＴＥＯＳ膜であってよく、ＴＥＯＳ膜、ＳＯＧ膜、およびＴＥＯＳ膜の積層膜であってもよい。
第２導電膜４０は、層間絶縁膜３０の上方に設けられている。第２導電膜４０の厚みは、第１導電膜２０の厚みに比べて厚くてよい。一例において、第２導電膜４０の厚みは、１μｍ以上であってよく、３μｍ以上であってよい。このように第２導電膜４０の厚みを厚くすることによって、第２導電膜４０の上面にワイヤ５０を接合するときの衝撃が吸収される。したがって、層間絶縁膜３０にクラックが生じることが防止されて、層間絶縁膜３０が保護される。
本例において、層間絶縁膜３０が段差部３６を有することに起因して、第２導電膜４０の上面に段差があってよい。また、第２導電膜４０の上面の最上部のＺ軸方向位置を基準とし、当該基準から第２導電膜４０の裏面までのＺ軸方向に沿った距離を厚みと定義すると、第１部分３５の上方における第２導電膜４０の厚みＤ２は、第２部分３４ａ、３４ｂの上方における第２導電膜４０の厚みＤ１より厚くてよい。
第２導電膜４０は、第１導電膜２０と同様の材料で形成されてよい。具体的には、第２導電膜４０は、銅（Ｃｕ）を含有する材料で形成されてよい。但し、本例と異なり、第２導電膜４０は、アルミニウム合金で形成されてよい。第２導電膜４０は、単一膜であってもよく、積層膜であってもよい。例えば、第２導電膜４０は、層間絶縁膜３０側にバリヤメタルを含む積層膜である。バリヤメタルは、例えば、チタン（Ｔｉ）膜と窒化チタン膜（ＴｉＮ）膜の積層膜である。
図１および図２に示される第２導電膜４０は、Ｘ軸方向に延伸した長方形の平面形状を有する。しかしながら、第２導電膜４０は、この場合に限られず、円形、楕円形、またはその他の平面形状を有してよい。
半導体基板１０のおもて面１２に直交する方向（＋Ｚ軸方向）から見た場合に、第１導電膜２０の領域と第２導電膜４０の領域とは、少なくとも部分的に重なる。本例では、Ｘ軸方向に延伸した第２導電膜４０において、Ｙ軸方向に沿う第１短辺を横切るように第１導電膜２０（配線膜２０ａ）が設けられ、第１短辺に対向しておりＹ軸方向に沿う第２短辺を横切るように第１導電膜２０（ダミー膜２０ｂ）が設けられる。
第２導電膜４０の上方には、保護膜４６が設けられる。保護膜４６は、第２導電膜４０上および層間絶縁膜３０上に形成されてよい。保護膜４６には開口４８が形成されている。開口４８によって露出される第２導電膜４０の領域がボンディングパッドとして機能する。開口４８は、層間絶縁膜３０の第１部分３５の上方に設けられてよい。半導体基板１０のおもて面１２に直交する方向（Ｚ軸方向）から見た場合に、開口４８の領域と、層間絶縁膜３０の第１部分３５の領域とが少なくとも部分的に重なってよい。
半導体装置１００は、複数のビア（４２、４４）を備える。複数のビア（４２、４４）は、複数の貫通端子部の一例である。ビア（４２、４４）は、層間絶縁膜３０の第２部分３４ａ、３４ｂをＺ軸方向に貫通する。半導体基板１０のおもて面１２に直交する方向（Ｚ軸方向）から見た場合に、第１導電膜２０ａ、２０ｂの領域と第２導電膜４０の領域とが重なる領域においてビア（４２、４４）が設けられる。ビア（４２、４４）は、第１導電膜２０と第２導電膜４０とを電気的に連結する。
一例において、ビア（４２、４４）は、層間絶縁膜３０の第２部分３４ａ、３４ｂに設けられたビア・ホールに第２導電膜４０の一部が埋め込まれることによって形成されてよい。あるいは、第２導電膜４０とは異なるタングステン（Ｗ）等の導電材料がビア・ホール内に埋め込まれてビア（４２、４４）が形成されてもよい。
ワイヤ５０は、層間絶縁膜３０の第１部分３５の上方において、第２導電膜４０に接合される。ワイヤ５０は、銅（Ｃｕ）を含有する材料で形成されてよい。但し、ワイヤ５０は、本例と異なり、金（Ａｕ）ワイヤ、Ａｌワイヤ、またはＡｌを含む合金ワイヤであってよい。保護膜４６に設けられた開口４８によって露出される第２導電膜４０の領域にワイヤ５０が接合されてよい。半導体基板１０のおもて面１２に直交する方向（Ｚ軸方向）から見た場合に、ワイヤ５０の接合部５２の位置と、複数のビア（４２、４４）の設けられている位置とが重ならない。これにより、ワイヤ５０を接合するときに、ビア（４２、４４）を起点に層間絶縁膜３０にクラックが生じること防止することができる。
複数のビア（４２、４４）は、ワイヤ５０の接合部５２を挟んで互いに対向する位置に設けられる一以上の第１ビア４２および一以上の第２ビア４４を少なくとも含む。第１ビア４２および第２ビア４４は、それぞれ第１貫通端子部および第２貫通端子部の一例である。本例では、図１に示されるとおり、Ｘ軸方向に延伸した第２導電膜４０において、延伸方向に直交するＹ軸方向に沿う第１短辺に沿って複数の第１ビア４２が配列され、第１短辺に対向しておりＹ軸方向に沿う第２短辺に沿って複数の第２ビア４４が配列されている。
本例では、第１導電膜２０のうち、配線膜２０ａは、複数の第１ビア４２を介して第２導電膜４０と電気的に連結している。一方、ダミー膜２０ｂは、複数の第２ビア４４を介して第２導電膜４０と電気的に連結している。複数の第１ビア４２は、配線膜２０ａ上に設けられた層間絶縁膜３０の第２部分３４ａを貫通する。複数の第２ビア４４は、ダミー膜２０ｂ上に設けられた層間絶縁膜３０の第２部分３４ｂを貫通する。
図３は、図１におけるＡ−Ａ´断面の他の例を示す図である。図３に示される例においては、第２導電膜４０の上面に段差がない。図３に示される構造は、第２導電膜４０の上面を平坦化する平坦化処理工程によって実現されてよい。第２導電膜４０の断面形状を除いて、図３に示される半導体装置１００の構造は、図１および図２に示される半導体装置１００の構造と同様である。したがって、繰り返しの説明を省略する。本例において、第２導電膜４０のＺ軸方向に沿った肉厚を第２導電膜４０の厚みと定義すると、第１部分３５の上方における第２導電膜４０の厚みＤ２は、第２部分３４ａ、３４ｂの上方における第２導電膜４０の厚みＤ１より厚くてよい。第１部分の上方における第２導電膜４０の肉厚が厚いので、ワイヤ５０を第２導電膜４０に接合するときの衝撃を緩和することができる。
図１から図３を用いて説明した第１実施形態の半導体装置１００について、比較例と比較しつつ説明する。図４は、比較例における半導体装置１０１のおもて面を示す図である。図５は、図４におけるＢ−Ｂ´断面の一例を示す図である。図４および図５に示されるとおり、比較例における半導体装置１０１は、複数のビアとして複数の第１ビア４２のみが設けられている。半導体装置１０１は、第１ビア４２に対向するにように配置された第２ビア４４を備えていない。また、比較例においては、層間絶縁膜３０が、段差部３６を有しない。さらに、層間絶縁膜３０が段差部３６を有しないことに起因して、第２導電膜４０の下面が段差を有しない。したがって、比較例においては、層間絶縁膜３０と第２導電膜４０との界面が平坦である。これらの点を除いて、比較例における半導体装置１０１の構造は、第１実施形態の半導体装置１００の構造と同様である。
本発明の実施形態および比較例において、第２導電膜４０は、スパッタリング等の成膜工程によって形成される。成膜工程は、常温に比べて高い温度で実行される。また、第２導電膜４０の熱膨張係数は、層間絶縁膜３０等の他の物質層の熱膨張係数と異なる。したがって、成膜工程後の冷却過程において、第２導電膜４０と層間絶縁膜３０等が常温に戻ると、第２導電膜４０に残留応力が生じる。残留応力は、第２導電膜４０の膜厚が厚くなるほど大きくなる。
図４および図５に示されるように、比較例においては、第２導電膜４０は、第１ビア４２を通して第１導電膜２０と接続されている。したがって、発生した残留応力に起因して、第２導電膜４０が第１ビア４２に向かって引っ張り応力７０を受ける。第２導電膜４０が第１ビア４２に向かって引っ張られることにより、第１ビア４２が形成されている側とは反対側の第２導電膜４０の端部７２において第２導電膜４０の剥離が発生する可能性がある。第２導電膜４０の剥離は、第２導電膜４０と層間絶縁膜３０との間の界面、または層間絶縁膜３０の内部において発生し得る。
これに対し、本発明の第１実施形態の半導体装置１００は、ワイヤ５０の接合部５２を挟んで互いに対応する位置に第１ビア４２および第２ビア４４を有する。したがって、第２導電膜４０における引っ張り応力が、第１ビア４２に向かう方向と第２ビア４４に向かう方向とに分散される。すなわち、第２導電膜４０における応力が緩和される。これにより、第２導電膜４０と層間絶縁膜３０との間の界面における第２導電膜４０の剥離、および、層間絶縁膜３０の内部のおける剥離が防止される。
さらに、本実施形態の半導体装置１００は、第１導電膜２０と第２導電膜４０の間に介在する層間絶縁膜３０に段差部３６が形成されている。したがって、層間絶縁膜３０と第２導電膜４０との界面に凹凸が生じる。第２導電膜４０が第１ビア４２に向かう方向に引っ張られる場合に、層間絶縁膜３０の段差部３６がストッパとして機能し、応力を緩和する。したがって、層間絶縁膜３０の段差部３６も、第２導電膜４０の剥離防止に寄与する。
以上のように、本実施形態の半導体装置１００によれば、第２導電膜４０の応力を緩和することができるので、第２導電膜４０の厚みを厚くすることができる。したがって、ワイヤ５０を第２導電膜４０に超音波接合するときの層間絶縁膜３０等の下地へのダメージを緩和することができる。これにより、ワイヤ５０を第２導電膜４０に超音波接合するときの超音波強度等の条件に十分なマージン（余裕度）を確保することができる。
第２導電膜４０の応力を緩和することができるので、半導体装置１００の長期的な信頼性を高めることができる。半導体装置１００の製造工程においても、第２導電膜４０の剥離を防止することができるので、製造工程における歩留りの向上が図られる。製造工程において剥離した第２導電膜４０の導電材料によって製造工程が汚損されないので、清浄な製造工程を維持することができる。
図６は、本発明の第２実施形態における半導体装置１００のＡ−Ａ´断面の一例を示す図である。第２実施形態の半導体装置１００のおもて面から見た構造は、図１と同様である。第２実施形態の半導体装置１００は、第１導電膜２０の構造および複数のビア（４２、４４）の構造を除いて、図１から図３における第１実施形態の半導体装置１００と同様の構造を有する。したがって、共通する部分についての繰り返しの説明は省略する。
第１導電膜２０は、溝部（２４ａ、２４ｂ）を有する。本例では、溝部（２４ａ、２４ｂ）は、複数の第１溝部２４ａと複数の第２溝部２４ｂとを含む。複数の第１溝部２４ａが、図１において第１ビア４２が設けられるＸＹ平面上の位置に対応して設けられる。同様に、複数の第２溝部２４ｂが、図１において第２ビア４４が設けられるＸＹ平面上の位置に対応して設けられる。
＋Ｚ軸方向から見た場合に、第１溝部２４ａの平面形状は、第１ビア４２の平面形状に対応しており、第２溝部２４ｂの平面形状は、第２ビア４４の平面形状に対応している。第１溝部２４ａおよび第２溝部２４ｂは、半導体基板１０に直交する方向（Ｚ軸方向）に沿って、第１導電膜２０のおもて面側から第１導電膜２０の内部まで形成されている。
第１溝部２４ａおよび第２溝部２４ｂは、好ましくは、第１導電膜２０の裏面まで貫通していない。第１溝部２４ａおよび第２溝部２４ｂの深さは、第１導電膜２０の厚みの１／３以上２／３以下であってよい。第１溝部２４ａおよび第２溝部２４ｂは、第１ビア４２および第２ビア４４のビア・ホールが層間絶縁膜３０に形成されるときに、ビア・ホールを第１導電膜２０内まで延長することによって形成されてよい。第１溝部２４ａおよび第２溝部２４ｂを形成しやすくするために、第１導電膜２０は、ポリシリコン膜で形成されてよい。
複数のビア（４２、４４）の端部は、それぞれ対応する溝部（２４ａ、２４ｂ）に挿入されている。複数の第１ビア４２の端部は、それぞれ対応する第１溝部２４ａに挿入されており、複数の第２ビア４４の端部は、それぞれ対応する第２溝部２４ｂに挿入されている。
第１溝部２４ａおよび第２溝部２４ｂは、第１導電膜２０（配線膜２０ａ、ダミー膜２０ｂ）の端縁から予め定められた距離だけ離間されて形成されてよい。換言すれば、第１導電膜２０は、第１溝部２４ａの周囲および第２溝部２４ｂの周囲を囲むフレーム部２５ａ、２５ｂを備えてよい。本例では、配線膜２０ａは、第１溝部２４ａの周囲を囲むフレーム部２５ａを有する。ダミー膜２０ｂは、第２溝部２４ｂの周囲を囲むフレーム部２５ｂを有する。フレーム部２５ａ、２５ｂを有することによって、第１ビア４２および第２ビア４４の周辺の強度を高めることができる。
本例のように、第１導電膜２０に設けられた溝部２４ａ、２４ｂに第１ビア４２および第２ビア４４の端部を挿入することによって、第２導電膜４０が第１ビア４２および第２ビア４４を介して第１導電膜２０に強固に接続される。したがって、第２導電膜４０の剥離を防止することができる。特に、第１導電膜２０がフレーム部２５ａ、２５ｂを有することによって、フレーム部２５ａ、２５ｂを有しない場合に比べて、第２導電膜４０の引っ張り応力に対する耐性を高めることができる。
図７は、本発明の第３実施形態における半導体装置１００のＡ−Ａ´断面の一例を示す図である。第３実施形態の半導体装置１００のおもて面から見た構造は、図１と同様である。第３実施形態の半導体装置１００は、第２溝部２４ｂを有する一方、第１溝部２４ａを有していない。したがって、ダミー膜２０ｂには第２溝部２４ｂが設けられる一方、配線膜２０ａには第１溝部２４ａを設けられていない。この点を除いて、第３実施形態の半導体装置１００は、図６に示される第２実施形態の半導体装置１００の構造と同様である。したがって、共通する部分についての詳しい説明は省略される。
第２ビア４４の端部は、第２溝部２４ｂに挿入される。したがって、配線膜２０ａに接触する第１ビア４２に比べて、ダミー膜２０ｂに接触する第２ビア４４の方が、Ｚ軸方向に沿う深さが深い。本例によっても、第２導電膜４０の剥離を防止することができる。
図８は、本発明の第４実施形態における半導体装置１００のＡ−Ａ´断面の一例を示す図である。第４実施形態の半導体装置１００のおもて面から見た構造は、図１と同様である。本例の半導体装置１００は、半導体基板１０、絶縁膜２２、第１導電膜２０、層間絶縁膜３０、第２導電膜４０、ワイヤ５０、および複数のビア（４２、４４）を備える。第１導電膜２０は、半導体基板１０の上方に設けられる。層間絶縁膜３０は、第１導電膜２０を覆う。
第２導電膜４０は、層間絶縁膜３０の上方に設けられる。ワイヤ５０が第２導電膜４０に接合される。複数のビア（４２、４４）は、層間絶縁膜３０を貫通して第１導電膜２０と第２導電膜４０とを電気的に連結する。第１導電膜２０は、配線膜２０ａおよびダミー膜２０ｂを含む。配線膜２０ａには電流が流れる一方、ダミー膜２０ｂには電流が流れない。ダミー膜２０ｂは、ワイヤ５０の接合部５２を挟んで配線膜２０ａと反対側に配置されている。
複数のビア（４２、４４）は、一以上の第１ビア４２および一以上の第２ビア４４を含む。第１ビア４２は、配線膜２０ａと第２導電膜４０とを電気的に連結する。第２ビア４４は、ダミー膜２０ｂと第２導電膜４０とを電気的に連結する。本例の層間絶縁膜３０は、段差部３６を有しない。特に、層間絶縁膜３０の上面に段差がない。また、層間絶縁膜３０の上面に段差がないことに起因して、第２導電膜４０の下面が段差を有しない。したがって、層間絶縁膜３０と第２導電膜４０との界面が平坦である。
本例の半導体装置１００において、ワイヤ５０の接合部５２を挟んで配線膜２０ａと反対側に配置されている膜として、ダミー膜２０ｂが用いられる。ダミー膜２０ｂは、回路部に接続される必要がないので、回路部の位置まで引き回される必要がない。したがって、ダミー膜２０ｂが占める面積は配線膜２０ａに比べて小さくてよい。
本例によれば、電流を流さないダミー膜２０ｂを設けた上で、ダミー膜２０ｂと第２配線部を電気的に接続する第２ビア４４を設ける。したがって、半導体装置１００において、ワイヤ５０の接合部５２を挟んで両側に電流が流れる配線膜２０ａを設ける場合と比べて省スペース化を図りつつ第２導電膜４０の剥離を防止できる。
図９は、本発明の第５実施形態における半導体装置１００のおもて面を示す図である。図１０は、図９におけるＣ−Ｃ´断面の一例を示す図である。第１から第４実施形態においては、第１導電膜２０が、ワイヤ５０の接合部５２を挟むように、２つに分離されている構成について説明した。しかしながら、本発明は、この場合に限られない。第５実施形態の半導体装置１００においては、第１導電膜２０は、非形成領域３２を囲むように環状に形成されている。非形成領域３２は、第１導電膜２０に設けられた開口部であってよい。これらの構造を除いて、本例の半導体装置１００の構造は、第１から第４実施形態における半導体装置１００の構造と同様である。したがって、繰返しの説明を省略する。
第１導電膜２０は、非形成領域３２を囲むように環状に形成された環状部２７と、環状部２７から外側に向かって延伸する延伸部２８とを備える。本例では、一の延伸部２８が−Ｘ軸方向に向かって延伸し、他の延伸部２８が、一の延伸部２８と対向するように配置され、＋Ｘ軸方向に向かって延伸する。本例では、第１導電膜２０が全体として一体であり、ダミー膜を含まない。一または複数の延伸部２８が回路部まで延伸して回路部に電気的に接続されてよい。したがって、本例では、第１導電膜２０は、すべてが配線部に相当する。第１導電膜２０には、電流が流れる。
図９に示されるとおり、複数のビア（４２、４４）は、非形成領域３２を取り囲むように環状に配列されている。本例では、第２導電膜４０は、半導体基板１０のおもて面１２に平行な長手方向に延伸している。本例では、Ｘ軸方向が長手方向であり、Ｙ軸方向が短手方向である。短手方向は、長手方向に直交する方向である。
本例では、第２導電膜４０においてＹ軸方向に延びる第１短辺に沿って複数の第１ビア４２が配列される第１領域６２ａと、第１短辺に対向しておりＹ軸方向に延びる第２短辺に沿って複数の第２ビア４４が配列される第２領域６２ｂとが設けられる。同様に、Ｘ軸方向に延びる第１長辺に沿って複数の第１ビア４２が配列される第３領域６４ａと、第１長辺に対向しておりＸ軸方向に延びる第２長辺に沿って複数の第２ビア４４が配列される第４領域６４ｂとが設けられる。したがって、本例においても、複数のビア（４２、４４）は、ワイヤ５０の接合部５２を挟んで互いに対向する位置に設けられる一以上の第１ビア４２および一以上の第２ビア４４を含む。
本例においても、層間絶縁膜３０は、第１導電膜２０と、非形成領域３２とを覆う。層間絶縁膜３０は、第１部分３５、第２部分３４、および段差部３６を含む。第１部分３５は、第１導電膜２０に設けられた開口（非形成領域３２）に設けられる。第２部分３４は、非形成領域３２を取り囲む第１導電膜２０の上方に設けられる。層間絶縁膜３０の段差部３６は、第１部分３５と第２部分３４とを連結する。図１０に示されるとおり、層間絶縁膜３０の第１部分３５の上面と、層間絶縁膜３０の第２部分３４（３４ａおよび３４ｂ）の上面との間には、Ｚ軸方向に段差部３６が設けられる。
本発明の第５実施形態の半導体装置１００によれば、第１導電膜２０に設けられた開口である非形成領域３２を取り囲むように、複数の第１ビア４２および第２ビア４４が設けられる。したがって、第２導電膜４０の引っ張り応力が分散されて、第２導電膜４０における応力が緩和される。さらに、本実施形態の半導体装置１００において、第１導電膜２０と第２導電膜４０の間に介在する層間絶縁膜３０に段差部３６が形成されている。したがって、層間絶縁膜３０と第２導電膜４０との界面に凹凸が生じる。第２導電膜４０がＸＹ面内の方向に沿って引っ張られる場合に、層間絶縁膜３０の段差部３６がストッパとして機能し、応力を緩和する。したがって、層間絶縁膜３０の段差部３６も、第２導電膜４０の剥離防止に寄与する。
図１１は、本発明の第６実施形態における半導体装置１００のおもて面を示す図である。図１１におけるＣ−Ｃ´断面は、図１０と同様である。本例の半導体装置１００においては、領域に応じて、配置される複数のビア（４２、４４）の密度が異なる。ビア（貫通端子部）の密度とは、単位面積あたりに配置されるビア（貫通端子部）の個数である。この点を除いて、本例の半導体装置１００の構造は、図９および図１０に示される第５実施形態における半導体装置１００の構造と同様である。したがって、繰り返しの説明を省略する。
本例においても、第５実施形態における半導体装置１００と同様に、第２導電膜４０は、長手方向（Ｘ軸方向）に延伸している。第１領域６２ａおよび第２領域６２ｂと、第３領域６４ａおよび第４領域６４ｂとで、配列される複数のビア（４２、４４）の密度が異なる。すなわち、長手方向（Ｘ軸方向）に直交する短手方向（Ｙ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第１領域６２ａ、第２領域６２ｂ）と、長手方向（Ｘ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第３領域６４ａ、第４領域６４ｂ）とで、配列されるビア（４２、４４）の密度が異なる。
本例では、短手方向（Ｙ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第１領域６２ａ、第２領域６２ｂ）の方が、長手方向（Ｘ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第３領域６４ａ、第２領域６４ｂ）より、配列されるビア（４２、４４）の密度が高い。
本例では、短手方向に沿って複数の第１ビア４２が配列される第１領域６２ａにおける第１ビア４２の密度と、短手方向に沿って複数の第２ビア４４が配列される第２領域６２ｂにおける第２ビア４４の密度とは同じである。同様に、長手方向に沿って複数の第１ビア４２が配列される第３領域６４ａにおける第１ビア４２の密度と、長手方向に沿って複数の第２ビア４４が配列される第２領域６４ｂにおける第２ビア４４の密度とは同じである。但し、本例の半導体装置１００は、この場合に限られない。
第２導電膜４０の長手方向に沿う引っ張り応力は、第２導電膜４０の短手方向に沿う引っ張り応力より高くなる。したがって、長手方向における両端部に配置される領域、すなわち、第１領域６２ａおよび第２領域６２ｂにおいて、短手方向における両端部に配置される領域に比べてビアの密度を高めることで、長手方向に沿う引っ張り応力がかかった場合であっても、第２導電膜４０の剥離が防止される。
図１２は、本発明の第７実施形態における半導体装置１００のおもて面を示す図である。図１２におけるＣ−Ｃ´断面は、図１０と同様である。本例においても、層間絶縁膜３０は段差部３６を備える。本例においても、第２導電膜４０は、長手方向（Ｘ軸方向）に延伸している。ワイヤ５０は延伸方向５３に沿って、延伸している。
本例では、ワイヤ５０が延伸する延伸方向５３に対して平行な方向に沿って複数のビア（４２、４４）が配列される領域（第３領域６４ａ、第４領域６４ｂ）の方が、ワイヤ５０が延伸する延伸方向５３に直交する振動方向５４に沿って複数のビア（４２、４４）が配列される領域（第１領域６２ａ、第２領域６２ｂ）より、配列されるビア（４２、４４）の密度が高い。この点を除いて、本実施形態の半導体装置１００の構造は、図１１に示される第６実施形態の半導体装置１００の構造と同様である。したがって、繰り返しの説明を省略する。
本例では、延伸方向５３に沿って複数の第１ビア４２が配列される第３領域６４ａにおける第１ビア４２の密度と、延伸方向５３に沿って複数の第２ビア４４が配列される第４領域６４ｂにおける第２ビア４４の密度とは同じである。同様に、延伸方向５３に直交する振動方向５４に沿って複数の第１ビア４２が配列される第１領域６２ａにおける第１ビア４２の密度と、振動方向５４に沿って複数の第２ビア４４が配列される第２領域６２ｂにおける第２ビア４４の密度とは同じある。但し、本例は、この場合に限られない。
ワイヤ５０を第２導電膜４０に接合する場合には、接合時に印加される超音波の振動方向５４の端部に力が加わりやすい。したがって、超音波の振動方向５４の両端部に配置される領域、すなわち、第３領域６４ａおよび第４領域６４ｂにおいて、振動方向５４と直交する方向の両端部に配置される領域に比べて、ビアの密度を高めることで、ワイヤ５０の超音波接合時に超音波が印加された場合であっても、第２導電膜４０の剥離が防止される。
図１３は、本発明の第８実施形態における半導体装置１００のおもて面を示す図である。図１３におけるＣ−Ｃ´断面は、図１０と同様である。本例においても、層間絶縁膜３０は段差部３６を備える。本例において、第２導電膜４０は、延伸部４９ａおよび延伸部４９ｂを含んでよい。図１３における例では、第２導電膜４０は、平面形状が長方形の本体部分を有し、本体部分の長手方向（Ｘ軸方向）において対向する位置に、第１延伸部４９ａおよび第２延伸部４９ｂを備える。この点を除いて、本実施形態の半導体装置１００の構成は、第１から第７実施形態の構成と同様である。したがって、繰り返しの説明を省略する。
本例では、第２導電膜４０において、平面形状が長方形の本体部分から、第１延伸部４９ａおよび第２延伸部４９ｂが延伸する。しかしながら、本例の半導体装置１００は、この場合に限られない。第２導電膜４０は、平面形状として、円形、楕円形、三角形、多角形等その他の形状を有してよく、このような平面形状から第１延伸部４９ａおよび第２延伸部４９ｂが延伸してよい。
図１４は、本発明の第９実施形態における半導体装置１００のおもて面を示す図である。図１４におけるＣ−Ｃ´断面は、図１０と同様である。本例においても、層間絶縁膜３０は段差部３６を備える。図１３に示される第８実施形態における第２導電膜４０は、第１延伸部４９ａおよび第２延伸部４９ｂを含むのに対し、第９実施形態における第２導電膜４０は、第１延伸部４９ａ、第２延伸部４９ｂ、第３延伸部４９ｃ、および第４延伸部４９ｄを含む。
図１４における例では、第２導電膜４０は、平面形状が長方形の本体部分を有する。本体部分の長手方向（Ｘ軸方向）において対向する位置に、第１延伸部４９ａおよび第２延伸部４９ｂが設けられる。さらに、本体部分の短手方向（Ｙ軸方向）において対向する位置に、第３延伸部４９ｃおよび第４延伸部４９ｄが設けられる。図１４に示される例において、第２導電膜４０には、Ｘ軸方向およびＹ軸方向において、合計２対の延伸部（第１延伸部４９ａ、第２延伸部４９ｂ、第３延伸部４９ａ、および第４延伸部４９ｂ）が備えられる。しかしながら、本例は、この場合に限られない。３対以上の延伸部が設けられていてもよく、延伸部が延伸する方向も、Ｘ軸方向およびＹ軸方向に限られない。
第１導電膜２０は、第２導電膜４０の延伸部に対応して延伸部（２０ａ、２０ｂ、２０ｃ、および２０ｃ）を備えてよい。また、本例においても、領域に応じて、配置される複数のビア（４２、４４）の密度が異なるようにビア（４２、４４）が配置されてもよい。図１４に示される例では、短手方向（Ｙ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第１延伸部４９ａおよび第２延伸部４９ｂに対応する領域）の方が、長手方向（Ｘ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第３延伸部４９ｃおよび第４延伸部４９ｄに対応する領域）より、配列される複数のビア（４２、４４）の密度が高くてよい。
本例によっても、第２導電膜４０の引っ張り応力が分散されて、第２導電膜４０における応力が緩和される。また、層間絶縁膜３０の段差部３６によっても、第２導電膜４０の剥離が防止される。
図１５は、本発明の第１０実施形態における半導体装置１００のおもて面を示す図である。本例の半導体装置１００においては、複数のビア（４２、４４）が複数列に配列されている。この点を除いて、本例の半導体装置１００の構造は、第１から第９実施形態の半導体装置１００の構造と同様である。特に、本例の半導体装置１００は、図９および図１０に示される第５実施形態と同様に、複数のビア（４２、４４）が非形成領域３２を取り囲むように環状に配列されてよい。図９と図１５を比較すると明らかなように、本例においては、複数のビア（４２、４４）は、二重の環状に配列されている。
本例では、第２導電膜４０の第１短辺において、Ｙ軸方向に沿って第１列６６ａに配列された複数の第１ビア４２と、Ｙ軸方向に沿って、第１列６６ａに隣接する第２列６６ｂに配列された複数の第１ビア４２とが設けられている。Ｙ軸方向は、一の方向の一例である。第１列６６ａに配列された複数の第１ビア４２と、第２列６６ｂに配列された複数のビ第１ビア４２とは、Ｙ軸方向の位置が互い違いになるように配置されている。換言すれば、複数の第１ビア４２は、千鳥に配置されている。
第２導電膜４０の第１短辺と対向する第２短辺において、Ｙ軸方向に沿って第１列６６ｃに配列された複数の第２ビア４４と、Ｙ軸方向に沿って、第１列６６ｃに隣接する第２列６６ｄに配列された複数の第２ビア４４とが設けられている。第１列６６ｃに配列された複数の第２ビア４４と、第２列６６ｄに配列された複数の第２ビア４４とは、Ｙ軸方向の位置が互い違いになるように配置されている。換言すれば、複数の第２ビア４４は、千鳥に配置されている。
さらに、本例では、第２導電膜４０の第１長辺において、Ｘ軸方向に沿って第１列６７ａに配列された複数の第１ビア４２と、Ｘ軸方向に沿って、第１列６７ａに隣接する第２列６７ｂに配列された複数の第１ビア４２とが設けられている。Ｘ軸方向は、一の方向の一例である。第１列６７ａに配列された複数の第１ビア４２と、第２列６７ｂに配列された複数の第１ビア４２とは、Ｘ軸方向の位置が互い違いになるように配置されている。
同様に、第２導電膜４０の第１長辺と対向する第２長辺において、Ｘ軸方向に沿って第１列６７ｃに配列された複数の第２ビア４４と、Ｘ軸方向に沿って、第１列６７ｃに隣接する第２列６７ｄに配列された複数の第２ビア４４とが設けられている。第１列６７ｃに配列された複数の第２ビア４４と、第２列６７ｄに配列された複数の第２ビア４４とは、Ｘ軸方向の位置が互い違いになるように配置されている。
本例では、複数のビア（４２、４４）が２列に配列されているが、複数のビア（４２、４４）が３列以上に配置されていてもよい。また、本例では、列の延びる方向の位置が互いに異なるように、複数のビア（４２、４４）が配列されている。このように、列の延びる方向の位置が互いに異なるように、複数のビア（４２、４４）が配列されることによって、半導体基板１０のおもて面１２の面内方向における第２導電膜４０の強度を維持することができる。また、複数のビア（４２、４４）が複数列に配置されることによって第２導電膜４０の剥離が防止される。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・半導体基板、１２・・おもて面、２０・・第１導電膜、２０ａ・・配線膜、２０ｂ・・ダミー膜、２２・・絶縁膜、２４・・溝部、２５・・フレーム部、２７・・環状部、２８・・延伸部、３０・・層間絶縁膜、３２・・非形成領域、３４・・第２部分、３５・・第１部分、３６・・段差部、４０・・第２導電膜、４２・・第１ビア、４４・・第２ビア、４６・・保護膜、４８・・開口、４９・・延伸部、５０・・ワイヤ、５２・・接合部、５３・・延伸方向、５４・・振動方向、６２ａ・・第１領域、６２ｂ・・第２領域、６４ａ・・第３領域、６４ｂ・・第４領域、６６ａ・・第１列、６６ｂ・・第２列、６６ｃ・・第１列、６６ｄ・・第２列、６７ａ・・第１列、６７ｂ・・第２列、６７ｃ・・第１列、６７ｄ・・第２列、７０・・引っ張り応力、７２・・端部、１００・・半導体装置、１０１・・半導体装置
半導体装置において、上層導電膜と下層導電膜とをビアで接続した構成が知られている。上層導電膜のうちワイヤが接続される電極パッド部分の直下を避けてビア・ホールを配置した半導体装置が知られている（例えば、特許文献１参照）。また、一部のビアに電流が集中してエレクトロマイグレーションが生じることを防止するために、複数のビアをいくつかの群に分けてパッド開口部の周辺部に配置した半導体装置が知られている（例えば、特許文献２および特許文献３参照）。
［特許文献］
［特許文献１］ 特開平４−１６７４４９号公報
［特許文献２］ 特開２００２−１６０６５号公報
［特許文献３］ 特開平８−１７８５９号公報
第１導電膜２０は、アルミニウム合金で形成されてよく、銅合金で形成されてもよい。第１導電膜２０は、単一膜であってもよく、積層膜であってもよい。例えば、第１導電膜２０は、絶縁膜２２側にバリヤメタルを含む積層膜である。バリヤメタルは、例えば、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜の積層膜である。一例において、第１導電膜２０は、絶縁膜２２に近い方から、Ｔｉ膜、ＴｉＮ膜、およびアルミニウム合金膜の順で積層された積層膜であってよい。また、第１導電膜２０は、金属膜に限られず、ポリシリコン膜を有してよい。
第２導電膜４０は、第１導電膜２０と同様の材料で形成されてよい。具体的には、第２導電膜４０は、銅（Ｃｕ）を含有する材料で形成されてよい。但し、本例と異なり、第２導電膜４０は、アルミニウム合金で形成されてよい。第２導電膜４０は、単一膜であってもよく、積層膜であってもよい。例えば、第２導電膜４０は、層間絶縁膜３０側にバリヤメタルを含む積層膜である。バリヤメタルは、例えば、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜の積層膜である。
これに対し、本発明の第１実施形態の半導体装置１００は、ワイヤ５０の接合部５２を挟んで互いに対向する位置に第１ビア４２および第２ビア４４を有する。したがって、第２導電膜４０における引っ張り応力が、第１ビア４２に向かう方向と第２ビア４４に向かう方向とに分散される。すなわち、第２導電膜４０における応力が緩和される。これにより、第２導電膜４０と層間絶縁膜３０との間の界面における第２導電膜４０の剥離、および、層間絶縁膜３０の内部における剥離が防止される。
本例によれば、電流を流さないダミー膜２０ｂを設けた上で、ダミー膜２０ｂと第２導電膜４０を電気的に接続する第２ビア４４を設ける。したがって、半導体装置１００において、ワイヤ５０の接合部５２を挟んで両側に電流が流れる配線膜２０ａを設ける場合と比べて省スペース化を図りつつ第２導電膜４０の剥離を防止できる。
本例では、短手方向（Ｙ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第１領域６２ａ、第２領域６２ｂ）の方が、長手方向（Ｘ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第３領域６４ａ、第４領域６４ｂ）より、配列されるビア（４２、４４）の密度が高い。
本例では、短手方向に沿って複数の第１ビア４２が配列される第１領域６２ａにおける第１ビア４２の密度と、短手方向に沿って複数の第２ビア４４が配列される第２領域６２ｂにおける第２ビア４４の密度とは同じである。同様に、長手方向に沿って複数の第１ビア４２が配列される第３領域６４ａにおける第１ビア４２の密度と、長手方向に沿って複数の第２ビア４４が配列される第４領域６４ｂにおける第２ビア４４の密度とは同じである。但し、本例の半導体装置１００は、この場合に限られない。
図１４における例では、第２導電膜４０は、平面形状が長方形の本体部分を有する。本体部分の長手方向（Ｘ軸方向）において対向する位置に、第１延伸部４９ａおよび第２延伸部４９ｂが設けられる。さらに、本体部分の短手方向（Ｙ軸方向）において対向する位置に、第３延伸部４９ｃおよび第４延伸部４９ｄが設けられる。図１４に示される例において、第２導電膜４０には、Ｘ軸方向およびＹ軸方向において、合計２対の延伸部（第１延伸部４９ａ、第２延伸部４９ｂ、第３延伸部４９ｃ、および第４延伸部４９ｄ）が備えられる。しかしながら、本例は、この場合に限られない。３対以上の延伸部が設けられていてもよく、延伸部が延伸する方向も、Ｘ軸方向およびＹ軸方向に限られない。
第１導電膜２０は、第２導電膜４０の延伸部に対応して延伸部（２０ａ、２０ｂ、２０ｃ、および２０ｄ）を備えてよい。また、本例においても、領域に応じて、配置される複数のビア（４２、４４）の密度が異なるようにビア（４２、４４）が配置されてもよい。図１４に示される例では、短手方向（Ｙ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第１延伸部４９ａおよび第２延伸部４９ｂに対応する領域）の方が、長手方向（Ｘ軸方向）に沿って複数のビア（４２、４４）が配列される領域（第３延伸部４９ｃおよび第４延伸部４９ｄに対応する領域）より、配列される複数のビア（４２、４４）の密度が高くてよい。
本例では、第２導電膜４０の第１短辺において、Ｙ軸方向に沿って第１列６６ａに配列された複数の第１ビア４２と、Ｙ軸方向に沿って、第１列６６ａに隣接する第２列６６ｂに配列された複数の第１ビア４２とが設けられている。Ｙ軸方向は、一の方向の一例である。第１列６６ａに配列された複数の第１ビア４２と、第２列６６ｂに配列された複数の第１ビア４２とは、Ｙ軸方向の位置が互い違いになるように配置されている。換言すれば、複数の第１ビア４２は、千鳥に配置されている。

Claims (13)

  1. 半導体基板と、
    前記半導体基板の上方において、第１導電膜が設けられていない非形成領域を挟んで、少なくとも前記非形成領域の両側に設けられた前記第１導電膜と、
    前記非形成領域に設けられた第１部分、前記非形成領域を挟んだ両側において前記第１導電膜の上方に設けられた第２部分、および前記第１部分と前記第２部分とを連結する段差部を含む層間絶縁膜と、
    前記層間絶縁膜の上方に設けられた第２導電膜と、
    前記層間絶縁膜の前記第２部分を貫通して前記第１導電膜と前記第２導電膜とを電気的に連結する複数の貫通端子部と、
    前記層間絶縁膜の前記第１部分の上方において、前記第２導電膜に接合されるワイヤと、を備え、
    前記複数の貫通端子部は、前記ワイヤの接合部を挟んで互いに対向する位置に設けられる一以上の第１貫通端子部および一以上の第２貫通端子部を少なくとも含む
    半導体装置。
  2. 前記第１部分の上方における前記第２導電膜の厚みは、前記第２部分の上方における前記第２導電膜の厚みより厚い
    請求項１に記載の半導体装置。
  3. 前記第１導電膜は、前記非形成領域を囲むように環状に形成されており、
    前記複数の貫通端子部は、前記非形成領域を囲むように環状に配列される
    請求項１または２に記載の半導体装置。
  4. 前記第２導電膜は、前記半導体基板のおもて面に平行な長手方向に延伸しており、
    前記長手方向に沿って前記複数の貫通端子部が配列される領域と、前記長手方向に直交する短手方向に沿って前記複数の貫通端子部が配列される領域とで、配列される前記貫通端子部の密度が異なる
    請求項１から３の何れか１項に記載の半導体装置。
  5. 前記短手方向に沿って前記複数の貫通端子部が配置される領域の方が、前記長手方向に沿って前記複数の貫通端子部が配置される領域より、配置される前記貫通端子部の密度が高い
    請求項４に記載の半導体装置。
  6. 前記ワイヤが延伸する方向に対して平行な方向に沿って前記複数の貫通端子部が配列される領域の方が、前記ワイヤが延伸する方向に直交する方向に沿って前記複数の貫通端子部が配列される領域より、配列される前記貫通端子部の密度が高い
    請求項１から４の何れか１項に記載の半導体装置。
  7. 前記第１導電膜は、電流が流れる配線膜と、前記ワイヤの前記接合部を挟んで前記配線膜と反対側に配置されており電流が流れないダミー膜と、を含んでおり、
    前記配線膜は前記第１貫通端子部を介して前記第２導電膜と電気的に連結しており、
    前記ダミー膜は前記第２貫通端子部を介して前記第２導電膜と電気的に連結しており、
    前記配線膜と前記ダミー膜とは電気的に分離されている、
    請求項１または２に記載の半導体装置。
  8. 前記ワイヤおよび前記第２導電膜は、銅を含有する材料で形成されている
    請求項１から７の何れか１項に記載の半導体装置。
  9. 前記第２導電膜の厚みは、１μｍ以上である
    請求項１から８の何れか１項に記載の半導体装置。
  10. 前記第１導電膜は、溝部を有し、
    前記複数の貫通端子部の端部は、それぞれ前記溝部に挿入されている
    請求項１から９の何れか１項に記載の半導体装置。
  11. 前記複数の貫通端子部は、複数列に配列されている
    請求項１から１０の何れか１項に記載の半導体装置。
  12. 一の方向に沿って第１列に配列された複数の貫通端子部と、前記一の方向に沿って前記第１列に隣接する第２列に配列された複数の貫通端子部とは、前記一の方向の位置が互い違いになるように配置されている
    請求項１１に記載の半導体装置。
  13. 半導体基板と、
    前記半導体基板の上方に設けられた第１導電膜と、
    前記第１導電膜を覆う層間絶縁膜と、
    前記層間絶縁膜の上方に設けられた第２導電膜と、
    前記第２導電膜に接合されるワイヤと、
    前記層間絶縁膜を貫通して前記第１導電膜と前記第２導電膜とを電気的に連結する複数の貫通端子部と、を備え、
    前記第１導電膜は、電流が流れる配線膜と、前記ワイヤの接合部を挟んで前記配線膜と反対側に配置されており電流が流れないダミー膜と、を含んでおり、
    前記複数の貫通端子部は、前記配線膜と前記第２導電膜とを電気的に連結する一以上の第１貫通端子部と、前記ダミー膜と前記第２導電膜とを電気的に連結する一以上の第２貫通端子部とを少なくとも含む
    半導体装置。
JP2019528982A 2017-07-13 2018-06-01 半導体装置 Active JP6806252B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017137066 2017-07-13
JP2017137066 2017-07-13
PCT/JP2018/021296 WO2019012854A1 (ja) 2017-07-13 2018-06-01 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019012854A1 true JPWO2019012854A1 (ja) 2019-11-14
JP6806252B2 JP6806252B2 (ja) 2021-01-06

Family

ID=65001173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528982A Active JP6806252B2 (ja) 2017-07-13 2018-06-01 半導体装置

Country Status (4)

Country Link
US (2) US11594502B2 (ja)
JP (1) JP6806252B2 (ja)
CN (1) CN110168707B (ja)
WO (1) WO2019012854A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7388433B2 (ja) * 2019-04-08 2023-11-29 住友電気工業株式会社 半導体装置
CN116053249A (zh) * 2021-10-28 2023-05-02 联华电子股份有限公司 半导体结构

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178151A (ja) * 1984-09-25 1986-04-21 Nec Corp 半導体装置
JP2926790B2 (ja) 1989-10-26 1999-07-28 日本電気株式会社 半導体装置
JP3106493B2 (ja) 1990-10-31 2000-11-06 日本電気株式会社 半導体装置
JPH05226339A (ja) * 1992-01-28 1993-09-03 Nec Corp 樹脂封止半導体装置
JPH06216188A (ja) * 1993-01-19 1994-08-05 Nec Kansai Ltd 半導体装置およびその製造方法
JP2937688B2 (ja) 1993-04-28 1999-08-23 株式会社東芝 半導体装置
JP3432284B2 (ja) 1994-07-04 2003-08-04 三菱電機株式会社 半導体装置
JP3407020B2 (ja) * 1998-05-25 2003-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2000100816A (ja) 1998-09-18 2000-04-07 Seiko Epson Corp 半導体装置
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
JP3779243B2 (ja) * 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
JP2004207281A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 多層配線構造およびその形成方法、半導体装置
JP2003282574A (ja) * 2003-02-26 2003-10-03 Mitsubishi Electric Corp 半導体装置
JP2005142351A (ja) 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
JP4047324B2 (ja) * 2003-12-03 2008-02-13 松下電器産業株式会社 半導体装置及びその製造方法
JP2006332290A (ja) * 2005-05-25 2006-12-07 Elpida Memory Inc 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法
JP4449824B2 (ja) * 2005-06-01 2010-04-14 カシオ計算機株式会社 半導体装置およびその実装構造
DE102005057076A1 (de) * 2005-11-30 2007-05-31 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
WO2008015500A1 (en) * 2006-08-01 2008-02-07 Freescale Semiconductor, Inc. Method and apparatus for improvements in chip manufacture and design
JP2009188250A (ja) * 2008-02-07 2009-08-20 Panasonic Corp 半導体装置及びその製造方法
JP4642908B2 (ja) * 2008-03-11 2011-03-02 パナソニック株式会社 半導体集積回路装置
US7949981B2 (en) * 2008-07-31 2011-05-24 International Business Machines Corporation Via density change to improve wafer surface planarity
JP2011018832A (ja) * 2009-07-10 2011-01-27 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5487469B2 (ja) * 2010-03-29 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101742176B1 (ko) * 2011-01-31 2017-05-31 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9412675B2 (en) * 2014-05-19 2016-08-09 Micron Technology, Inc. Interconnect structure with improved conductive properties and associated systems and methods
JP2017045865A (ja) 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置

Also Published As

Publication number Publication date
US20230197650A1 (en) 2023-06-22
CN110168707B (zh) 2023-08-29
US11594502B2 (en) 2023-02-28
JP6806252B2 (ja) 2021-01-06
US20190326237A1 (en) 2019-10-24
WO2019012854A1 (ja) 2019-01-17
CN110168707A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
JP2012134198A (ja) 半導体装置およびその製造方法
US20230197650A1 (en) Semiconductor device
US10354936B2 (en) Electronic component having a heat dissipation member formed on a sealing member
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
US20160172301A1 (en) Semiconductor device and manufacturing method therefor
CN108242429B (zh) 具有密封结构的半导体装置
JP2007214349A (ja) 半導体装置
CN108346700B (zh) 半导体装置及其制造方法
US9601573B2 (en) Semiconductor device for reducing propagation time of gate input signals
JP2001358169A (ja) 半導体装置
KR101995933B1 (ko) 반도체장치와 그 제조방법
US9698103B2 (en) Semiconductor device and manufacturing method therefor
JP2021128962A (ja) 半導体モジュール
JP5777319B2 (ja) 半導体装置
JP6098412B2 (ja) 半導体装置
US11764174B2 (en) Semiconductor structure
US8836150B2 (en) Semiconductor device
JP5574639B2 (ja) 半導体装置およびその製造方法
US8169087B2 (en) Semiconductor device
JP2020141003A (ja) スイッチング素子とその製造方法
WO2023090137A1 (ja) 半導体素子および半導体装置
JP2019110248A (ja) 半導体装置
TWI666769B (zh) 半導體裝置
JPH08306701A (ja) 半導体装置
JP2007281167A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190723

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20190723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201117

R150 Certificate of patent or registration of utility model

Ref document number: 6806252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250