JP3407020B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3407020B2 JP3407020B2 JP14245698A JP14245698A JP3407020B2 JP 3407020 B2 JP3407020 B2 JP 3407020B2 JP 14245698 A JP14245698 A JP 14245698A JP 14245698 A JP14245698 A JP 14245698A JP 3407020 B2 JP3407020 B2 JP 3407020B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- upper electrode
- lower electrode
- electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
し、特に、導電体からなる電極と誘電体膜から構成され
る容量素子を含む半導体装置に関する。
多くの構造が知られており、その一具体例としては、図
4(b)の断面図に示すように、半導体装置に搭載され
る容量素子は、一般的に、第1の導電体からなる下部電
極3と、下部電極3上に形成される誘電体膜4と、誘電
体膜4上に形成される第2の導電体からなる上部電極5
と、下部電極3及び上部電極5上に形成された絶縁膜1
1と、下部電極3と電気的に接続する第1の配線8と、
上部電極5と電気的に接続する第2の配線9で構成され
ている。
れぞれ絶縁膜11を部分的に開口した第1のコンタクト
ホール6及び第2のコンタクトホール7を介してそれぞ
れ第1の配線8及び第2の配線9と電気的に接続されて
いる。具体的には、下部電極3や上部電極5には、ヒ素
やボロン等の不純物が1×1020cm-3程度添加された
厚さ150〜300nm程度の多結晶シリコン膜であ
る。
は、50〜100Ω/□となる。誘電体膜4は10〜4
0nm程度の厚さのシリコン酸化膜、上部電極5を一辺
20μmの正方形で構成すると、このときの下部電極3
と上部電極5の対向面積は400μm2 、容量値は0.
3〜1.2pF程度となる。また、上記下部電極3及び
上部電極5を不純物が添加された多結晶シリコンではな
く、タングステンとシリコンの化合物であるタングステ
ンシリサイド膜を用いる場合もある。
電体膜4及び下部電極3と上部電極5の対向面積で決定
されるので多結晶シリコン膜の場合と同じであるが、膜
厚が上記多結晶シリコン膜と同程度の場合、下部電極3
と上部電極5のシート抵抗値は、多結晶シリコン膜で形
成した電極のシート抵抗より小さく、10〜20Ω/□
程度となる。
と、下部電極3及び上部電極5の寄生抵抗が大きく影響
するようになり、容量値が周波数によって変動してしま
う。従って、上部電極3及び下部電極5の寄生抵抗を低
減することは、高性能化にとって重要なことである。処
で、上部電極5の寄生抵抗を低減する方法としては、一
般的に下記の如く行われている。
第2の配線9及びその接続に用いる第2のコンタクトホ
ール7は上部電極5上に自由に配置できる。したがっ
て、図4(a)の平面図のように、第2のコンタクトホ
ール7を上部電極5上に多数配置し、上部電極5と第2
の配線9を電気的に接続することによって、上部電極5
の寄生抵抗を小さくし、容量への影響を低減している。
である。即ち、上部電極5と対向する下部電極3には第
1のコンタクトホール6を配置できないために、下部電
極3と第1の配線8とを電気的に接続する第1のコンタ
クトホール6は、上部電極5の外側に当たる下部電極3
の部分の上にしか形成できない。
場合には、図4(a)の平面図のように、上部電極5の
外側の一辺に第1のコンタクトホール6を形成するのが
一般的である。下部電極5の寄生抵抗による影響を低減
するための一つの方法としては、例えば、特開昭59−
47755号公報に開示されている様な構造のものがあ
る。
に、上部電極5の3方向に下部電極3を張り出させ、当
該上部電極5を取り囲むように下部電極3の周縁に第1
のコンタクトホール6を形成するものである。この例で
は、四方のうち3辺にコンタクトを配置している。この
場合、下部電極3の上部電極5からのオーバーラップ量
は、第1のコンタクトホール6を配置する3辺で3μm
(図中、W2と表示)、その他の1辺で片側1μm(図
中、W3と表示)とし、上部電極5を一辺20μmの正
方形とすると、引き出し配線領域を除いた容量素子の寸
法は、下部電極3の寸法で決まり、長辺26μm、短辺
24μmの長方形となり、面積は624μm2 である。
このときの下部電極3と上部電極5の対向面積は400
μm2 、容量値は0.3〜1.2pF程度となる。
あるいは長方形の長辺と短辺の比が1に近い形状で、対
向面積を大きくすると、寄生抵抗は非常に大きくなる。
このような場合には、同じ対向面積でも形状を長辺と短
辺の比が大きい長方形にしなければならず、容量素子の
形状に制約を生じてしまう。
従来の容量素子では、下部電極の寄生抵抗を低減するこ
とが難しく、高周波動作に適さないという問題がある。
特に、大容量を形成したい場合、対向する電極面積を大
きくしなければならないため、下部電極と引き出し配線
1とを接続するコンタクトホール1から下部電極の容量
構成部の中心までの距離が長くなり、下部電極と寄生抵
抗が大きくなってしまう。
減するために、容量値の小さい容量を複数並べて所望の
大容量を形成する手法もあるが、容量全体の面積が大き
くなってしまうため結果的に半導体装置の寸法が大きく
なってしまうという問題がある。従って、本発明の目的
は、上記した従来技術の欠点を改良し、面積の増大を著
しく抑制しつつ、下部電極の寄生抵抗を効果的に低減で
きる容量素子の構造を持った半導体装置を提供すること
を目的とする。
達成する為、以下に示すような基本的な技術構成を採用
するものである。即ち、誘電体膜をはさんで対向する上
部電極と下部電極とを有する容量素子と、前記容量素子
を被覆して形成された絶縁膜と、前記絶縁膜上に形成さ
れた第1および第2の配線と、を含む半導体装置におい
て、前記下部電極の複数箇所から引き出され、前記上部
電極を部分的に除去した開口部領域に設けられた第1の
コンタクトホールを有し、前記下部電極と前記第1の配
線とは前記第1のコンタクトホールのみによって直接接
続され、前記上部電極と前記第2の配線とは第2のコン
タクトホールのみによって直接接続され、前記第1の配
線と前記第2の配線とは、何れも櫛歯状に形成され且
つ、各々の配線に於ける櫛歯が互いに噛み合わされる様
に形成されている半導体装置である。また、前記第1の
配線と前記第2の配線とが、櫛歯状に代えて、何れも千
鳥状に配置されている半導体装置である。
した様に誘電体膜をはさんで対向する上部電極と下部電
極とを有する容量素子と、前記容量素子を被覆して形成
された絶縁膜と、前記絶縁膜上に形成された第1および
第2の配線と、を含む半導体装置において、前記下部電
極の複数箇所から引き出される第1のコンタクトホール
を有し、 前記下部電極と前記第1の配線とは前記第1
のコンタクトホールのみによって直接接続され、前記上
部電極と前記第2の配線とは第2のコンタクトホールの
みによって直接接続されることを特徴とする半導体装置
であり、係る構成を採る事によって、下部電極と複数の
引き出し配線とを電気的に接続する第1のコンタクトホ
ールの配置が、上部電極と引き出し配線とを電気的に接
続する第2のコンタクトホールの配置と同様に行うこと
が出来、容量寸法の増大を最小限にし、かつ下部電極の
寄生抵抗を最小限にすることが可能となる。
の構成を図面を参照しながら詳細に説明する。即ち、図
1は、本発明に係る半導体装置の一具体例の構成を示す
図であって、図中、誘電体膜4をはさんで対向する上部
電極5と下部電極3とを有する容量素子を含む半導体装
置20において、前記下部電極3の複数箇所からコンタ
クトホール6を引き出した半導体装置20が示されてお
り、より詳細には、基板1の一主面上に形成される第1
の絶縁膜2と、前記第1の絶縁膜1上に形成される下部
電極3と、前記下部電極3上に形成される誘電体4と、
前記誘電体4上に形成される上部電極5と、前記下部電
極及び上部電極3、5を被覆して形成された層間膜を形
成する第2の絶縁膜11と、前記第2の絶縁膜11に形
成された第1のコンタクトホール6を介して前記下部電
極3と電気的に接続する第1の配線8と、前記第2の絶
縁膜11に形成された第2のコンタクトホール7を介し
て上部電極5と電気的に接続する第2の配線9で構成さ
れた半導体装置20に於いて、前記上部電極5内に、前
記上部電極5を部分的に除去した開口部領域10が形成
され、前記開口部領域10内の前記第2の絶縁膜11を
介して前記第1のコンタクトホール6が設けられ、前記
第1のコンタクトホール6を介して該下部電極3と該第
1の配線8が電気的に接続される半導体装置20が示さ
れている。
於いては、図2(b)に示す様に、第1及び第2の導電
体3、5の平面形状及び寸法が、同一である様に構成さ
れていても良く、又、図1(b)に示す様に、当該第2
の導電体5の平面上の寸法が、当該第1の導電体3の平
面上の寸法に比べ小さい様に構成されていても良い。更
に、本発明に於いては、図3(b)に示す様に、当該第
1の導電体3と当該第1の配線8を電気的に接続する当
該第1のコンタクトホール6が、当該第2の導電体5内
に於ける当該開口部領域10内を通過する第1のコンタ
クトホール6と、当該第2の導電体5内を貫通しない第
1のコンタクトホール6とで構成されている事も望まし
い。
詳細に図1を参照しながら説明する。即ち、図1(a)
は本発明の第1の具体例の構成を示す容量素子を含む半
導体装置20の平面図であり、図1(b)は図1(a)
のA−B断面図である。即ち、シリコン基板1上に絶縁
膜としてシリコン酸化膜2を形成した後、多結晶シリコ
ン膜を厚さ150〜300nm堆積し、シート抵抗50
〜100Ω/□となるようにヒ素を1×1020cm-3程
度添加し、パターニングすることにより第1の導電体で
ある下部電極3を得る。
板1上の当該下部電極3全面に、容量の誘電体膜4とな
るシリコン酸化膜をCVD(Chemical Vap
erDeposition)技術を用いて、膜厚10〜
40nm成長する。その後、下部電極3と同様に多結晶
シリコン膜層を形成し、シート抵抗50〜100Ω/□
の第2の導電体を構成する上部電極5を形成する。
ンは、予め定められた部分の上部電極5を部分的に除去
した開口部領域10を得るようにしておく。また、上部
電極5のパターニングの際、上部電極5以外の領域の誘
電体膜4は一緒に除去してもよい。次に上記の工程によ
って形成された容量素子と後工程で形成する配線8、9
とを分離するための層間絶縁膜である第2の絶縁膜11
を形成する。
工程で形成する配線との縦方向の間隔が500nm〜1
000nm程度になるように成長させ、CMP(Che
mical Mechanical Polisin
g)技術等を用い平坦化を施すのがよい。前工程で形成
した上部電極5の開口部領域10の孔にも、この絶縁膜
11が埋め込まれる。
クトホール6と上部電極5と接続する第2のコンタクト
ホール7を同時に形成する。ここで、第1のコンタクト
ホール6が上部電極5と直接接することが無いようにす
る必要があり、その為に、例えば、上部電極5の開口部
領域10は、第1のコンタクトホール6より片側0.5
μm程度大きくしておく事が望ましい。
に形成し、容量素子ができ上がる。当該上部電極5の外
枠を一辺20μmの正方形、一辺が1.5μmの正方形
からなる上部電極の孔10、一辺が0.5μmの正方形
からなる第1及び第2のコンタクトホールを10μmピ
ッチ(図中W1と表示)で各々8個づつ配置した場合、
引き出し配線領域を除いた容量素子は一辺が22μmの
正方形で、面積は484μm2 となり、従来の技術で記
載した図5の容量面積より20%以上も小さくできる。
面積は、8個からなる上部電極の孔10の総面積を差し
引いた382μm2 となり、従来の技術で記載した図5
の対向面積より5%程度低くなる程度である。従来の技
術で記載した図5の最大コンタクト間隔は20μm以上
であるのに対し、本発明の実施例1の最大コンタクト間
隔は10μmと半分以下に小さくでき、寄生抵抗を大き
く低減している。
配線8と当該第2の配線9は、何れも図1(a)に示さ
れている様に、それぞれ櫛歯状に形成され且つ、各々の
配線に於ける櫛歯部分21、22が互いに噛み合わされ
る様に形成されている事が好ましい。又、本発明に於け
る当該第1の配線8と当該第2の配線9の配線レイアウ
ト形状は、例えば図3(c)に示される様に、互いにジ
グザク状、或いは千鳥状に配列される様に構成する事も
可能である。
する部分の構成を工夫する必要がある。次に、本発明に
係る半導体装置20の第2の具体例を図2を参照して説
明する。即ち、図2(a)は本発明の第2の具体例の構
成を示す容量素子を含む半導体装置の平面図であり、図
2(b)は図2(a)のA−B断面図である。
上部電極5と下部電極3の大きさを同じにし、引き出し
配線領域を除いた容量寸法を最小にした場合である。こ
れによって、容量素子面積は、第1の具体例に於ける4
84μm2 に比べ18%程小さい400μm2 にするこ
とが出来る。また、上部電極5を下部電極3より大きく
することも可能である。つまり、図3(a)は本発明の
第3の具体例の構成を示す半導体装置20の平面図であ
り、図3(b)は図3(a)のA−B断面図である。
イアウトである上部電極5の外周に配置される第1のコ
ンタクトホール6と、本発明の上部電極5の開口部領域
10内に形成する第1のコンタクトホール6が共に存在
する場合である。このように、従来の形態と本発明の形
態を併せることも可能である。以上説明した様に、本発
明に於いては、下部電極3と上部電極5の対向形状が正
方形の場合について述べたが、特に形状による制約はな
く、いかなる形状でも寄生抵抗低減が可能である。
係る半導体装置20は、例えば以下の様な手順からなる
製造方法で製造する事が可能である。即ち、基板の一主
面上に形成される第1の絶縁膜と、当該第1の絶縁膜上
に形成される第1の導電体と、当該第1の導電体上に形
成される誘電体と、当該誘電体上に形成される第2の導
電体と、当該第1及び第2の導電体を被覆して形成され
た第2の絶縁膜と、当該第2の絶縁膜に形成された第1
のコンタクトホールを介して当該第1の導電体と電気的
に接続する第1の配線と、当該第2の絶縁膜に形成され
た第2のコンタクトホールを介して第2の導電体と電気
的に接続する第2の配線で構成された半導体装置に於い
て、当該第1の配線部を当該第2の導電体と対向する当
該第2の絶縁膜の表面上で且つ当該第2の配線部と隣接
する様に配置形成することを半導体装置の製造方法であ
る。
は、当該第1の配線は、当該第2の導電体に設けた開口
部を貫通して形成する第1のコンタクトホールを介して
当該第1の導電体と電気的に接続する方法を採用する事
に特徴がある。
の寄生抵抗を大幅に低減することが可能となり、容量素
子の高周波特性の改善が可能となる。また、下部電極と
上部電極対向部の形状に依らず、低減可能である。特
に、下部電極と上部電極の対向面積が大きくなるに従
い、有効性が高くなる。
説明する平面図であり、図1(b)は、図1(a)のA
−B 断面図である。
説明する平面図であり、図2(b)は、図2(a)のA
−B 断面図である。
説明する平面図であり、図3(b)は、図3(a)のA
−B 断面図である。又図3(c)は、本発明於ける配
線部の他のレイアウトの例を示す図である。
の平面図であり、又図4(b)は、図4(a)のA−B
断面図である。
図である。
Claims (2)
- 【請求項1】 誘電体膜をはさんで対向する上部電極と
下部電極とを有する容量素子と、前記容量素子を被覆し
て形成された絶縁膜と、前記絶縁膜上に形成された第1
および第2の配線と、を含む半導体装置において、 前記下部電極の複数箇所から引き出され、前記上部電極
を部分的に除去した開口部領域に設けられた第1のコン
タクトホールを有し、 前記下部電極と前記第1の配線とは前記第1のコンタク
トホールのみによって直接接続され、 前記上部電極と前記第2の配線とは第2のコンタクトホ
ールのみによって直接接続され、前記第1の配線と前記第2の配線とは、何れも櫛歯状に
形成され且つ、各々の配線に於ける櫛歯が互いに噛み合
わされる様に形成されている ことを特徴とする半導体装
置。 - 【請求項2】 誘電体膜をはさんで対向する上部電極と
下部電極とを有する容量素子と、前記容量素子を被覆し
て形成された絶縁膜と、前記絶縁膜上に形成された第1
および第2の配線と、を含む半導体装置において、 前記下部電極の複数箇所から引き出され、前記上部電極
を部分的に除去した開口部領域に設けられた第1のコン
タクトホールを有し、 前記下部電極と前記第1の配線とは前記第1のコンタク
トホールのみによって直接接続され、 前記上部電極と前記第2の配線とは第2のコンタクトホ
ールのみによって直接接続され、 前記第1の配線と前記第2の配線とは、何れも千鳥状に
配置されていることを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14245698A JP3407020B2 (ja) | 1998-05-25 | 1998-05-25 | 半導体装置 |
US09/314,582 US6100591A (en) | 1998-05-25 | 1999-05-18 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14245698A JP3407020B2 (ja) | 1998-05-25 | 1998-05-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340418A JPH11340418A (ja) | 1999-12-10 |
JP3407020B2 true JP3407020B2 (ja) | 2003-05-19 |
Family
ID=15315746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14245698A Expired - Fee Related JP3407020B2 (ja) | 1998-05-25 | 1998-05-25 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6100591A (ja) |
JP (1) | JP3407020B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6353261B1 (en) * | 1999-05-03 | 2002-03-05 | Vlsi Technology, Inc. | Method and apparatus for reducing interconnect resistance using an interconnect well |
JP2001189420A (ja) * | 2000-01-05 | 2001-07-10 | Nec Corp | 半導体装置 |
JP4349742B2 (ja) * | 2000-12-27 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | 回路設計装置、および回路設計方法 |
DE10217566A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur |
TWI248192B (en) * | 2002-10-18 | 2006-01-21 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit and its manufacturing method |
US7265448B2 (en) * | 2004-01-26 | 2007-09-04 | Marvell World Trade Ltd. | Interconnect structure for power transistors |
US7960833B2 (en) * | 2003-10-22 | 2011-06-14 | Marvell World Trade Ltd. | Integrated circuits and interconnect structure for integrated circuits |
US7851872B2 (en) * | 2003-10-22 | 2010-12-14 | Marvell World Trade Ltd. | Efficient transistor structure |
US7645675B2 (en) * | 2006-01-13 | 2010-01-12 | International Business Machines Corporation | Integrated parallel plate capacitors |
JP4997786B2 (ja) * | 2006-02-17 | 2012-08-08 | 富士通セミコンダクター株式会社 | 半導体集積回路装置 |
US7425910B1 (en) | 2006-02-27 | 2008-09-16 | Marvell International Ltd. | Transmitter digital-to-analog converter with noise shaping |
US8169081B1 (en) | 2007-12-27 | 2012-05-01 | Volterra Semiconductor Corporation | Conductive routings in integrated circuits using under bump metallization |
JP6231735B2 (ja) * | 2011-06-01 | 2017-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9177910B2 (en) | 2012-04-18 | 2015-11-03 | Micron Technology, Inc. | Interconnect structures for integrated circuits and their formation |
JP6806252B2 (ja) * | 2017-07-13 | 2021-01-06 | 富士電機株式会社 | 半導体装置 |
US11367695B2 (en) * | 2018-07-31 | 2022-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposer with capacitors |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5947755A (ja) * | 1982-09-13 | 1984-03-17 | Hitachi Ltd | 半導体装置 |
JPH0555459A (ja) * | 1991-08-28 | 1993-03-05 | Ricoh Co Ltd | 半導体集積回路装置とその製造方法 |
JP3432284B2 (ja) * | 1994-07-04 | 2003-08-04 | 三菱電機株式会社 | 半導体装置 |
JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-05-25 JP JP14245698A patent/JP3407020B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-18 US US09/314,582 patent/US6100591A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11340418A (ja) | 1999-12-10 |
US6100591A (en) | 2000-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3407020B2 (ja) | 半導体装置 | |
JP4446525B2 (ja) | 半導体装置 | |
EP0414361A2 (en) | Semiconductor antifuse structure and method | |
JP3741780B2 (ja) | デュアルパッド付き半導体素子及びその製造方法 | |
KR970060499A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
US5682059A (en) | Semiconductor device including anti-fuse element and method of manufacturing the device | |
US6150254A (en) | Method for wiring of a semiconductor device | |
US5637526A (en) | Method of making a capacitor in a semiconductor device | |
JPH07263665A (ja) | 半導体装置 | |
JP3185747B2 (ja) | 半導体装置及びその製造方法 | |
JP2000252422A (ja) | 半導体装置及びその製造方法 | |
JP3987703B2 (ja) | 容量素子及びその製造方法 | |
JPH11163265A (ja) | 半導体装置及びその製造方法 | |
JPH1093038A (ja) | 半導体記憶装置およびその製造方法 | |
JP2001339048A (ja) | 半導体装置およびその製造方法 | |
JPH08195479A (ja) | 半導体装置及びその製造方法 | |
JP3319456B2 (ja) | 固体撮像装置及びその製造方法 | |
US6627936B2 (en) | Semiconductor device and method of producing the same | |
JPH0687483B2 (ja) | 半導体装置 | |
JP2507192B2 (ja) | プログラマブル素子およびその製造方法 | |
JP2900477B2 (ja) | 半導体装置の製造方法 | |
JP3730031B2 (ja) | 集積回路用の受動素子の製造方法 | |
JP4284748B2 (ja) | 半導体装置とその製造方法 | |
KR100662504B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |