JP4997786B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP4997786B2 JP4997786B2 JP2006040340A JP2006040340A JP4997786B2 JP 4997786 B2 JP4997786 B2 JP 4997786B2 JP 2006040340 A JP2006040340 A JP 2006040340A JP 2006040340 A JP2006040340 A JP 2006040340A JP 4997786 B2 JP4997786 B2 JP 4997786B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- wirings
- branch
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000003990 capacitor Substances 0.000 claims description 95
- 238000003780 insertion Methods 0.000 claims description 8
- 230000037431 insertion Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 123
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004043 responsiveness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/908—Dram configuration with transistors and capacitors of pairs of cells along a straight line between adjacent bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
半導体集積回路装置では、電源ノイズを低減するための一手法として、電源配線間にデカップリング容量を形成する手法が採用されている。デカップリング容量は、ゲート酸化膜を使用して形成されてきたが、ゲートリーク電流によるスタンバイ電流の増大が無視できなくなっている。そこで、電源配線間の容量を利用したデカップリング容量が形成されるようになっている。そして、このようなデカップリング容量の容量値を十分にかつ効率的に確保することが必要となっている。
この発明の目的は、電源配線間に十分なデカップリング容量を確保し得る半導体集積回路装置を提供することにある。
以下、この発明を具体化した第一の実施の形態を図面に従って説明する。図1は、多層の電源配線間にデカップリング容量を形成するための電源配線層を模式的に示すものである。
図2及び図3は、各VDD配線2a,2b及び各Vss配線3a,3bの形状をより具体化して示すものであり、各VDD配線2a,2b及び各Vss配線3a,3bはその中間部で蛇行するように屈曲されている。なお、図2は電源配線を3層構造とした場合を示す。
そして、上下に位置する第一層のVDD配線2aと第二層のVDD配線2bの蛇行部分の中央部がそれぞれコンタクト配線5aで接続され、同様に上下に位置する第一層のVss配線3aと第二層のVss配線3bの蛇行部分の中心がそれぞれコンタクト配線5bで接続されている。従って、VDD配線2a,2bを接続するコンタクト配線5aと、Vss配線3a,3bを接続するコンタクト配線5bが並行してレイアウトされる。
すなわち、図1に示すように、第一層のVDD配線2aの端部から下方に向かって容量用コンタクト配線6aが延設され、第一層のVss配線3aの端部から下方に向かって容量用コンタクト配線6bが延設される。
(1)電源配線層の各層において、高電位側のVDD配線2a,2bと、低電位側のVss配線3a,3bとが並行してレイアウトされる部分でデカップリング容量を形成することができる。
(2)第一層のVDD配線2a及びVss配線3aと、第二層のVDD配線2b及びVss配線3bに形成した多数の容量用コンタクト配線6a〜6eとの間でデカップリング容量を形成することができる。
(3)各容量用コンタクト配線6a〜6e間でデカップリング容量を形成することができる。
(4)各容量用コンタクト配線6a〜6eは、それぞれその周囲に異電源電圧の容量用コンタクト配線が形成されるので、十分な容量値を確保することが容易である。
(5)第一層のVDD配線2aと第二層のVDD配線2b及び第一層のVss配線3aと第二層のVss配線3bとは、その中間部に蛇行部分が形成され、上下方向から見てその蛇行部分が交差するようにレイアウトされる。従って、第一層のVDD配線2aと第二層のVDD配線2bの蛇行部分をコンタクト配線5aで接続することができる。また、第一層のVss配線3aと第二層のVss配線3bの蛇行部分をコンタクト配線5bで接続することができる。
(6)第一層のVDD配線2aと第二層のVDD配線2b及び第一層のVss配線3aと第二層のVss配線3bとは、その中間の蛇行部分をコンタクト配線5a,5bで接続することができる。従って、コンタクト配線5a,5bとデカップリング容量が作用する部分との距離を短縮することができるので、デカップリング容量の応答性を向上させて、電源ノイズを効率的に吸収することができる。
(7)上記構成により、十分な容量値を備えたデカップリング容量を形成することができる。
(第二の実施の形態)
図5及び図6は、第二の実施の形態を示す。この実施の形態の第一層のVDD配線7a及びVss配線8aは直線状にレイアウトされ、第二層のVDD配線7b及びVss配線8bも直線状にレイアウトされる。
(1)第一層の枝配線10a,11a間及び第二層の枝配線10b,11b間で容量を形成することができる。
(2)各容量用コンタクト配線12a,12bと隣り合う容量用コンタクト配線との間で容量を形成することができる。
(3)各容量用コンタクト配線12a,12bの先端と、対向する枝配線11b,10bとの間で容量を形成することができる。
(4)VDD配線7a,7bを接続するコンタクト配線9a及びVss配線8a,8bを接続するコンタクト配線9bと、上記のような容量形成部分との距離を短縮して、デカップリング容量の応答性を向上させ、電源ノイズを効率的に吸収することができる。
(5)上記構成により、十分な容量値を備えたデカップリング容量を形成することができる。
(第三の実施の形態)
図7及び図8は、第三の実施の形態を示す。この実施の形態は、前記第二の実施の形態の枝配線をさらに延長し、その枝配線に形成する容量用コンタクト配線の数を増加させたものである。第二の実施の形態と同一構成部分は同一符号を付して説明する。
(第四の実施の形態)
図9〜図11は、第四の実施の形態を示す。前記第三の実施の形態では、各枝配線13a,14aにそれぞれ3つずつの容量用コンタクト配線15a,15bを形成したが、この実施の形態では第一層及び第二層の枝配線13a,13b,14a,14bから容量用コンタクト配線をそれぞれ延設したものである。第三の実施の形態と同一構成部分は同一符号を付して説明する。
(第五の実施の形態)
図12及び図13は、第五の実施の形態を示す。この実施の形態は、前記第四の実施の形態に比して、枝配線に形成される容量用コンタクト配線をさらに増大させたものである。前記第四の実施の形態と同一構成部分は同一符号を付して説明する。
このような構成により、前記第四の実施の形態よりさらに多数の容量用コンタクト配線18a〜18d間で容量が形成されるので、前記第四の実施の形態に比してデカップリング容量をさらに増大させることができる。
(第六の実施の形態)
図14〜図16は、第六の実施の形態を示す。前記第二〜第六の実施の形態では、第一層のVDD配線及びVss配線と、第二層のVDD配線及びVss配線との間隔が狭くなると、容量用コンタクト配線を形成することが困難となるが、この実施の形態は第一層と第二層の間隔が狭い場合にも、容量用コンタクト配線を形成してデカップリング容量を確保しようとするものである。前記第五の実施の形態と同一構成部分は同一符号を付して説明する。
(第七の実施の形態)
図17は、第七の実施の形態を示す。この実施の形態は、VDD配線とVss配線を狭い間隔で三層構造とした場合の枝配線の構成を示す。
(第八の実施の形態)
図18及び図19は、第八の実施の形態を示す。この実施の形態は、第一層のVDD配線及びVss配線と第二層のVDD配線及びVss配線とが直交する方向に配設された場合を示す。
VDD配線26aとVss配線27bとが平面座標上で直行する位置には、VDD配線26aからVss配線27bに向かって容量用コンタクト配線30aが延設され、VDD配線26bとVss配線27aとが平面座標上で直行する位置には、VDD配線26bからVss配線27aに向かって容量用コンタクト配線30bが延設されている。
・各実施の形態の電源配線層をさらに多層としてもよい。
2a,2b,7a,7b,26a,26b VDD配線
3a,3b,8a,8b,26a,26b Vss配線
5a,5b,9a,9b,29,30 コンタクト配線
6a〜6e,12a,12b,15a〜15f,19a〜19d,21a,21b,25a〜25d,30a,30b 容量用コンタクト配線
Claims (3)
- 多層の電源配線層間に容量を備えた半導体集積回路装置であって、
異なる配線層に形成される高電位側電源配線と低電位側電源配線間において、前記高電位側電源配線と低電位側電源配線の一方から他方に向かって形成される容量用コンタクト配線と、該容量用コンタクト配線の周囲に配設される配線との間で容量を形成し、
前記配線層には蛇行部分を備えた高電位側電源配線及び低電位側電源配線を交互に配設して、各高電位側電源配線に低電位側電源配線が並行するように配設し、隣り合う配線層の同電位の電源配線は、前記蛇行部分を中心として線対称状に配設して、隣り合う配線層間では異電位の電源配線を対向させるとともに前記蛇行部分に接続したコンタクト配線で、隣り合う配線層の同電位の電源配線を接続し、前記各電源配線から隣り合う配線層の異電位の電源配線に向かって容量用コンタクト配線を延設し、
各電源配線において前記蛇行部分から電源配線の一端までの長さと前記蛇行部分から電源配線の他端までの長さとが等しいことを特徴とする半導体集積回路装置。 - 前記容量用コンタクト配線は、隣り合う配線層の各電源配線から互い違いに入り組むように延設したことを特徴とする請求項1記載の半導体集積回路装置。
- 多層の電源配線層間に容量を備えた半導体集積回路装置であって、
異なる配線層に形成される高電位側電源配線と低電位側電源配線間において、前記高電位側電源配線と低電位側電源配線の一方から他方に向かって形成される容量用コンタクト配線と、該容量用コンタクト配線の周囲に配設される配線との間で容量を形成し、
前記各配線層には高電位側電源配線と低電位側電源配線を並行して配設し、各電源配線には枝配線を所定間隔毎に形成し、各枝配線は異電位の枝配線に対し互い違いに入り組むように形成するとともに、隣り合う配線層において異電位の枝配線が対向するように形成し、前記対向する枝配線のうち一方の枝配線の中央部に挿通孔部を形成するとともに、該枝配線の周囲には他方の枝配線から遠ざかる方向に延びる容量用コンタクト配線を形成し、他方の枝配線には前記挿通孔部を貫通して延びる容量用コンタクト配線を形成したことを特徴とする半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040340A JP4997786B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体集積回路装置 |
US11/442,152 US7663175B2 (en) | 2006-02-17 | 2006-05-30 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040340A JP4997786B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220929A JP2007220929A (ja) | 2007-08-30 |
JP4997786B2 true JP4997786B2 (ja) | 2012-08-08 |
Family
ID=38428200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040340A Active JP4997786B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7663175B2 (ja) |
JP (1) | JP4997786B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5104403B2 (ja) * | 2008-02-29 | 2012-12-19 | 富士通株式会社 | キャパシタ |
JP5653001B2 (ja) * | 2009-03-16 | 2015-01-14 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及び半導体装置の補償容量の配置方法 |
US9941195B2 (en) | 2009-11-10 | 2018-04-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical metal insulator metal capacitor |
US8810002B2 (en) * | 2009-11-10 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical metal insulator metal capacitor |
US10283443B2 (en) | 2009-11-10 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package having integrated capacitor |
US9343237B2 (en) | 2009-11-10 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vertical metal insulator metal capacitor |
US8549447B2 (en) | 2010-04-24 | 2013-10-01 | Robert Eisenstadt | Integrated circuits with multiple I/O regions |
US8772928B2 (en) * | 2011-08-09 | 2014-07-08 | Mediatek Inc. | Integrated circuit chip with reduced IR drop |
KR102169865B1 (ko) * | 2013-09-27 | 2020-10-26 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP6342165B2 (ja) * | 2014-01-24 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及びioセル |
JP2017092885A (ja) * | 2015-11-17 | 2017-05-25 | ソニー株式会社 | 信号処理回路および方法 |
JP2019046514A (ja) * | 2017-08-29 | 2019-03-22 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR20210011789A (ko) | 2019-07-23 | 2021-02-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3407020B2 (ja) * | 1998-05-25 | 2003-05-19 | Necエレクトロニクス株式会社 | 半導体装置 |
JP3522144B2 (ja) * | 1999-02-25 | 2004-04-26 | 富士通株式会社 | 容量回路および半導体集積回路装置 |
US6124199A (en) * | 1999-04-28 | 2000-09-26 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
JP2001177056A (ja) | 1999-12-16 | 2001-06-29 | Hitachi Ltd | 半導体集積回路装置 |
US6570210B1 (en) * | 2000-06-19 | 2003-05-27 | Koninklijke Philips Electronics N.V. | Multilayer pillar array capacitor structure for deep sub-micron CMOS |
JP2002299555A (ja) * | 2001-03-30 | 2002-10-11 | Seiko Epson Corp | 集積回路およびその製造方法 |
JP2002324841A (ja) | 2001-04-24 | 2002-11-08 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体設計支援装置 |
JP2003249559A (ja) | 2002-02-22 | 2003-09-05 | Handotai Rikougaku Kenkyu Center:Kk | 多層配線装置および配線方法並びに配線特性解析・予測方法 |
JP2003297930A (ja) * | 2002-03-29 | 2003-10-17 | Gurinikusu:Kk | 櫛型キャパシタ |
DE60239391D1 (de) * | 2002-06-07 | 2011-04-21 | St Microelectronics Srl | rgungsringes mit großem parasitärem Widerstand |
CA2395900A1 (en) * | 2002-08-12 | 2004-02-12 | Christopher Andrew Devries | Matched vertical capacitors |
JP2004241762A (ja) | 2003-01-16 | 2004-08-26 | Nec Electronics Corp | 半導体装置 |
US6949781B2 (en) * | 2003-10-10 | 2005-09-27 | Taiwan Semiconductor Manufacturing Co. Ltd. | Metal-over-metal devices and the method for manufacturing same |
JP4371799B2 (ja) * | 2003-12-19 | 2009-11-25 | 株式会社リコー | 容量素子 |
FR2870042B1 (fr) * | 2004-05-07 | 2006-09-29 | St Microelectronics Sa | Structure capacitive de circuit integre |
-
2006
- 2006-02-17 JP JP2006040340A patent/JP4997786B2/ja active Active
- 2006-05-30 US US11/442,152 patent/US7663175B2/en active Active - Reinstated
Also Published As
Publication number | Publication date |
---|---|
JP2007220929A (ja) | 2007-08-30 |
US20070195946A1 (en) | 2007-08-23 |
US7663175B2 (en) | 2010-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997786B2 (ja) | 半導体集積回路装置 | |
JP6818534B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
US20100237508A1 (en) | Power-supply wiring structure for multilayer wiring and method of manufacturing multilayer wiring | |
CN103715183B (zh) | 半导体器件 | |
US9721714B1 (en) | Electromagnet and flexible circuit board | |
JP4974610B2 (ja) | 半導体装置及び半導体パッケージ | |
JP6535185B2 (ja) | 湿度センサ | |
JP2008066371A (ja) | 半導体集積回路における電源配線構造 | |
JP5613523B2 (ja) | 電子回路 | |
CN101043033B (zh) | 半导体集成电路装置 | |
JP2002319663A5 (ja) | ||
US8710667B2 (en) | Semiconductor device | |
JP2009245961A (ja) | 半導体集積回路 | |
WO2005076677A1 (en) | Method for increasing a routing density for a circuit board and such a circuit board | |
KR101046388B1 (ko) | 반도체 패키지 | |
JP2010140972A (ja) | 半導体装置 | |
JP2004241762A (ja) | 半導体装置 | |
JP2007134468A (ja) | 半導体集積回路 | |
CN106910731B (zh) | 层叠基板结构 | |
JP4343124B2 (ja) | 半導体装置 | |
JP2000349238A (ja) | 半導体装置 | |
JP2010021574A5 (ja) | ||
JP5285460B2 (ja) | 半導体集積回路の配線構造及びそれを有する半導体装置 | |
JP2007013211A (ja) | 半導体装置 | |
JP5552261B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4997786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |