JP3677346B2 - 電界効果により制御可能の半導体デバイス - Google Patents

電界効果により制御可能の半導体デバイス Download PDF

Info

Publication number
JP3677346B2
JP3677346B2 JP10473996A JP10473996A JP3677346B2 JP 3677346 B2 JP3677346 B2 JP 3677346B2 JP 10473996 A JP10473996 A JP 10473996A JP 10473996 A JP10473996 A JP 10473996A JP 3677346 B2 JP3677346 B2 JP 3677346B2
Authority
JP
Japan
Prior art keywords
contact surface
gate electrode
semiconductor device
contact
ohmic resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10473996A
Other languages
English (en)
Other versions
JPH08288512A (ja
Inventor
ミラー ゲルハルト
ラスカ トーマス
ポルスト アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH08288512A publication Critical patent/JPH08288512A/ja
Application granted granted Critical
Publication of JP3677346B2 publication Critical patent/JP3677346B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基体の上にその表面に対して絶縁されてドープされているポリシリコン層が配設され、その第１の部分がゲート電極でありまた第２の部分がゲート導体用の接触面である、電界効果により制御可能の半導体デバイスに関する。
【０００２】
【従来の技術】
上述の形式の電界効果により制御可能の半導体デバイス、例えばパワーＭＯＳＦＥＴ又はＩＧＢＴはよく知られている。例えばモジュール内には一般に多数のこの種の半導体デバイスが互いに並列に接続される。制御回路内の寄生導線インダクタンスにより導通制御の際にこのような配列は一定の投入接続を阻止する振動を生じる傾向がある。
【０００３】
従ってこれまでモジュール内には抵抗体のチップが組み込まれ、このチップは一方では半導体デバイスのゲート端子と他方ではモジュールの外部のゲート端子とボンディング線により接続されなければならなかった。この解決法はモジュール内に付加的な面を必要としまた付加的な接続導線を必要とする。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、上述の形式の電界効果により制御可能の半導体デバイスを別個の抵抗体なしでも並列接続に適するように改良することにある。
【０００５】
【課題を解決するための手段】
この課題は本発明により、接触面とゲート電極との間にある少なくとも１個のオーム抵抗体を介して接触面がゲート電極と電気的に接続されることにより解決される。
【０００６】
【実施例】
本発明を個々の実施例に基づき図１〜図４との関連において以下に詳述する。
【０００７】
図１には電界効果により制御可能の半導体デバイスの断片の平面図が示されている。半導体基体の表面は絶縁層（図示せず）で覆われており、その上に更にドープされたポリシリコン層が配設されている。このポリシリコン層はゲート電極の作用をする第１の部分１とゲート導線を固定するための接触面を形成する第２の部分３を有する。ポリシリコン層のゲート電極１は開口２を備えており、この開口を介してポリシリコン層に対して絶縁されて接触孔を介して半導体デバイスの個々のセルのソース帯域が接触化されている。これらの接触孔はゲート電極１の表面上に配分された規則的なパターンを形成する。比較的大きなチップの場合ゲートポテンシャルを一層良好に配分するためのゲート接触フィンガを容れるために、隣接するセル間に接触孔を含まない比較的広い面７があってもよい。
【０００８】
ゲート電極１には接触面３が配置されている空所４がある。接触面３とゲート電極１との間ではドープされたポリシリコンが例えばエッチングにより中断されている。空所４内には接触面３とゲート電極１との間に集積されたオーム抵抗体を形成するアイランド５がある。アイランド５は有利にはドープされた多結晶シリコンからなり、接触面３及びゲート電極１と同じドーピングを有している。アイランド５はまたゲート電極１及び接触面３と同じ厚さであると有利である。アイランド５は導電路６を介して一方ではゲート電極１と、他方では接触面３と接続されている。
【０００９】
アイランド５は接触面３及びゲート電極１のパターン化と同時に形成されてもよい。それらの長さ及び断面積はゲート前置抵抗Ｒｇの値により定められる。
【００１０】
図２に基づく実施例では接触面３はゲート電極１とウェブ８により接続されている。これらのウェブもやはりポリシリコンからなる。それらの長さ及び断面積もまたゲート前置抵抗Ｒｇの値により定められる。
【００１１】
図３に基づく実施例は図１のそれと異なり、アイランド５は接触面２３の空所２４内に配設されている。アイランド５はここでは図１による実施例のように導電路６により一方では接触面２３と他方ではゲート電極１と接触化される。空所２４は図示されているように接触面２３の角部にあっても又はその周囲の別の箇所にあってもよい。アイランド５は空所２４のように正方形であっても、別の形をしていてもよい。
【００１２】
図４に示すように、半導体帯域１１、１３を有する半導体デバイスの表面は酸化物層１２で覆われている。この酸化物層１２上には接触面３、アイランド５及びゲート電極１からなるパターン化されたポリシリコン層がある。ポリシリコン層の上にはゲート電極１も接触面３及びアイランド５も被覆する絶縁層１０がある。絶縁層１０上の接触面３の上方に金属層１４が配設されている。ゲート電極１上には図１との関連において記載されているゲート接触フィンガ１５が載っている。このゲート接触フィンガ１５も金属層により形成されている。接触面３上の金属層１４は接触孔１９を介してその下にあるポリシリコン層と電気的に接続されている。同様にしてゲート接触フィンガ１５は接触孔１６を介してゲート電極１と接続されている。アイランド５も酸化物絶縁層１０で覆われているので、分離された導電路６は接触孔１７を介して抵抗体であるアイランド５のポリシリコン層と接続されている。金属層１４はボンディング線１８を介して半導体デバイスの外部の接続端子と接続されている。
【００１３】
アイランド５又はウェブ８（図２参照）は１実施例によれば厚さ０．５〜１μｍのポリシリコンにより形成される。それらの幅及び長さは例えば０．５ｍｍであってもよい。ポリシリコンは例えば２０Ω／□の抵抗体を有するようにドープされていてもよい。
【００１４】
図４による断面には簡略化のため１個の抵抗体のアイランド５のみが示されている。しかし図１ないし図３に示すように複数の抵抗体を集積することも可能である。並列に接続された抵抗体の数に相応してゲート前置抵抗Ｒｇの抵抗値は減少する。
【図面の簡単な説明】
【図１】本発明による半導体デバイスの１実施例の平面図。
【図２】本発明による半導体デバイスの別の実施例の平面図。
【図３】本発明による半導体デバイスの更に別の実施例の平面図。
【図４】本発明による半導体デバイスの１実施例の切断面図。
【符号の説明】
１ ゲート電極
２ 開口
３、２３ 接触面
４、２４ 空所
５ アイランド（オーム抵抗体）
６ 導電路
７ 接触孔のない広い面
８ ウェブ
１０ 絶縁層
１１、１３ 半導体帯域
１２ 酸化物層
１４、金属層
１５ ゲート接触フィンガ
１６、１７、１９ 接触孔
１８ ボンディング線

Claims (5)

  1. 半導体基体の上にその表面に対して絶縁されて、ドープされているポリシリコン層が配設され、その第１の部分がゲート電極でありまた第２の部分がゲート導体用の接触面であり、接触面（３）とゲート電極（１）との間にある少なくとも１個の集積されたオーム抵抗体（５、８）を介して接触面がゲート電極と電気的に接続されており、更にオーム抵抗体がドープされた多結晶シリコンからなる電界効果により制御可能の半導体デバイスにおいて、
    接触面（２３）の縁部に少なくとも１個の空所（２４）が設けられ、オーム抵抗体（５）が該空所（２４）内に配設されていることを特徴とする電界効果により制御可能の半導体デバイス。
  2. オーム抵抗体が、少なくとも１個の導電路（６）を介して接触面（３）とまた少なくとも１個の導電路（６）を介してゲート電極（１）と接続されていることを特徴とする請求項１記載の半導体デバイス。
  3. 接触面（３）が長方形をしており、各々の角部又はその近くにオーム抵抗体（５）が配設されていることを特徴とする請求項１記載の半導体デバイス。
  4. 接触面（３）の各々の角部に正方形の空所（２４）が設けられており、各々の空所内に正方形のオーム抵抗体（５）が配設されていることを特徴とする請求項３記載の半導体デバイス。
  5. 接触面（３）、オーム抵抗体（５）及びゲート電極（１）が絶縁層（１０）で覆われており、ゲート電極（１）の上方及び接触面（３）の上方のこの絶縁層（１０）上にそれぞれ金属層（１４、１５）があり、それらがゲート電極（３）又は接触面（１）と絶縁層（１０）内に設けられた接触孔（１６、１９）を介して電気的に接続されており、導電路（６）がオーム抵抗体（５）、接触面（３）及びゲート電極（１）と接触孔（１７）を介して電気的に接続されていることを特徴とする請求項１又は２記載の半導体デバイス。
JP10473996A 1995-04-05 1996-04-03 電界効果により制御可能の半導体デバイス Expired - Lifetime JP3677346B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19512799A DE19512799C2 (de) 1995-04-05 1995-04-05 Durch Feldeffekt steuerbares Halbleiterbauelement
DE19512799.4 1995-04-05

Publications (2)

Publication Number Publication Date
JPH08288512A JPH08288512A (ja) 1996-11-01
JP3677346B2 true JP3677346B2 (ja) 2005-07-27

Family

ID=7758878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10473996A Expired - Lifetime JP3677346B2 (ja) 1995-04-05 1996-04-03 電界効果により制御可能の半導体デバイス

Country Status (5)

Country Link
US (1) US5726474A (ja)
EP (1) EP0736907B1 (ja)
JP (1) JP3677346B2 (ja)
KR (1) KR100397079B1 (ja)
DE (2) DE19512799C2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069398A (en) * 1997-08-01 2000-05-30 Advanced Micro Devices, Inc. Thin film resistor and fabrication method thereof
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
WO1999044240A1 (de) 1998-02-27 1999-09-02 Asea Brown Boveri Ag Bipolartransistor mit isolierter gateelektrode
DE19823170A1 (de) * 1998-05-23 1999-11-25 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
JP2994326B2 (ja) * 1998-04-27 1999-12-27 日本電気アイシーマイコンシステム株式会社 半導体装置
US6992916B2 (en) * 2003-06-13 2006-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell design with high resistor CMOS gate structure for soft error rate improvement
US7486541B2 (en) * 2003-06-13 2009-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive cell structure for reducing soft error rate
US8155916B2 (en) 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature
US8314462B2 (en) * 2009-07-28 2012-11-20 Cree, Inc. Semiconductor devices including electrodes with integrated resistances
EP2602828A1 (en) 2011-12-07 2013-06-12 Nxp B.V. Semiconductor device having isolation trenches
US9917102B2 (en) 2013-11-28 2018-03-13 Rohm Co., Ltd. Semiconductor device
DE102017105548A1 (de) 2017-03-15 2018-09-20 Infineon Technologies Dresden Gmbh Halbleitervorrichtung, die eine gatekontaktstruktur enthält
JP7127413B2 (ja) * 2018-08-03 2022-08-30 富士電機株式会社 抵抗素子及びその製造方法
JP7180359B2 (ja) * 2018-12-19 2022-11-30 富士電機株式会社 抵抗素子
US11664436B2 (en) * 2021-03-01 2023-05-30 Wolfspeed, Inc. Semiconductor devices having gate resistors with low variation in resistance values

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171771A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 絶縁ゲ−ト半導体装置
JPH0758781B2 (ja) * 1985-10-24 1995-06-21 三菱電機株式会社 電界効果型半導体装置
US4920388A (en) * 1987-02-17 1990-04-24 Siliconix Incorporated Power transistor with integrated gate resistor
US5182225A (en) * 1990-01-10 1993-01-26 Microunity Systems Engineering, Inc. Process for fabricating BICMOS with hypershallow junctions
JPH03238868A (ja) * 1990-02-15 1991-10-24 Nec Corp 縦型電界効果トランジスタ
JPH0555588A (ja) * 1991-08-27 1993-03-05 Sanyo Electric Co Ltd マルチチツプ型ｍｏｓ電界効果トランジスタ
US5436197A (en) * 1993-09-07 1995-07-25 Motorola, Inc. Method of manufacturing a bonding pad structure

Also Published As

Publication number Publication date
KR100397079B1 (ko) 2004-03-18
JPH08288512A (ja) 1996-11-01
DE19512799C2 (de) 1998-11-12
EP0736907B1 (de) 1999-12-22
DE19512799A1 (de) 1996-10-10
EP0736907A1 (de) 1996-10-09
KR960039426A (ko) 1996-11-25
US5726474A (en) 1998-03-10
DE59603948D1 (de) 2000-01-27

Similar Documents

Publication Publication Date Title
JP3677346B2 (ja) 電界効果により制御可能の半導体デバイス
EP0154998B1 (en) Improved structure of power supply wirings in semiconductor integrated circuit
KR100876881B1 (ko) 반도체 소자의 패드부
KR970060499A (ko) 반도체 메모리 장치 및 그 제조 방법
JPH0362934A (ja) 集積回路パツケージ
JPH098064A (ja) 半導体デバイス
US4161740A (en) High frequency power transistor having reduced interconnection inductance and thermal resistance
JP3164658B2 (ja) 電子回路装置
JP3407020B2 (ja) 半導体装置
US5497013A (en) Semi-conductor chip having interdigitated gate runners with gate bonding pads
KR19980071830A (ko) 반도체장치
US5592026A (en) Integrated structure pad assembly for lead bonding
EP0330299A2 (en) Semi-custom integrated circuit
US5569957A (en) Low inductance conductor topography for MOSFET circuit
JP2009540620A (ja) 高性能分路キャパシタを有するｒｆパワートランジスタデバイスとその使用方法
JPH07297188A (ja) 半導体集積回路装置
JPS6345834A (ja) 集積回路
US6285068B1 (en) Antifuses and method of fabricating the same
JPS59130455A (ja) Ｍｏｓトランジスタ集積回路
EP0660396B1 (en) Power MOS device chip and package assembly
KR0148585B1 (ko) 주변부에 메탈 배선을 가진 반도체장치
KR100471520B1 (ko) 반도체디바이스
JPS6146049A (ja) 半導体装置
KR100247911B1 (ko) 반도체장치 및 그 제조방법
KR0177394B1 (ko) 반도체 소자의 입력부

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040916

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term