DE102017105548A1 - Halbleitervorrichtung, die eine gatekontaktstruktur enthält - Google Patents

Halbleitervorrichtung, die eine gatekontaktstruktur enthält Download PDF

Info

Publication number
DE102017105548A1
DE102017105548A1 DE102017105548.7A DE102017105548A DE102017105548A1 DE 102017105548 A1 DE102017105548 A1 DE 102017105548A1 DE 102017105548 A DE102017105548 A DE 102017105548A DE 102017105548 A1 DE102017105548 A1 DE 102017105548A1
Authority
DE
Germany
Prior art keywords
gate
semiconductor device
electrode layer
resistance
electrically coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017105548.7A
Other languages
English (en)
Inventor
Joachim Weyers
Enrique Vecino-Vazquez
Andreas Schlögl
Katarzyna Kowalik-Seidl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Priority to DE102017105548.7A priority Critical patent/DE102017105548A1/de
Priority to US15/921,044 priority patent/US10483383B2/en
Publication of DE102017105548A1 publication Critical patent/DE102017105548A1/de
Priority to US16/653,482 priority patent/US20200044064A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung umfasst einen Halbleiterkörper. Der Halbleiterkörper weist eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche auf. Eine Transistorzellenstruktur ist im Halbleiterkörper vorgesehen. Eine Gatekontaktstruktur umfasst eine Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und ein Gatepad, das mit der Gateleitung elektrisch gekoppelt ist. Eine Gatewiderstandsstruktur ist zwischen das Gatepad und die Gateelektrodenschicht elektrisch gekoppelt. Ein elektrischer spezifischer Widerstand der Gatewiderstandsstruktur ist größer als der elektrische spezifische Widerstand der Gateelektrodenschicht.

Description

  • HINTERGRUND
  • Eine Schlüsselkomponente in Halbleiteranwendungen ist ein Festkörperschalter. Als ein Beispiel schalten Schalter Lasten von kraftfahrzeugtechnischen Anwendungen oder industriellen Anwendungen an und aus. Typischerweise umfassen Festkörperschalter zum Beispiel Feldeffekttransistoren (FETs) wie etwa Metall-Oxid-Halbleiter-FETs (MOSFETs) oder Bipolartransistoren mit isoliertem Gate (IGBTs).
  • Inhomogenes Schalten kann insbesondere für kurzzeitige oder kurze Schaltprozesse auftreten, wo vorwiegend jene schaltbaren Zellen nahe Gatesignal-Emittern, z.B. nahe Gate-Metallisierungsstrukturen, geschaltet werden. Beispielsweise kann ein parasitärer Strom an einem Gate einer schaltbaren Zelle, der sich aus einer schnellen Änderung einer Drain-Source-Spannung ergibt, eine Spannungserhöhung kurzer Dauer am Gate erzeugen. Diese Erhöhung kann ein lokales erneutes Einschalten der betroffenen Zellen bewirken.
  • Es ist daher wünschenswert, eine Halbleitervorrichtungsstruktur mit einem verbesserten Schaltverhalten vorzusehen.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung mit einem Halbleiterkörper. Der Halbleiterkörper weist eine erste Oberfläche und eine zweite Oberfläche auf, die der ersten Oberfläche gegenüberliegt. Eine Transistorzellenstruktur befindet sich im Halbleiterkörper. Eine Gatekontaktstruktur umfasst eine Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und ein Gatepad, das mit der Gateleitung elektrisch gekoppelt ist. Eine Gatewiderstandsstruktur ist zwischen das Gatepad und die Gateelektrodenschicht elektrisch gekoppelt. Ein elektrischer spezifischer Widerstand der Gatewiderstandsstruktur ist größer als der elektrische spezifische Widerstand der Gateelektrodenschicht.
  • Die vorliegende Offenbarung bezieht sich auch auf eine andere Halbleitervorrichtung mit einem Halbleiterkörper. Der Halbleiterkörper weist eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche auf. Eine Transistorzellenstruktur befindet sich im Halbleiterkörper. Eine Gatekontaktstruktur umfasst eine Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch koppelt ist, und ein Gatepad, das mit der Gateleitung elektrisch gekoppelt ist. Eine Gateverbindungsstruktur umfasst Gateverbindungselemente. Die Gateverbindungselemente stehen von der Gateelektrodenschicht aus vor und sind mit der Gateleitung elektrisch parallel gekoppelt. Der minimale Widerstand der Gateverbindungselemente ist größer als 40 Ω.
  • Die vorliegende Offenbarung bezieht sich auf ferner auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Ausbilden einer Transistorzellenstruktur in einem Halbleiterkörper, der eine erste Oberfläche und eine der ersten Oberfläche gegenüberliegende zweite Oberfläche aufweist. Eine Gatekontaktstruktur wird mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und einem Gatepad ausgebildet, das mit der Gateleitung elektrisch gekoppelt ist. Eine Gatewiderstandstruktur wird gebildet und ist zwischen das Gatepad und die Gateelektrodenschicht elektrisch gekoppelt. Ein elektrischer spezifischer Widerstand der Gatewiderstandsstruktur ist größer als der elektrische spezifische Widerstand der Gateelektrodenschicht.
  • Die vorliegende Offenbarung betrifft ferner ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Ausbilden einer Transistorzellenstruktur in dem Halbleiterkörper, der eine erste Oberfläche und eine zweite Oberfläche aufweist, die der ersten Oberfläche gegenüberliegt. Eine Gatekontaktstruktur wird mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und einem Gatepad ausgebildet, das mit der Gateleitung elektrisch gekoppelt ist. Eine Gateverbindungsstruktur wird mit Gateverbindungselementen ausgebildet, die von der Gateelektrodenschicht aus vorstehen und mit der Gateleitung elektrisch parallel gekoppelt sind. Der minimale Widerstand der Gateverbindungselemente ist größer als 40 Ω.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden Detailbeschreibung und beim Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in diese Beschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsformen der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A bis 1C sind schematische Ansichten, die einen Bereich einer Halbleitervorrichtung gemäß einigen Ausführungsformen veranschaulichen.
    • 2A bis 2C sind schematische Draufsichten, die einen Bereich einer Halbleitervorrichtung gemäß einigen weiteren Ausführungsformen veranschaulichen.
    • 3A ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, genommen entlang der Schnittebene A-A' von 2A.
    • 3B ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, genommen entlang der Schnittebene B-B' von 2B.
    • 3C ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung, genommen entlang der Schnittebene C-C' von 2C.
    • 3D ist eine schematische Querschnittsansicht zum Veranschaulichen eines Bereichs einer Halbleitervorrichtung, genommen entlang der Schnittebene C-C" von 2C.
    • 4 ist eine schematische Draufsicht, um einen Bereich einer Halbleitervorrichtung gemäß noch einer Ausführungsform zu veranschaulichen.
    • 5A bis 5D sind schematische Draufsichten von in 4 identifizierten Bereichen A, B und C, um eine Anzahl von Ausführungsformen zu veranschaulichen.
    • 6A und 6B sind schematische Querschnittsansichten, die entlang der Schnittebene D-D' von 5A bzw. der Schnittebene E-E' von 5C genommen sind.
    • 7 ist eine schematische Draufsicht, um einen Bereich einer Halbleitervorrichtung gemäß noch einer Ausführungsform zu veranschaulichen.
    • 8A und 8B sind schematische Flussdiagramme, um Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen zu veranschaulichen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Der Klarheit halber wurden entsprechende Elemente mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls der Zusammenhang nicht klar etwas anderes angibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Widerstände, Widerstandselemente oder Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A und 1B sind schematische Ansichten, um einen Bereich einer Halbleitervorrichtung gemäß einigen Ausführungsformen zu veranschaulichen.
  • Wie man aus 1A oder 1B ersehen kann, umfasst eine Halbleitervorrichtung 10 einen Halbleiterkörper 100, der eine erste Oberfläche 101 und eine der ersten Oberfläche 101 gegenüberliegende zweite Oberfläche 102 aufweist. Eine Transistorzellenstruktur 1000 ist im Halbleiterkörper 100 vorgesehen. Die Halbleitervorrichtung 10 umfasst ferner eine Gatekontaktstruktur 500. Die Gatekontaktstruktur 500 umfasst eine Gateleitung 510, die mit einer Gateelektrodenschicht 330 der Transistorzellenstruktur 1000 elektrisch gekoppelt ist, und ein Gatepad 520, das mit der Gateleitung 510 elektrisch gekoppelt ist. Eine Gatewiderstandsstruktur 310 ist zwischen das Gatepad 520 und die Gateelektrodenschicht 330 elektrisch gekoppelt, wobei ein elektrischer spezifischer Widerstand der Gatewiderstandsstruktur 310 größer als der elektrische spezifische Widerstand der Gateelektrodenschicht 330 ist. Der Ausdruck „elektrischer spezifischer Widerstand“ soll als der spezifische Widerstand der Gatewiderstandsstruktur 310 oder der Gateelektrodenschicht 330 verstanden werden, wobei in dem Fall, dass die Gatewiderstandsstruktur 310 und die Gateelektrodenschicht 330 als eine quasi zweidimensionale Schichtstruktur vorgesehen sind, der Ausdruck „elektrischer spezifischer Widerstand“ als der Schichtwiderstand oder Flächenwiderstand der jeweiligen Schichtstruktur interpretiert werden muss. Gemäß der in 1A dargestellten Ausführungsform ist die Gatewiderstandsstruktur 310 zwischen die Gateleitung 510 und die Gateelektrodenschicht 330 elektrisch gekoppelt, wohingegen in der in 1B dargestellten Ausführungsform die Gatewiderstandsstruktur 310 zwischen das Gatepad 520 und die Gateleitung 510 elektrisch gekoppelt ist.
  • Gemäß einer anderen, in 1C dargestellten Ausführungsform umfasst eine Halbleitervorrichtung 10 einen Halbleiterkörper 100, der eine erste Oberfläche 101 und eine der ersten Oberfläche 101 gegenüberliegende zweite Oberfläche 102 aufweist. Eine Transistorzellenstruktur 1000 ist in dem Halbleiterkörper 100 vorgesehen. Die Halbleitervorrichtung 10 umfasst ferner eine Gatekontaktstruktur 500. Die Gatekontaktstruktur 500 umfasst eine Gateleitung 510, die mit einer Gateelektrodenschicht 330 der Transistorzellenstruktur 1000 elektrisch gekoppelt ist, und ein Gatepad 520, das mit der Gateleitung 510 elektrisch gekoppelt ist. Eine Gateverbindungsstruktur 320 umfasst Gateverbindungselemente 325. Die Gateverbindungselemente 325 stehen von der Gateelektrodenschicht 330 aus vor und sind mit der Gateleitung 510 elektrisch parallel gekoppelt. Der minimale Widerstand der Gateverbindungselemente 325 ist größer als 40 Ω.
  • Durch Integrieren der Gatewiderstandsstruktur 310 oder der Gateverbindungsstruktur 320 in der elektrischen Leitungsbahn zwischen dem Gatepad 520 und der Gateelektrodenschicht 330 kann das Schaltverhalten der Transistorzellenstruktur 1000 in dem Halbleiterkörper 100 optimiert werden, wodurch eine verbesserte Chipdynamik und -robustheit unter gewissen Anwendungsbedingungen ermöglicht werden.
  • 2A ist eine schematische Draufsicht, um einen Bereich einer Halbleitervorrichtung 10 gemäß einer Ausführungsform zu veranschaulichen, und 3A ist eine schematische Querschnittsansicht eines Bereichs der Halbleitervorrichtung 10, genommen entlang der Schnittebene A-A' von 2A.
  • Die Halbleitervorrichtung 10 kann Leistungshalbleiterelemente wie etwa IGBTs (Bipolartransistoren mit isoliertem Gate), z.B. RC-IGBTs (rückwärts leitende IGBTs), RB-IGBT (rückwärts sperrende IGBTs) und IGFETs (Feldeffekttransistoren mit isoliertem Gate) einschließlich MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) umfassen. Die Halbleitervorrichtung 10 kann auch einen Superjunction-Transistor, einen Graben-Feldeffekttransistor oder irgendeine weitere Transistorvorrichtung umfassen, die ein Steuern eines Laststroms über einen Gateanschluss erlaubt. Wenn die Chipgröße der Halbleitervorrichtung 10 reduziert wird, kann eine kleinere Eingangskapazität ein erhöhtes Risiko einer Schädigung zur Folge haben, die durch ein elektrostatisches Entladungsereignis zwischen dem Gate und der Source der Halbleitervorrichtung 10 verursacht wird.
  • Der Halbleiterkörper 100 kann zum Beispiel auf Silizium Si, Siliziumcarbid SiC, Germanium Ge, einem Siliziumgermaniumkristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs beruhen. Eine Distanz zwischen den ersten und zweiten Oberflächen 101, 102 kann in Abhängigkeit von einem gewünschten oder spezifizierten Spannungssperrvermögen eingestellt sein und kann zumindest 5 µm oder zumindest 20 µm oder zumindest 50 µm betragen. Eine Distanz zwischen den ersten und zweiten Oberflächen 101, 102 kann im Fall eines Siliziumcarbidkörpers 100 zumindest 5 µm betragen. Einige andere Ausführungsformen können auf einem Halbleiterkörper 100 mit einer Dicke von einem oder mehreren 100 µm beruhen. Der Halbleiterkörper 100 kann eine rechteckige Form mit einer Kantenlänge im Bereich von 500 µm bis mehrere Millimeter oder Zentimeter aufweisen.
  • Der Halbleiterkörper 100 kann, wie unter Bezugnahme auf 3D weiter beschrieben werden wird, ein Draingebiet 110 und ein Driftgebiet 120 umfassen. Die Halbleitervorrichtung 10 kann eine erste Isolierungsschicht 200 auf der ersten Oberfläche 101 des Halbleiterkörpers 100 aufweisen, wobei die Gatewiderstandsstruktur 310 und die Gateelektrodenschicht 330 an die erste Isolierungsschicht 200 grenzen. Diese erste Isolierungsschicht 200 kann auf der ersten Oberfläche 101 des Halbleiterkörpers 100 ausgebildet sein. Die erste Isolierungsschicht 200 kann ein beliebiges Dielektrikum oder eine Kombination von Dielektrika umfassen, die dafür eingerichtet sind, den Halbleiterkörper 100 von der Gatewiderstandsstruktur 310 oder von der Gateelektrodenschicht 330 auf der ersten Isolierungsschicht 200 elektrisch zu isolieren. Die erste Isolierungsschicht 200 kann beispielsweise ein oder eine beliebige Kombination eines Oxids, eines Nitrids, eines Oxynitrids, eines Hoch-k-Materials, eines Imids, eines isolierenden Harzes oder Glases enthalten. Die erste Isolierungsschicht 200 kann ein Feldoxid umfassen, das durch z.B. thermische Oxidation oder Abscheidung, zum Beispiel chemische Gasphasenabscheidung, oder durch einen Prozess einer lokalen Oxidation von Silizium (LOCOS) oder einen STI-(Shallow Trench Isolation- bzw. Grabenisolierungs-)Prozess gebildet wird.
  • Die erste Isolierungsschicht 200 kann eine Felddielektrikumschicht 210 aufweisen. In einer oder mehreren Ausführungsformen kann die erste Isolierungsschicht 200 ein Felddielektrikum umfassen, zum Beispiel ein Feldoxid in einem Überlappungsgebiet zwischen der Gatewiderstandsstruktur 310 und dem Halbleiterkörper 100, und kann ferner ein Gatedielektrikum, zum Beispiel ein Gateoxid, innerhalb eines Gebiets der Transistorstruktur 1000 umfassen. In einer oder mehreren Ausführungsformen kann eine Dicke des Felddielektrikums der ersten Isolierungsschicht 200 in einem Bereich von 0,5 µm bis 5 µm oder in einem Bereich von 1 µm bis 3 µm liegen, und die Dicke des Gatedielektrikums der ersten Isolierungsschicht 200 kann in einem Bereich von 5 nm bis 200 nm oder in einem Bereich von 40 nm bis 120 nm liegen.
  • Die Halbleitervorrichtung 10 kann ferner eine zweite Isolierungsschicht 400 auf der Gatewiderstandsstruktur 310 und der Gateelektrodenschicht 330 umfassen, wobei die Gatekontaktstruktur 500 auf der zweiten Isolierungsschicht 400 ausgebildet ist. Die zweite Isolierungsschicht 400 kann beispielsweise einen Stapel dielektrischer Schichten aufweisen. In einer oder mehreren Ausführungsformen kann eine erste dielektrische Schicht der zweiten Isolierungsschicht 400 einen Film aus Tetraethylorthosilikat (TEOS)/undotiertem Silikatglas (USG) enthalten. Die Dicke der ersten dielektrischen Schicht der zweiten Isolierungsschicht 400 kann beispielsweise in einem Bereich von 50 nm bis 500 nm liegen. Eine zweite dielektrische Schicht der zweiten Isolierungsschicht 400 kann ein Phosphorsilikatglas (PSG) oder ein Borphosphorsilikatglas (BPSG) enthalten. Die Dicke der zweiten dielektrischen Schicht der zweiten Isolierungsschicht 400 kann beispielsweise in einem Bereich von 200 nm bis 2 µm liegen.
  • Bezug nehmend auf 2A weist die Halbleitervorrichtung 10 ferner eine Sourcekontaktstruktur 700 auf, die die Transistorzellenstruktur 1000 überlappt. Die Sourcekontaktstruktur 700 ist mit Sourcegebieten 150 der Transistorzellenstruktur 1000 elektrisch verbunden, wie unter Bezugnahme auf 3D nachfolgend beschrieben werden wird. Die Gatekontaktstruktur 500 kann zum Beispiel auf der zweiten Isolierungsschicht 400 ausgebildet sein. Neben der Gatekontaktstruktur 500 kann die Sourcekontaktstruktur 700 auf der zweiten Isolierungsschicht 400 ausgebildet sein, welche von einem Teil der Gatekontaktstruktur 500 beabstandet sein kann. Auf der Gatekontaktstruktur 500 und der Sourcekontaktstruktur 700 kann eine weitere Passivierungsschicht ausgebildet sein, welche beispielsweise ein oder eine beliebige Kombination eines Imids, eines Nitrids, eines Oxids oder eines Oxynitrids enthalten kann.
  • Die Gatekontaktstruktur 500 kann ein Metall aufweisen. Ebenso kann die Sourcekontaktstruktur 700 ein Metall aufweisen. Die Sourcekontaktstruktur 700 und die Gatekontaktstruktur 500 können strukturierte Teile aus ein und demselben leitfähigen Material sein. Die Sourcekontaktstruktur 700 und die Gatekontaktstruktur 500 können strukturierte Teile ein und derselben Metallschicht sein. In einer oder mehreren Ausführungsformen entspricht ein erster Teil der Metallschicht der Sourcekontaktstruktur 700, und ein zweiter Teil der Metallschicht entspricht der Gatekontaktstruktur 500, wobei die ersten und zweiten Teile getrennte Teile ein und derselben Metallverdrahtungsschicht sind. Die Gatekontaktstruktur 500 und die Sourcekontaktstruktur 700 können separate Teile einer gemeinsamen Metallverdrahtungsschicht oder einer gemeinsamen gestapelten Schicht sein, die zum Beispiel eine lithografische Strukturierung durchlaufen hat. Die Gatekontaktstruktur 500 und die Sourcekontaktstruktur 700 können als eine Metallschichtstruktur ausgebildet sein, die erste bis dritte elektrische Kontaktstrukturen 610, 620 und 630 umfasst. Die Metallschichtstruktur kann als Hauptbestandteil(e) Aluminium Al, Kupfer Cu oder Legierungen von Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu, enthalten. Gemäß einigen anderen Ausführungsformen können die Gatekontaktstruktur 500 und die Sourcekontaktstruktur 700 aus einer, zwei, drei oder mehr Teilschichten bestehen, wobei jede Teilschicht als einen Hauptbestandteil zumindest eines von Nickel Ni, Titan Ti, Silber Ag, Gold Au, Wolfram W, Platin Pt und Palladium Pd enthält. Beispielsweise kann eine Teilschicht ein Metallnitrid oder eine Metalllegierung enthalten, die Ni, Ti, Ag, Au, W, Pt, Pd und/oder Co enthält.
  • Bezug nehmend auf FIG. 3A und 2A kann die Gatewiderstandsstruktur 310 Gatewiderstandselemente 315 umfassen, die zwischen die Gateleitung 510 und die Gateelektrodenschicht 330 der Transistorzellenstruktur 1000 elektrisch parallel gekoppelt sind. Bezug nehmend auf 3A kann ein Anschluss des Gatewiderstandselements 315 durch eine erste elektrische Kontaktstruktur 610 mit der Gateleitung 510 elektrisch verbunden sein, und ein anderer Anschluss des Gatewiderstandselements 315 kann durch eine zweite elektrische Kontaktstruktur 620 mit der Gateelektrodenschicht 330 elektrisch verbunden sein. Die zweite elektrische Kontaktstruktur 620 kann zwei, sich entlang einer vertikalen Richtung z durch die zweite Isolierungsschicht 400 erstreckende elektrische Kontaktelemente 620a und 620b umfassen, welche durch ein Brückenelement 620c auf der zweiten Isolierungsschicht 400 elektrisch im Nebenschluss verbunden sind. Bezug nehmend auf FIG. 3D können dritte elektrische Kontaktstrukturen 630 vorgesehen sein, um die Sourcekontaktstruktur 700 mit den Sourcegebieten 150 der Transistorzellenstruktur 1000 zu verbinden.
  • Die Gateelektrodenschicht 330 kann beispielsweise eine polykristalline Siliziumschicht 300a aufweisen. Die Polysiliziumschicht 300a der Gateelektrodenschicht 330 kann von einer n-Typ-Dotierung sein, und eine Netto-Dotierstoffkonzentration kann zum Beispiel in einem Bereich von 1 × 1019 cm-3 bis 5 × 1020 cm-3 liegen. Die Gateelektrodenschicht 330 kann eine polykristalline Siliziumschicht 300a mit einem Schichtwiderstand kleiner als 50 Ohm/Flächeneinheit aufweisen. Der Schichtwiderstand der polykristallinen Siliziumschicht 300a der Gateelektrodenschicht 330 kann beispielsweise in einem Bereich von 1 Ohm/Flächeneinheit (1 Ω/□) bis 50 Ohm/Flächeneinheit oder in einem Bereich von 5 Ohm/Flächeneinheit bis 20 Ohm/Flächeneinheit oder in einem Bereich von 7 Ohm/Flächeneinheit bis 12 Ohm/Flächeneinheit liegen. Die Gateelektrodenschicht 330 kann eine leitfähige Schicht sein, die mit den jeweiligen Gateelektroden der Transistorzellenstruktur 1000 elektrisch verbunden ist, wobei die Gateelektrode zum Beispiel eine Graben-Gateelektrode oder, wie in 3D dargestellt ist, eine planare Gateelektrode sein kann.
  • Die Gatewiderstandsstruktur 310 kann eine polykristalline Siliziumschicht 300b aufweisen. Die polykristalline Siliziumschicht 300b der Gatewiderstandsstruktur 310 kann von einer p-Typ-Dotierung sein. Die polykristalline Siliziumschicht 300b der Gatewiderstandsstruktur 310 kann auch von einer n-Typ-Dotierung sein. Die Netto-Dotierstoffkonzentration der polykristallinen Siliziumschicht 300b kann zum Beispiel in einem Bereich von 5 × 1017 bis 1 × 1019 cm-3 liegen. Die Gatewiderstandsstruktur 310 kann eine polykristalline Siliziumschicht 300b mit einem Schichtwiderstand von mehr als 10 Ohm/Flächeneinheit oder mehr als 20 Ohm/Flächeneinheit oder mehr als 50 Ohm/Flächeneinheit oder mehr als 100 Ohm/Flächeneinheit oder gar mehr als 150 Ohm/Flächeneinheit aufweisen. Ein Schichtwiderstand der polykristallinen Siliziumschicht 300b kann z.B. in einem Bereich von 10 Ohm/Flächeneinheit bis 200 Ohm / Flächeneinheit oder in einem Bereich von 50 Ohm/Flächeneinheit bis 150 Ohm/Flächeneinheit liegen. Gemäß einigen Ausführungsformen kann der Schichtwiderstand der Gatewiderstandsstruktur 310 größer als der Schichtwiderstand der Gateelektrodenschicht 330 sein.
  • Die Gatewiderstandsstruktur 310 und die Gateelektrodenschicht 330 können separate Teile ein und derselben Polysiliziumschicht 300 sein, die zum Beispiel eine lithografische Strukturierung durchlaufen hat. In diesem Fall kann die Polysiliziumschicht 300 in die polykristalline Siliziumschicht 300a und in die polykristalline Siliziumschicht 300b strukturiert sein. Ein spezifischer Widerstand der polykristallinen Schichten 300a, 300b kann sich voneinander unterscheiden, zum Beispiel indem mit verschiedenen Dotierstoffkonzentrationen dotiert wird oder indem mit Dotierstoffen eines unterschiedlichen Leitfähigkeitstyps dotiert wird. In einigen Ausführungsformen kann die polykristalline Siliziumschicht 300 anfangs eine geringe Dotierstoffkonzentration aufweisen und kann dann zum Beispiel zum Einstellen verschiedener Dotierstoffkonzentrationen des gleichen Leitfähigkeitstyps dotiert werden. Die polykristalline Siliziumschicht 300 kann auch eine polykristalline Siliziumschicht mit einer anfangs eingestellten hohen Dotierstoffkonzentration, z.B. durch eine in-situ-Dotierung eingestellt, sein, die gleich der Netto-Dotierstoffkonzentration der Gateelektrodenschicht 330 ist, wobei der Teil der strukturierten Polysiliziumschicht 300, der die Gatewiderstandsstruktur 310 bildet, eine geringere Netto-Dotierstoffkonzentration aufweisen kann, die durch Gegendotieren mit Dotierstoffen eines entgegengesetzten Leitfähigkeitstyps eingestellt wurde. In einigen anderen Ausführungsformen können die Gatewiderstandsstruktur 310 und die Gateelektrodenschicht 330 mittels verschiedener Abscheidungsprozesse gebildet werden. In diesem Fall kann das polykristalline Silizium mit einer vorbestimmten in-situ-Netto-Dotierstoffkonzentration abgeschieden werden, die einen vorbestimmten Schichtwiderstand der jeweiligen Schichten zur Folge hat.
  • Bezug nehmend auf 2A und 3A kann die Gatewiderstandsstruktur 310 mit dem zumindest einen Gatewiderstandselement 315 zwischen die Gateleitungen 510 und die Gateelektrodenschicht 330 gekoppelt sein. Bezug nehmend auf eine andere, in 2B und 3B veranschaulichte Ausführungsform kann die Gatewiderstandsstruktur 310 auch zwischen das Gatepad 520 und die Gateleitung 510 gekoppelt sein. Die Dicke der polykristallinen Siliziumschicht 300b der Gatewiderstandsstruktur 310 kann zum Beispiel in einem Bereich von 200 nm bis 1000 nm oder in einem Bereich von 400 bis 800 nm liegen. In einer oder mehreren Ausführungsformen kann der Schichtwiderstand der Gatewiderstandsstruktur 310 zumindest zweimal größer oder zumindest fünfmal größer oder zumindest zehnmal größer als der Schichtwiderstand der Gateelektrodenschicht 330 sein. Die polykristalline Siliziumschicht 300b der Gatewiderstandsstruktur 310 kann auch in einem Bereich von 1 × 1018 bis 1 × 1020 cm-3 oder in einem Bereich 1 × 1019 bis 1 × 1020 cm-3 oder in einem Bereich von 2 × 1019 bis 6 × 1019 cm-3 p-dotiert sein. Somit kann die polykristalline Siliziumschicht 300b der Gatewiderstandsstruktur 310 von einem entgegengesetzten Leitfähigkeitstyp zu der polykristallinen Schicht 300a der Gateelektrodenschicht 330 sein. In Kombination mit einer vergrabenen p-dotierten Abschirmschicht kann die polykristalline Siliziumschicht 300b der Gatewiderstandsstruktur 310 mit einer p+-Dotierung ermöglichen, zum Beispiel Back-Gate-Effekten zu widerstehen.
  • Bezug nehmend auf 2B kann ein Einstellen eines Schichtwiderstands der polykristallinen Siliziumschicht 300b der Gatewiderstandsstruktur 310 größer als 10 Ohm/Flächeneinheit ermöglichen, ein Aspektverhältnis einer Länge L zu einer Breite W der Gatewiderstandsstruktur 310, die in einem überlappenden Gebiet zwischen dem Gatepad 520 und dem Halbleiterkörper 100 gelegen ist, kleiner als 1 einzustellen. Falls ein integrierter Widerstand zwischen dem Gatepad 520 und der Gateleitung 510 auf einen größeren Wert als 40 Ohm eingestellt ist, kann somit das Aspektverhältnis L/W größer als 40 Ohm/Flächeneinheit gewählt werden. Als Folge kann die Breite W der ersten elektrischen Kontaktstruktur 610 bei einem vorteilhaften größeren Wert eingestellt werden, wenn die Abmessungen des Gatepads 520 in der Größe reduziert werden. Somit wird eine Integration eines Widerstands zwischen dem Gatepad 520 und der Gateleitung 510 mit größeren Widerstandswerten zusammen mit einem skalierbaren Aspektverhältnis W/L verfügbar gemacht, um Kontaktstreifen mit größerer Breite W zu wählen, als verfügbar sind, indem eine Gatewiderstandsstruktur 310 mit dem gleichen Schichtwiderstand wie die Gateelektrodenschicht 330 verwendet wird. Bezug nehmend auf 2B und 3B ist ein Anschluss der Gatewiderstandsstruktur 310 durch eine vierte elektrische Kontaktstruktur 640 mit dem Gatepad 520 elektrisch verbunden, und ein anderer Anschluss der Gatewiderstandsstruktur 310 ist durch eine fünfte elektrische Kontaktstruktur 650 mit der Gateleitung 510 elektrisch verbunden.
  • Um einen Schottky-Kontakt zwischen der Gatewiderstandsstruktur 310 und dem Gatepad 520 oder der Gateleitung 510 zu vermeiden, können die ersten, zweiten, vierten und fünften elektrischen Kontaktstrukturen 610, 620, 640 und 650 mittels einer gestapelten Schichtstruktur aus einer p++-Unterschicht, die mit der Gatewiderstandsstruktur 310 in Kontakt steht, einer vergrabenen Silizidschicht aus TiSi, die mit der p++-Unterschicht in Kontakt steht, und einer n++-polykristallinen Siliziumschicht ausgebildet sein, die mit der vergrabenen Silizidschicht in Kontakt steht und auf ihrer oberen Seite mit dem Gatepad 520 oder der Gateleitung 510 in Kontakt steht.
  • In Bezug auf die kontaktierende Struktur der vierten und fünften elektrischen Kontaktstruktur 640, 650 mit Polysiliziumstecker bzw. -stöpsel (oder W-Stecker bzw. W-Stöpsel) in der polykristallinen Siliziumschicht 300b kann das vergrabene (p+) Gebiet zusammen mit dem vergrabenen Silizid (TiSi), das unter den Polysiliziumsteckern (oder W-Steckern) angrenzt, zum Kontaktieren der vergrabenen (p+-) Kontaktimplantationszone sowie der (p+)-dotierten Widerstandszone genutzt werden. Im Fall der (n+)-polykristallinen Siliziumstecker können die vertikalen (n+)-Silizid-(vergrabenen p+-) Grenzflächengebiete als ein Elektron-Loch-Wandler fungieren. Wenn gewünscht ist, dass eine Gatewiderstandsstruktur 310 absolute Widerstandswerte größer als 50 Ohm aufweist, kann somit das Vorsehen einer Gatewiderstandsstruktur 310 mit einem hohen Schichtwiderstand leichter unter dem Gatepad 520 integriert werden, und eine Kontaktbreite der Gatewiderstandsstruktur 310, die durch die vierte und fünfte elektrische Kontaktstruktur 640, 650 vorgesehen ist, kann verbessert werden.
  • 2C und 3C stellen eine Halbleitervorrichtung 10 gemäß einer weiteren Ausführungsform dar. Bezug nehmend auf 2C umfasst eine Gateverbindungsstruktur 320 Gateverbindungselemente 325, die von der Gateelektrodenschicht 330 aus vorstehen und parallel mit der Gateleitung 510 elektrisch gekoppelt sind. Bezug nehmend auf 2C und 3C sind die Gateverbindungsstruktur 320 und die Gateelektrodenschicht 330 mittels einer gemeinsamen Elektrodenschicht aus polykristallinem Silizium integral ausgebildet. Somit wird die Gateelektrodenschicht 330 gleichzeitig mit den Gateverbindungselementen 325 gebildet und kann Teil einer polykristallinen Siliziumschicht 300 sein. In einer oder mehreren Ausführungsformen können die Gateverbindungselemente 325 als Kammsegmente ausgebildet sein, die von der Gateelektrodenschicht 330 in einer lateralen Ebene vorstehen. Weitere, in 2C und 3C veranschaulichte Merkmale sind entsprechenden Merkmalen der in 2A und 3A veranschaulichten Strukturen ähnlich.
  • 3D ist eine schematische Querschnittsansicht eines Bereichs einer Halbleitervorrichtung 10, genommen entlang der Schnittebene C-C" von 2C. Bezug nehmend auf 2C veranschaulicht der Teil der Halbleitervorrichtung 10, der entlang der Schnittebene C-C" genommen ist, die Transistorstruktur 1000 der Halbleitervorrichtung 10. Die Transistorstruktur 1000 umfasst Transistorzellen 1100, die in einem überlappenden Gebiet zwischen der Sourcekontaktstruktur 700 und dem Halbleiterkörper 100 angeordnet sind. Jede der Transistorzellen 1100 weist eine Gateelektrodenschicht 330 auf, die auf der ersten Isolierungsschicht 200 ausgebildet ist, die eine Gatedielektrikumschicht 220 bildet, wobei die Sourcegebiete 150 mit der ersten Oberfläche 101 des Halbleiterkörpers 100 in Kontakt stehen und sich in den Halbleiterkörper 100 erstrecken, und Bodygebiete 160, in denen die Sourcegebiete 150 eingebettet sind. Die Sourcegebiete 150 sind vom ersten Leitfähigkeitstyp, und die Bodygebiete 160 sind vom zweiten Leitfähigkeitstyp. Überdies ist das Draingebiet 110 des ersten Leitfähigkeitstyps an der zweiten Oberfläche 102 des Halbleiterkörpers 100 angeordnet. Das Driftgebiet 120 ist zwischen dem Draingebiet 110 und den Bodygebieten 160 ausgebildet und von einem ersten Leitfähigkeitstyp. Im Fall einer Superjunction-Vorrichtung können Halbleitergebiete des ersten Leitfähigkeitstyps und des zweiten Leitfähigkeitstyps abwechselnd entlang einer lateralen Richtung angeordnet und zwischen dem Draingebiet 110 und den Bodygebieten 160 angeordnet sein. Die Sourcegebiete des ersten Leitfähigkeitstyps können als Driftgebiete fungieren, und die Halbleitergebiete des zweiten Leitfähigkeitstyps können zum Beispiel als Ladungskompensationsgebiete dienen.
  • 4 ist eine schematische Draufsicht eines Bereichs der Halbleitervorrichtung 10 gemäß einer anderen Ausführungsform. Bezug nehmend auf 4 umfasst die Gatekontaktstruktur 500 die Gateleitung 510 und das Gatepad 520. Das Gatepad 520 und die Gateleitung 510 können aus einem Metall bestehen. Die Sourcekontaktstruktur 700, die Gatekontaktstruktur 500 mit der Gateleitung 510 und dem Gatepad 520 sowie eine Drainleitung 800 können beispielsweise als separate Teile ein und derselben strukturierten Metallverdrahtungsschicht oder eines Metallverdrahtungsschichtstapels ausgebildet sein.
  • Die Gateleitung 510 kann eine sogenannte Gate-Runner-Struktur an einem Randbereich der Halbleitervorrichtung 10 sein. Die Gateleitung 510 kann jedoch auch eine innerhalb eines Transistorzellenarrays der Halbleitervorrichtung 10 angeordnete Gate-Finger-Struktur sein. In einer oder mehreren Ausführungsformen kann die Gateleitung 510 zumindest teilweise die Sourcekontaktstruktur 700 innerhalb der lateralen Ebene umgeben. Ein Spalt G kann in einem Randabschlussgebiet 900, wie zum Beispiel in 6A und 6B ersehen werden kann, ausgebildet sein. Das Randabschlussgebiet 900 kann eine Hochspannungs-Randabschlussstruktur aufweisen.
  • Im Folgenden wird eine Anzahl von Ausführungsformen von Gatewiderstandsstrukturen 310 (siehe 5A und 5B) und von Gateverbindungsstrukturen 320 (siehe 5C und 5D) beschrieben. Die jeweiligen detaillierten Bereiche, die in 5A bis 5D veranschaulicht sind, können beispielsweise wie in 4 gezeigt bei Bereichen A, B oder C gelegen sein.
  • Bezug nehmend auf FIG. 5A und 6A kann die Gatewiderstandsstruktur 310 mit dem Gatewiderstandselement 315 über die ersten und zweiten elektrischen Kontaktstrukturen 610, 620 zwischen die Gateleitung 510 oder den Gatering und die Gateelektrodenschicht 330 elektrisch gekoppelt sein. Die erste elektrische Kontaktstruktur 610 kann beispielsweise als ein polykristalliner Siliziumstecker oder ein Metallkontakt ausgebildet sein. Die zweite elektrische Kontaktstruktur 620 umfasst zwei elektrische Kontaktelemente 620a, 620b, welche durch das Brückenelement 620c elektrisch im Nebenschluss verbunden sind. Das Brückenelement 620c, die Sourcekontaktstruktur 700 und die Gateleitung 510 der Gatekontaktstruktur 500 können separate Teile ein und derselben Metallverdrahtungsschicht sein.
  • Falls das Brückenelement 620c, die Gateleitung 510 und die Sourcekontaktstruktur 700 als separate Teile ein und derselben Verdrahtungsschicht, zum Beispiel durch einen Metallätzprozess, gebildet werden, kann die Dicke der Metallverdrahtungsschicht, die die Gateleitung 510, das Brückenelement 620c und die Sourcekontaktstruktur 700 bildet, kleiner als 2 µm eingestellt werden, um einen Spalt zwischen dem Brückenelement 620c und der Gateleitung 510 von beispielsweise zumindest 1 µm vorzusehen.
  • Falls eine Metallverdrahtungsschicht, die die Gateleitung 510, das Brückenelement 620c und die Sourcekontaktstruktur 700 bildet, mit einer Dicke größer als 5 µm verwendet wird, können jeweilige Spalte von zumindest 1 µm vorgesehen werden, wenn ein anisotroper Plasmaätzprozess zum Strukturieren der Metallverdrahtungsschicht genutzt wird. Die elektrischen Kontaktelemente 620a und 620b können beispielsweise als polykristalline Siliziumstecker oder Metallkontakte ausgebildet werden. Eine Distanz von einem Rand der Gateelektrodenschicht 330 zu den Gateströme verteilenden Zellen 910 kann auf mehr als 10 µm eingestellt werden, wodurch ermöglicht wird, dass sich der Gatestrom homogen über das aktive Gebiet der Gateelektrodenschicht 330 verteilt. Die Gateströme verteilenden Zellen 910 umfassen dritte elektrische Kontaktstrukturen 630 zwischen den Sourcekontaktstrukturen 700 und einem Wannengebiet 920, wie aus 6A ersehen werden kann. Wie ferner aus 5A ersehen werden kann, sind die dritten elektrischen Kontaktstrukturen 630 zum Verbinden der Sourcekontaktstrukturen 700 mit den Sourcegebieten 150 als unterbrochene Streifen ausgebildet, die sich parallel entlang einer ersten lateralen Richtung x erstrecken, entlang welcher die Gateleitung 510 bei dem jeweiligen Bereich verläuft, wohingegen die Gateströme verteilenden Zellen 910 als longitudinal ausgedehnte dritte elektrische Kontaktstrukturen 630 angeordnet sind, die senkrecht zu der ersten lateralen Richtung x angeordnet sind. Bezug nehmend auf FIG. 5A und 5B können ein Randbereich der Gatewiderstandsstruktur 310 und ein Randbereich der Gateelektrodenschicht 330 entlang einer gleichen Linie parallel zu einer Gateleitung 510 angeordnet sein. Der Randbereich der Gatewiderstandsstruktur 310 und der Randbereich der Gateelektrodenschicht 330 können folglich entlang einer gleichen Linie parallel entlang der ersten lateralen Richtung x angeordnet sein, entlang welcher die Gateleitung 510 bei dem jeweiligen Bereich verläuft. Der Randbereich der Gatewiderstandsstruktur 310 und der Randbereich der Gateelektrodenschicht 330 können in einem überlappenden Gebiet zwischen der Gateleitung 510 und dem Halbleiterkörper 100 gelegen sein. Der Randbereich der Gatewiderstandsstruktur 310 und der Randbereich der Gateelektrodenschicht 330 können Teil des Randabschlussgebiets 900 sein.
  • Wie man aus 6A ersehen kann, erstrecken sich die dritten elektrischen Kontaktstrukturen 630 entlang der vertikalen Richtung z durch die zweite Isolierungsschicht 400 und die Gateelektrode 330, welche von der Polysiliziumschicht 300 gebildet wird, und durch die Gatedielektrikumschicht 220 der ersten Isolierungsschicht 200 in den Halbleiterkörper 100, wodurch die Sourcekontaktstruktur 700 mit den Sourcegebieten 150 elektrisch verbunden wird. Um einen Kurzschluss zwischen den dritten elektrischen Kontaktstrukturen 630 und der Gateelektrode 330 zu verhindern, sind ferner durch die Gateelektrode 330 verlaufende Kontaktlöcher durch eine dielektrische Auskleidungsschicht 410 isoliert.
  • Die dritten elektrischen Kontaktstrukturen 630 der Gateströme verteilenden Zellen 910 erstrecken sich durch die zweite Isolierungsschicht 400, die Gateelektrode 330, die an die dielektrische Auskleidungsschicht 410 zum Isolieren der dritten elektrischen Kontaktstruktur 630 von der Gateelektrode 330 grenzt, und durch die erste Isolierungsschicht 200 in den Halbleiterkörper 100, wodurch die Sourcekontaktstruktur 700 mit dem Wannengebiet 920 eines zweiten Leitfähigkeitstyps kontaktiert wird. Die Leitfähigkeitstypen der Sourcegebiete 150, Bodygebiete 160 oder weiterer Strukturen der Transistorzellen 1100 können wie oben unter Bezugnahme auf 3D beschrieben vorliegen.
  • Wie ferner aus 6A ersehen werden kann, sind die Gatewiderstandsstruktur 310 und die Gateelektrodenschicht 330 auf der Felddielektrikumschicht 210 innerhalb des Randabschlussgebiets 900 der Halbleitervorrichtung 10 ausgebildet. Mit anderen Worten ist die erste Isolierungsschicht 200 als ein Gatedielektrikum 220 innerhalb des aktiven Gebiets der Transistorstruktur 1000 ausgebildet, wohingegen die erste Isolierungsschicht 200 als eine Felddielektrikumschicht 210 innerhalb des Randabschlussgebiets 900 ausgebildet ist. Darüber hinaus können Halbleitergebiete 1010 des ersten Leitfähigkeitstyps, zum Beispiel Säulen oder Streifen, und Halbleitergebiete 1020 des zweiten Leitfähigkeitstyps unterhalb der obersten Zellenstruktur aktiver Transistoren der Transistorstruktur 1000 implementiert sein. Außerdem können Halbleitergebiete 930 des ersten Leitfähigkeitstyps und Halbleitergebiete 940 des zweiten Leitfähigkeitstyps unterhalb des Wannengebiets 920 des Randabschlussgebiets 900 implementiert sein.
  • Wie aus 6A weiter ersehen werden kann, ist die Drainleitung 800 mit einer Drainverbindungssäule 820 innerhalb des Halbleiterkrörpers 100 mittels einer sechsten elektrischen Kontaktstruktur 810 verbunden, welche sich vertikal durch die zweite Isolierungsschicht 400, die Polysiliziumschicht 300 und die erste Isolierungsschicht 200 in den Halbleiterkörper 100 erstreckt. Die Drainverbindungssäule 820 ist von einem ersten Leitfähigkeitstyp und erstreckt sich von der ersten Oberfläche 101 in den Halbleiterkörper 100, um das Draingebiet 110 auf der zweiten Oberfläche 102 mit der Drainleitung 800 elektrisch zu koppeln, die über der ersten Oberfläche 101 des Halbleiterkörpers 100 ausgebildet ist.
  • 5B veranschaulicht eine andere Ausführungsform einer Halbleitervorrichtung 10 mit einer Gatewiderstandsstruktur 310. Wie aus 5B ersehen werden kann, kann zumindest ein Teil der zweiten elektrischen Kontaktstruktur 620 innerhalb einer lateralen Ausnehmung 515 der Gateleitung 510 gelegen sein. Indem das Brückenelement 620c der zweiten elektrischen Kontaktstruktur 620 zumindest teilweise innerhalb der lateralen Ausnehmung 515 der Gateleitung 510 vorgesehen wird, kann die Distanz des Brückenelements 620c zu der Gateleitung 510 und den Sourcekontaktstrukturen 700 auf eine größere Dimension als zum Beispiel 10 µm vergrößert werden. Folglich kann eine Metallverdrahtungsschicht oder ein Schichtstapel, der die Gateleitung 510 nach einem Strukturieren, das Brückenelement 620 und die Sourcekontaktstruktur 700 mit einer Dicke größer als 2,5 µm bildet, beispielsweise mit einem Metall-Nassätzprozess anstelle eines anisotropen Ätzens mit einem Plasmaätzprozess strukturiert werden.
  • Um das Brückenelement 620c mit der Gateelektrodenschicht 330 über das Kontaktelement 620b zu kontaktieren, kann sich die Gateelektrodenschicht 330 in die laterale Ausnehmung 515 der Gateleitung 510 erstrecken. Die laterale Ausnehmung 515 soll als ein ausgeschnittener Bereich der Gateleitung 510 an einer Seite der Gateleitung 510 verstanden werden, der der Transistorzellenstruktur 1000 zugewandt ist. Die laterale Ausnehmung 515 kann beispielsweise eine Form eines Rechtecks aufweisen, wobei die Abmessung des Rechtecks entlang der ersten lateralen Richtung x, entlang der die Gateleitung 510 bei dem jeweiligen Bereich ausgedehnt ist, größer als die Abmessung senkrecht zu der ersten lateralen Richtung x sein kann. Indem das Gatewiderstandselement 315 in einer Richtung parallel zu der ersten Richtung x vorgesehen wird, kann folglich das Aspektverhältnis L/W des Gatewiderstandselements 315 größer als 1 eingestellt sein oder kann größer als 2 sein oder kann größer als 3 sein oder kann größer als 4 sein oder kann sogar größer als 5 sein. Durch Abstimmen der Länge L und der Breite W des Gatewiderstandselements 315 kann der Widerstandswert in einer flexiblen Art und Weise eingestellt werden.
  • 5C und 6B veranschaulichen eine Ausführungsform einer Halbleitervorrichtung 10 mit einer Gateverbindungsstruktur 320. Details einiger Merkmale, die in FIG. 5C und in der Querschnittsansicht in 6B veranschaulicht sind, wurden unter Bezugnahme auf 5A und 6A schon beschrieben, so dass im Folgenden nur zusätzliche Details weiter beschrieben werden. Das Gateverbindungselement 325 kann von der Gateelektrodenschicht 330 aus in Richtung der Gateleitung 510 vorstehen und kann über die erste elektrische Kontaktstruktur 610 mit der Gateleitung 510 elektrisch gekoppelt sein. Das Gateverbindungselement 325 kann mit der Gateelektrodenschicht 330 integral ausgebildet sein und kann somit den gleichen elektrischen Schichtwiderstand aufweisen. Durch Abstimmen der Länge L und der Breite W des Gateverbindungselements 325 kann der Widerstandswert des Gateverbindungselements 325 in einer flexiblen Art und Weise eingestellt werden. Nimmt man einen Schichtwiderstand der Gateelektrodenschicht 330 und des Gateverbindungselements 325 von 10 Ohm/Flächeneinheit, führt ein Aspektverhältnis L/W von 4 zum Beispiel zu einem elektrischen Widerstand von 40 Ohm. Gemäß einer Ausführungsform ist der minimale Widerstand der Gateverbindungselemente 325 größer als 40 Ohm.
  • 5D veranschaulicht eine weitere Ausführungsform der Halbleitervorrichtung 10 mit einem Gateverbindungselement 325, das in einer unterschiedlichen Geometrie wie das Gateverbindungselement 325 von 5C angeordnet ist. Wie man aus 5D ersehen kann, ist die Gateelektrodenschicht 330 in einem überlappenden Gebiet zwischen der Gateleitung 510 und dem Halbleiterkörper 100 ausgedehnt, wobei das Gateverbindungselement 325 von der Gateelektrodenschicht 330 aus in einer Richtung parallel zu der Gateleitung 510 vorsteht. Durch Vorsehen der in 5D veranschaulichten Struktur kann das Aspektverhältnis L/W erhöht werden, so dass größere Widerstandswerte aufgrund des erhöhten Aspektverhältnisses L/W erzielt werden können. Ein Einstellen eines Schichtwiderstands der Gateelektrodenschicht 330 und des Gateverbindungselements 325 von 10 Ohm/Flächeneinheit und eines Aspektverhältnisses L/W von mehr als 4 kann Widerstandswerte von mehr als 40 Ohm ermöglichen. Indem man das Gateverbindungselement 325 in einer Richtung parallel zu der ersten Richtung x oder parallel zu der Gateleitung 510 anordnet, kann folglich das Aspektverhältnis L/W des Gateverbindungselements 325 größer als 2 sein, oder kann größer als 3 sein oder kann größer als 4 sein oder kann größer als 5 sein oder kann größer als 6 sein oder kann größer als 7 sein oder kann größer als 8 sein oder kann größer als 9 sein oder kann größer als 10 sein. Durch Abstimmen der Länge L und der Breite W des Gateverbindungselements 325 kann der Widerstandswert in einer flexiblen Art und Weise eingestellt werden.
  • Bezug nehmend auf FIG. 5C und 5D können ein Randbereich der Gateverbindungsstruktur 320 und ein Randbereich der Gateelektrodenschicht 330 entlang einer gleichen Linie parallel zur Gateleitung 510 angeordnet sein. Der Randbereich der Gateverbindungsstruktur 320 und der Randbereich der Gateelektrodenschicht 330 können somit entlang einer gleichen Linie parallel entlang der ersten lateralen Richtung x angeordnet sein, entlang welcher sich die Gateleitung 510 bei dem jeweiligen Bereich erstreckt. Der Randbereich der Gateverbindungsstruktur 320 und der Randbereich der Gateelektrodenschicht 330 können in einem überlappenden Gebiet zwischen der Gateleitung 510 und dem Halbleiter 100 gelegen sein. Der Randbereich der Gateverbindungsstruktur 320 und der Randbereich der Gateelektrodenschicht 330 können Teil des Randabschlussgebiets 900 sein.
  • Wie oben erwähnt wurde, können die in 5A bis 5D veranschaulichten Ausführungsformen bei Bereichen A, B oder C der in 4 veranschaulichten Metallverdrahtungsstruktur vorgesehen sein. Da der Widerstandswert eines Gatewiderstandselement 315 oder eines Gateverbindungselements 325 durch Abstimmen der Länge L und der Breite W des jeweiligen Elements lokal eingestellt werden kann, können bei Bereichen A, B oder C von 4 verschiedene Widerstandswerte des Gatewiderstandselements 315 oder des Gateverbindungselements 325 vorgesehen werden. Dieses Abstimmen der Widerstandswerte der Gatewiderstandselemente 315 oder der Gateverbindungselemente 325 bietet den Vorteil, dass der Widerstand der elektrischen Leitungsbahn der Gateleitung 510 vom Gatepad 520 zu Verbindungsknoten jeweiliger Gatewiderstandselemente 315 oder von Verbindungsknoten von Gatewiderstandselementen 325 zu der Gateelektrodenschicht 330 kompensiert wird. Dies ermöglicht eine Definition von Schaltverzögerungsdauern verschiedener Transistorzellenzonen 335. Daher kann die Gateelektrodenschicht 330 dieser Transistorzonen der Transistorzellenstruktur 1000 durch Isolierungszonen 336 elektrisch isoliert sein. Eine beispielhafte Ausführungsform einer Halbleitervorrichtung 10 mit einer Gateelektrodenschicht 330, unterteilt in verschiedene Transistorzellenzonen 335, ist in 7 dargestellt. Bereiche A, B oder C von FIG. 4 können einen Verbindungsknoten mit einem Gatewiderstandselement 315 oder einem Gateverbindungselement 325 repräsentieren, die in 7 als ein Widerstand angegeben sind.
  • Gemäß der Ausführungsform von 7 ist eine silizidierte polykristalline Silizium-Gatestruktur mit einem niedrigen Flächenwiderstand vorgesehen. Im Fall einer großen Breite der verschiedenen Gateleitungen aus polykristallinem Silizium sind auch standardmäßige nicht-silizidierte Leitungen möglich. Gemäß FIG. 7 können die Transistorzellenzonen 335 eine Streifentopologie aufweisen. Dies ermöglicht ein Schalten zweckbestimmter Transistorzellenzonen 335 der Halbleitervorrichtung 10 mit verschiedenen Anstiegs- und Abfallzeiten verglichen mit anderen Transistorzellenzonen 335. Eine Anforderung für ein effizientes Schalten besteht darin, dass der Widerstand jeder Leitung viel kleiner als der Widerstand des Gatewiderstandselements 315 oder des Gateverbindungselements 325 ist.
  • Um die verschiedenen Leitungsbahnwiderstände der Gateleitung 510 vom Gatepad 520 zu den jeweiligen Gatewiderstandselementen 315 zu kompensieren, kann ein elektrischer Widerstand der Gatewiderstandselemente 315 mit zunehmendem elektrischem Widerstand der Gateleitung 510 von dem Gatepad 520 zu den Gatewiderstandselementen 315 jeweils abnehmen. In gleicher Weise kann ein elektrischer Widerstand der Gateverbindungselemente 325 mit zunehmendem elektrischem Widerstand der Gateleitung 510 von dem Gatepad 520 zu den Gateverbindungselementen 325 jeweils abnehmen.
  • Eine Differenz zwischen elektrischen Widerstandswerten von zwei benachbarten Gatewiderstandselementen 315 oder zwei benachbarten Gateverbindungselementen 325 kann gleich dem Widerstandswert eines Teils der Gateleitung 510 sein, der die zwei benachbarten Gatewiderstandselemente 315 oder die zwei benachbarten Gateverbindungselemente 325 verbindet. Diese Differenz des elektrischen Widerstandswertes kann auch von dem Widerstandswert eines Teils der Gateleitung 510, der die zwei benachbarten Gatewiderstandselemente 315 oder die zwei benachbarten Gateverbindungselemente 325 verbindet, beispielsweise um 5 Ohm oder um 3 Ohm oder um 1 Ohm oder um 0,5 Ohm oder um 0,1 Ohm abweichen.
  • Je länger die elektrische Leitungsbahn von dem Gatepad 520 zu einem jeweiligen Gatewiderstandselement 315 oder Gateverbindungselement 325 ist, desto kleiner ist somit der Widerstandswert eines jeweiligen Gatewiderstandselements 315 oder Gateverbindungselements 325. Aufgrund der Kompensation des elektrischen Widerstands der Gateleitung 510 durch die Gateverbindungselemente 325 oder Gatewiderstandselemente 315 sind die Gesamtwiderstandswerte von dem Gatepad 520 zu jeweiligen Knoten der Gateelektrodenschicht 330, die mit jeweiligen Gatewiderstandselementen 315 oder mit Gateverbindungselementen 325 elektrisch gekoppelt sind, einander gleich oder unterscheiden sich in einem Widerstandswert um höchstens 5 Ohm oder höchstens 3 Ohm oder höchstens 1 Ohm oder höchstens 0,5 Ohm.
  • 8A und 8B sind schematische Flussdiagramme, um ein Verfahren 2000 bzw. ein Verfahren 3000 zum Herstellen einer Halbleitervorrichtung zu veranschaulichen.
  • Man versteht, dass, obgleich Verfahren 2000 oder Verfahren 3000 als eine Folge von Vorgängen oder Ereignissen veranschaulicht und beschrieben sind, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkten Sinn interpretiert werden soll. Beispielsweise können einige Vorgänge in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen stattfinden, die hierin veranschaulicht und/oder beschrieben sind. Außerdem können nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu implementieren. Ein oder mehrere der hierin dargestellten Vorgänge können in einem oder mehreren Vorgängen und/oder Phasen ausgeführt werden.
  • Ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 2000 zum Herstellen einer Halbleitervorrichtung ist in 8A dargestellt.
  • Prozessmerkmale S100 umfassen ein Ausbilden einer Transistorzellenstruktur in einem Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche.
  • Prozessmerkmal S110 umfasst ein Ausbilden einer Gatekontaktstruktur mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und einem Gatepad, das mit der Gateleitung elektrisch gekoppelt ist.
  • Prozessmerkmal S120 umfasst ein Ausbilden einer Gatewiderstandsstruktur, die zwischen das Gatepad und die Gateelektrodenschicht elektrisch gekoppelt ist, wobei ein elektrischer spezifischer Widerstand der Gatewiderstandsstruktur größer als der elektrische spezifische Widerstand der Gateelektrodenschicht ist.
  • Ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 3000 zum Herstellen einer Halbleitervorrichtung ist in 8B dargestellt.
  • Prozessmerkmal S200 umfasst ein Ausbilden einer Transistorzellenstruktur in dem Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche.
  • Prozessmerkmal S210 umfasst ein Ausbilden einer Gatekontaktstruktur mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und einem Gatepad, das mit der Gateleitung elektrisch gekoppelt ist.
  • Prozessmerkmal S220 umfasst ein Ausbilden einer Gateverbindungsstruktur mit Gateverbindungselementen, die von der Gateelektrodenschicht aus vorstehen und parallel mit der Gateleitung elektrisch gekoppelt sind, wobei der minimale Widerstand der Gateverbindungselemente größer als 40 Ohm ist.
  • Gemäß den oben beschriebenen Ausführungsformen kann ein gemeinsam genutztes Gatewiderstandsnetzwerk aus polykristallinem Silizium verwendet werden. Das Netzwerk aus gemeinsam genutzten Widerständen von Gatewiderstandselementen 315 oder Gateverbindungselementen 325 kann um ein Hochspannungs-Randabschlussgebiet eines Leistungstransistors oder IGBT herum aufgeteilt sein. Diese aufgeteilten Widerstände können sehr genau definiert werden, um eine bessere Steuerung des integrierten Gatewiderstandsnetzwerks zu haben. Die gemeinsam genutzte Gatewiderstandsstruktur 310 oder Gateverbindungsstruktur 320 kann aufgebaut werden, indem ein Gate aus polykristallinem Silizium oder eine polykristalline Siliziumschicht für Vorrichtungen zum Schutz gegen elektrostatische Entladung verwendet wird, welche innerhalb eines Hochspannungs-Randabschlussgebiets integriert ist. Für sehr große Chipflächen wird ein homogeneres Signalverhalten verglichen mit großen Chiplayouts mit Gatefingern erzielt.
  • Obwohl spezifische Ausführungsformen hierin veranschaulicht und beschrieben worden sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Halbleitervorrichtung, umfassend: einen Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, eine Transistorzellenstruktur in dem Halbleiterkörper, eine Gatekontaktstruktur mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und ein Gatepad, das mit der Gateleitung elektrisch gekoppelt ist, und eine Gatewiderstandsstruktur, die zwischen das Gatepad und die Gateelektrodenschicht elektrisch gekoppelt ist, wobei ein elektrischer spezifischer Widerstand der Gatewiderstandsstruktur größer als der elektrische spezifische Widerstand der Gateelektrodenschicht ist.
  2. Halbleitervorrichtung nach Anspruch 1, ferner umfassend eine Sourcekontaktstruktur, die die Transistorzellenstruktur überlappt, wobei die Sourcekontaktstruktur mit Sourcegebieten der Transistorzellenstruktur elektrisch verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die Gateleitung die Sourcekontaktstruktur zumindest teilweise umgibt.
  4. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Gatewiderstandsstruktur zwischen das Gatepad und die Gateleitung elektrisch gekoppelt ist.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Gatewiderstandsstruktur zwischen die Gateleitung und die Gateelektrodenschicht elektrisch gekoppelt ist.
  6. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Randbereich der Gatewiderstandsstruktur und ein Randbereich der Gateelektrodenschicht entlang einer gleichen Linie parallel zur Gateleitung angeordnet sind.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Gatewiderstandsstruktur eine polykristalline Siliziumschicht mit einem Schichtwiderstand höher als 10 Ohm/Flächeneinheit aufweist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Sourcekontaktstruktur und die Gatekontaktstruktur strukturierte Teile ein und derselben Metallverdrahtungsschicht sind.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine erste Isolierungsschicht auf der ersten Oberfläche des Halbleiterkörpers, wobei die Gatewiderstandsstruktur und die Gateelektrodenschicht an die erste Isolierungsschicht grenzen.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner umfassend eine zweite Isolierungsschicht auf der Gatewiderstandsstruktur und der Gateelektrodenschicht, wobei die Gatekontaktstruktur auf der zweiten Isolierungsschicht ausgebildet ist.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Gatewiderstandsstruktur Gatewiderstandselemente umfasst, die parallel zwischen die Gateleitung und Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt sind.
  12. Halbleitervorrichtung nach Anspruch 11, wobei ein elektrischer Widerstand der Gatewiderstandselemente mit einem zunehmenden elektrischen Widerstand der Gateleitung vom Gatepad zu den Gatewiderstandselementen jeweils abnimmt.
  13. Halbleitervorrichtung nach Anspruch 11 oder 12, wobei ein Anschluss des Gatewiderstandselements durch eine erste elektrische Kontaktstruktur mit der Gateleitung elektrisch verbunden ist und ein anderer Anschluss des Gatewiderstandselements durch eine zweite elektrische Kontaktstruktur mit der Gateelektrodenschicht elektrisch verbunden ist.
  14. Halbleitervorrichtung nach Anspruch 13, wobei die zweite elektrische Kontaktstruktur zwei elektrische Kontaktelemente umfasst, die durch ein Brückenelement elektrisch im Nebenschluss verbunden sind.
  15. Halbleitervorrichtung nach Anspruch 13 oder 14, wobei zumindest ein Teil der zweiten elektrischen Kontaktstruktur innerhalb einer lateralen Ausnehmung der Gateleitung gelegen ist.
  16. Halbleitervorrichtung, umfassend: einen Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, eine Transistorzellenstruktur in dem Halbleiterkörper, eine Gatekontaktstruktur mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und einem Gatepad, das mit der Gateleitung elektrisch gekoppelt ist, und eine Gateverbindungsstruktur mit Gateverbindungselementen, die von der Gateelektrodenschicht aus vorstehen und parallel mit der Gateleitung elektrisch gekoppelt sind, wobei der minimale Widerstand der Gateverbindungselemente größer als 40 Ohm ist.
  17. Halbleitervorrichtung nach Anspruch 16, wobei die Gateverbindungselemente als Kammsegmente ausgebildet sind, die von der Gateelektrodenschicht aus in einer lateralen Ebene vorstehen.
  18. Halbleitervorrichtung nach Anspruch 16 oder 17, wobei ein elektrischer Widerstand der Gateverbindungselemente mit einem zunehmenden elektrischen Widerstand der Gateleitung von dem Gatepad zu den Gateverbindungselementen jeweils abnimmt.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer Transistorzellenstruktur in einem Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, Ausbilden einer Gatekontaktstruktur mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und einem Gatepad, das mit der Gateleitung elektrisch gekoppelt ist, und Ausbilden einer Gatewiderstandsstruktur, die zwischen das Gatepad und die Gateelektrodenschicht elektrisch gekoppelt ist, wobei ein elektrischer spezifischer Widerstand der Gatewiderstandsstruktur größer als der elektrische spezifische Widerstand der Gateelektrodenschicht ist.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer Transistorzellenstruktur in dem Halbleiterkörper mit einer ersten Oberfläche und einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, Ausbilden einer Gatekontaktstruktur mit einer Gateleitung, die mit einer Gateelektrodenschicht der Transistorzellenstruktur elektrisch gekoppelt ist, und einem Gatepad, das mit der Gateleitung elektrisch gekoppelt ist, und Ausbilden einer Gateverbindungsstruktur mit Gateverbindungselementen, die von der Gateelektrodenschicht aus vorstehend und parallel mit der Gateleitung elektrisch gekoppelt sind, wobei der minimale Widerstand der Gateverbindungselemente größer als 40 Ohm ist.
DE102017105548.7A 2017-03-15 2017-03-15 Halbleitervorrichtung, die eine gatekontaktstruktur enthält Withdrawn DE102017105548A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017105548.7A DE102017105548A1 (de) 2017-03-15 2017-03-15 Halbleitervorrichtung, die eine gatekontaktstruktur enthält
US15/921,044 US10483383B2 (en) 2017-03-15 2018-03-14 Semiconductor device including a gate contact structure
US16/653,482 US20200044064A1 (en) 2017-03-15 2019-10-15 Gate Contact Structure for a Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017105548.7A DE102017105548A1 (de) 2017-03-15 2017-03-15 Halbleitervorrichtung, die eine gatekontaktstruktur enthält

Publications (1)

Publication Number Publication Date
DE102017105548A1 true DE102017105548A1 (de) 2018-09-20

Family

ID=63371916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017105548.7A Withdrawn DE102017105548A1 (de) 2017-03-15 2017-03-15 Halbleitervorrichtung, die eine gatekontaktstruktur enthält

Country Status (2)

Country Link
US (2) US10483383B2 (de)
DE (1) DE102017105548A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180138081A1 (en) * 2016-11-15 2018-05-17 Vanguard International Semiconductor Corporation Semiconductor structures and method for fabricating the same
CN110199396B (zh) * 2017-01-26 2022-06-24 三菱电机株式会社 半导体装置的制造方法
JP7099546B2 (ja) * 2018-12-19 2022-07-12 富士電機株式会社 半導体装置
US11152454B2 (en) * 2019-02-19 2021-10-19 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a resistor and structure therefor
DE102019008580A1 (de) 2019-02-19 2020-08-20 Semiconductor Components Industries, Llc Verfahren zum bilden einer halbleitervorrichtung und struktur dafür
JP7175374B2 (ja) * 2019-02-22 2022-11-18 三菱電機株式会社 電力変換装置
US11508722B2 (en) 2020-03-27 2022-11-22 Nanya Technology Corporation Semiconductor device structure with series-connected transistor and resistor and method for forming the same
US20230155013A1 (en) * 2021-11-18 2023-05-18 Renesas Electronics Corporation Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19512799A1 (de) 1995-04-05 1996-10-10 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19823069A1 (de) 1997-09-29 1999-04-08 Mitsubishi Electric Corp Halbleiterbauelement
US20020175705A1 (en) 2001-03-21 2002-11-28 Menahem Lowy Efficient sequential circuits using critical race control
DE112010003113T5 (de) 2009-07-28 2012-09-27 Cree, Inc. Halbleitervorrichtungen mit elektroden mit integriertenwiderständen und diesbezügliche verfahren

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592006A (en) * 1994-05-13 1997-01-07 International Rectifier Corporation Gate resistor for IGBT
DE202004021424U1 (de) 2003-12-30 2008-01-03 Fairchild Semiconductor Corp. Leistungshalbleitervorrichtungen
WO2011013379A1 (en) 2009-07-31 2011-02-03 Fuji Electric Systems Co., Ltd. Semiconductor apparatus
US8685818B2 (en) * 2010-06-25 2014-04-01 International Business Machines Corporation Method of forming a shallow trench isolation embedded polysilicon resistor
US8580631B2 (en) * 2010-10-25 2013-11-12 Texas Instruments Incorporated High sheet resistor in CMOS flow
US9087707B2 (en) * 2012-03-26 2015-07-21 Infineon Technologies Austria Ag Semiconductor arrangement with a power transistor and a high voltage device integrated in a common semiconductor body
US8958189B1 (en) * 2013-08-09 2015-02-17 Infineon Technologies Austria Ag High-voltage semiconductor switch and method for switching high voltages
US9768160B2 (en) * 2013-08-09 2017-09-19 Infineon Technologies Austria Ag Semiconductor device, electronic circuit and method for switching high voltages
US10468479B2 (en) * 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
US9653342B2 (en) * 2014-11-19 2017-05-16 Texas Instruments Incorporated Trench having thick dielectric selectively on bottom portion
US9929727B2 (en) 2015-07-13 2018-03-27 Infineon Technologies Austria Ag System and method for a switching transistor
DE102016118499B4 (de) * 2016-09-29 2023-03-30 Infineon Technologies Dresden Gmbh Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US10593664B2 (en) * 2016-12-27 2020-03-17 Infineon Technologies Americas Corp. Controlled resistance integrated snubber for power switching device
DE102017108048A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer grabenstruktur
DE102017108047A1 (de) * 2017-04-13 2018-10-18 Infineon Technologies Ag Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung
KR102388147B1 (ko) * 2017-05-08 2022-04-19 현대자동차주식회사 Igbt 온도 센서 보정 장치 및 이를 이용한 온도센싱 보정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19512799A1 (de) 1995-04-05 1996-10-10 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19823069A1 (de) 1997-09-29 1999-04-08 Mitsubishi Electric Corp Halbleiterbauelement
US20020175705A1 (en) 2001-03-21 2002-11-28 Menahem Lowy Efficient sequential circuits using critical race control
DE112010003113T5 (de) 2009-07-28 2012-09-27 Cree, Inc. Halbleitervorrichtungen mit elektroden mit integriertenwiderständen und diesbezügliche verfahren

Also Published As

Publication number Publication date
US20180269296A1 (en) 2018-09-20
US10483383B2 (en) 2019-11-19
US20200044064A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
DE102017105548A1 (de) Halbleitervorrichtung, die eine gatekontaktstruktur enthält
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102016104796B4 (de) Halbleitervorrichtung
DE102017108048A1 (de) Halbleitervorrichtung mit einer grabenstruktur
DE102015117862B4 (de) Halbleitervorrichtung mit FinFET-Zellen vom Anreicherungs- und Verarmungstyp
DE102013112361B4 (de) Halbleitervorrichtung mit metallgefüllter Nut in einer Polysilicium-Gateelektrode und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006056809B9 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102017108047A1 (de) Halbleitervorrichtung mit struktur zum schutz gegen elektrostatische entladung
DE102014106825B4 (de) Halbleitervorrichtung
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102015105638A1 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102013103378B4 (de) Integrierte Schaltung mit Leistungstransistorzellen und einer Verbindungsleitung
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102016114923B4 (de) Halbleiter-Bauelement und ein Verfahren zu dessen Herstellung
DE102014105790B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102017118121A1 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102014117556A1 (de) Halbleitervorrichtung mit vergrabenem dotiertem Bereich und Kontaktstruktur
DE102018108561B3 (de) Transistorbauelement mit gate-widerstand
DE102014116262A1 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102019128071B3 (de) Transistorbauelement
DE102016115821B4 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned