DE102018108561B3 - Transistorbauelement mit gate-widerstand - Google Patents

Transistorbauelement mit gate-widerstand Download PDF

Info

Publication number
DE102018108561B3
DE102018108561B3 DE102018108561.3A DE102018108561A DE102018108561B3 DE 102018108561 B3 DE102018108561 B3 DE 102018108561B3 DE 102018108561 A DE102018108561 A DE 102018108561A DE 102018108561 B3 DE102018108561 B3 DE 102018108561B3
Authority
DE
Germany
Prior art keywords
gate
resistor
semiconductor body
gpn
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018108561.3A
Other languages
English (en)
Inventor
Andreas Riegler
Christian Fachmann
Björn Fischer
Gábor Mezösi
Franz Hirler
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102018108561.3A priority Critical patent/DE102018108561B3/de
Priority to US16/380,762 priority patent/US10811529B2/en
Application granted granted Critical
Publication of DE102018108561B3 publication Critical patent/DE102018108561B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Transistorbauelement weist wenigstens eine Gateelektrode (33), einen Gaterunner (10), der mit der wenigstens einen Gateelektrode (33) verbunden ist und auf dem Halbleiterkörper (100) angeordnet ist, eine Vielzahl von Gatepads (GPn), die auf dem Halbleiterkörper (100) angeordnet sind, und eine Vielzahl von Widerstandsanordnungen (Rn) auf. Jedes Gatepad (GPn) ist elektrisch mit dem Gaterunner (10) über eine entsprechende der Vielzahl von Widerstandsanordnungen (Rn) verbunden, und jede der Widerstandsanordnungen (Rn) weist einen elektrischen Widerstand auf, wobei die Widerstände der Vielzahl von Widerstandsanordnungen (Rn) unterschiedlich sind.

Description

  • Die vorliegende Anmeldung betrifft ein Transistorbauelement, insbesondere ein Leistungstransistorbauelement mit isoliertem Gate.
  • Leistungstransistorbauelemente mit isoliertem Gate, wie beispielsweise MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor) oder IGBTs (Bipolartransistor mit isolierter Gateelektrode), werden häufig als elektronische Schalter in verschiedensten Arten elektronischer Anwendungen verwendet. Ein Transistorbauelement mit isoliertem Gate weist einen Ansteuereingang und eine interne Kapazität zwischen Knoten des Ansteuereingangs auf. Die Knoten des Ansteuereingangs werden in der Regel als Gate-Knoten und als Source-Knoten bezeichnet, und die interne Kapazität wird in der Regel als Gate-Source-Kapazität bezeichnet. Das Transistorbauelement schaltet basierend auf einem Ladungszustand der Gate-Source-Kapazität ein und aus, wobei sich der Transistor in einem eingeschalteten Zustand befindet, wenn der Ladungszustand derart ist, dass eine Spannung über der Gate-Source-Kapazität größer ist als eine Schwellenspannung des Transistorbauelements, und wobei sich das Transistorbauelement in einem ausgeschalteten Zustand befindet, wenn die Spannung über der Gate-Source-Kapazität unterhalb der Schwellenspannung liegt.
  • Die Druckschrift GB 2 506 141 A offenbart eine Anordnung von Halbleiterzellen auf einem Substrat, das in eine Vielzahl von Unteranordnungen oder Zellgruppen unterteilt ist, die gleiche oder ungleiche Bereiche aufweisen können. Jedes Subarray hat einen zentralen Gate-Konnektor, mit dem eine Vielzahl von Zellen durch eine Gate-Runner-Struktur 24 parallel verbunden ist, wodurch ein verteiltes Gate für jedes Subarray bereitgestellt wird. Die Zellen in jedem Subarray sind in weiteren Subarrays gegeneinander elektrisch von den Zellen isoliert, da die Gate-Runner-Strukturen oder Kathodenmaterialien für jedes Subarray gegenseitig elektrisch isoliert sind.
  • Die Druckschrift US 2010 / 0 181 627 A1 offenbart eine Halbleitervorrichtung, die einen aktiven Zellenbereich und einen Gate-Pad-Bereich umfasst. Eine leitfähige Gateschicht ist in dem aktiven Zellenbereich angeordnet und eine leitfähige Widerstandsschicht ist in dem Gate-Pad-Bereich angeordnet. Die Widerstandsschicht enthält einen Widerstandsbereich, der ein gitterartiges Muster von Öffnungen enthält, die in der Widerstandsschicht ausgebildet sind. Eine Gate-Pad-Metallisierung ist zumindest teilweise oberhalb der Widerstandsschicht und in elektrischem Kontakt mit der Widerstandsschicht angeordnet. Eine elektrische Verbindung wird zwischen der Gate-Schicht und der Gate-Pad-Metallisierung gebildet, wobei die elektrische Verbindung den Widerstandsbereich enthält.
  • Die Druckschrift DE 10 2016 118 499 A1 offenbart ein Halbleiterbauelement umfassend eine Transistoranordnung und eine Diodenstruktur. Die Diodenstruktur ist zwischen eine Gate-Elektrodenstruktur der Transistoranordnung und eine Source-Elektrodenstruktur der Transistoranordnung gekoppelt. Eine Isolierschicht befindet sich vertikal zwischen der Diodenstruktur und einer Vorderseitenoberfläche eines Halbleitersubstrats des Halbleiterbauelements. Die Diodenstruktur umfasst zumindest einen Dioden-pn-Übergang. Ein Substrat-pn-Übergang erstreckt sich von der Vorderseitenoberfläche des Halbleitersubstrats in das Halbleitersubstrat zwischen einer abschirmenden Dotierungsregion und einem Randdotierungsabschnitt. Der Randdotierungsabschnitt befindet sich benachbart zu der abschirmenden Dotierungsregion innerhalb des Halbleitersubstrats. An der Vorderseitenoberfläche des Halbleitersubstrats befindet sich der Substrat-pn-Übergang lateral zwischen dem Dioden-pn-Übergang und einer Source-Kontaktregion der Diodenstruktur mit der Source-Elektrodenstruktur.
  • Eine Schaltgeschwindigkeit, das heißt, wie schnell das Transistorbauelement von dem ausgeschalteten Zustand in den eingeschalteten Zustand und umgekehrt schaltet, hängt davon ab, wie schnell die Gate-Source-Kapazität lädt oder entlädt, wenn sich die Anseuerspannung ändert. Diese Schaltgeschwindigkeit kann dadurch verändert werden, indem ein Widerstand zwischen dem Gate-Knoten und der Gate-Source-Kapazität angeordnet wird, wobei der Widerstandswert die Schaltgeschwindigkeit bestimmt. Verschiedene Anwendungen erfordern in der Regel verschiedene Schaltgeschwindigkeiten, und somit verschiedene Widerstandswerte. Für ein Transistorbauelement das in einem Halbleiterchip angeordnet ist, ist in der Regel ein bestimmter Widerstandswert voreingestellt. Dieser Widerstandswert kann in der Regel zu einem späteren Zeitpunkt nicht mehr verändert werden. Daher kann ein bestimmter Halbleiterchip mit einem bestimmten voreingestellten Widerstandswert für eine Applikation verwendet werden, während es für eine andere Applikation, welche einen unterschiedlichen Widerstandswert erfordert, nicht geeignet sein kann.
  • Es ist daher wünschenswert, einen Halbleiterchip mit einem Transistorbauelement bereitzustellen, welcher in unterschiedlichen Applikationen, welche unterschiedliche Widerstandswerte des Widerstands zwischen dem Gate-Knoten und der Gate-Source-Kapazität erfordern, verwendet werden kann.
  • Eine Ausführungsform betrifft ein Transistorbauelement mit wenigstens einer Gateelektrode, einem Gaterunner der mit der wenigstens einen Gateelektrode verbunden und auf der Oberseite eines Halbleiterkörpers angeordnet ist, einer Vielzahl von Gatepads, die auf der Oberseite des Halbleiterkörpers angeordnet sind, und einer Vielzahl von Widerstandsanordnungen. Jedes der Gatepads ist elektrisch mit dem Gaterunner über eine der Vielzahl von Widerstandsanordnungen verbunden, und jede der Widerstandsanordnungen weist einen elektrischen Widerstand auf, wobei sich die Widerstände der Vielzahl von Widerstandsanordnungen voneinander unterscheiden. Jedes der Vielzahl von Gatepads ist dabei mit ein und dem selben Gaterunner verbunden.
  • Eine weitere Ausführungsform betrifft ein Verfahren. Das Verfahren weist das Ausbilden eines Gaterunners auf der Oberseite eines Halbleiterkörpers, das Ausbilden einer Vielzahl von Gatepads auf der Oberseite des Halbleiterkörpers, und das Ausbilden einer Vielzahl von Widerstandsanordnungen in dem Halbleiterkörper auf. Jede der Vielzahl von Widerstandsanordnungen ist dazu ausgebildet, eines der Gatepads elektrisch mit den Gaterunner zu verbinden, und jede der Vielzahl von Widerstandsanordnungen ist dazu ausgebildet, einen unterschiedlichen elektrischen Widerstand zwischen dem Gaterunner und dem entsprechenden Gatepad bereitzustellen. Jedes der Vielzahl von Gatepads ist dabei mit ein und dem selben Gaterunner verbunden.
  • Beispiele werden im Weiteren unter Bezug auf die Figuren erläutert. Die Figuren dienen dazu, bestimmte Grundsätze darzustellen, so dass nur solche Aspekte dargestellt sind, welche für das Verständnis dieser Grundsätze erforderlich sind. Die Figuren sind nicht maßstabsgetreu. In den Figuren beziehen sich dieselben Bezugszeichen auf gleiche Merkmale.
    • 1 zeigt ein Ersatzschaltbild eines Transistorbauelements mit einer Vielzahl von Widerständen.
    • 2, umfassend die 2A und 2B, zeigt Ersatzschaltbilder eines Transistorbauelements mit einer Vielzahl von Widerständen, wobei einer der Widerstände zwischen einen Gateanschluss und das Transistorbauelement geschaltet ist.
    • 3 zeigt eine schematische Draufsicht auf ein Transistorbauelement, welches einen Gaterunner und eine Vielzahl von Gatepads aufweist, die mit dem Gaterunner verbunden sind.
    • 4 zeigt schematisch einen Bereich des Transistorbauelementes aus 3 in größerem Detail.
    • 5 zeigt schematisch eine Widerstandsanordnung, welche ein Gatepad mit dem Gaterunner verbindet, gemäß einem Beispiel.
    • 6 zeigt eine Querschnittsansicht eines Transistorbauelements.
    • 7 zeigt schematisch eine Querschnittsansicht eines Transistorbauelements mit mehreren langgestreckten Gateelektroden.
    • 8 zeigt schematisch eine Querschnittsansicht eines Transistorbauelementes gemäß einem Beispiel.
    • 9 zeigt schematisch eine Querschnittsansicht eines Transistorbauelements gemäß einem weiteren Beispiel.
    • 10 zeigt eine Querschnittsansicht eines anderen Transistorbauelements.
    • 11 zeigt schematisch eine Querschnittsansicht eines Transistorbauelements mit einer planaren Gateelektrode.
    • 12 zeigt eine Widerstandsanordnung gemäß einem weiteren Beispiel, welche ein Gatepad mit dem Gaterunner verbindet.
    • 13 zeigt ein Ersatzschaltbild eines Transistorbauelements mit einer Vielzahl von Widerständen und einer Vielzahl von Dioden.
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen. Die Figuren zeigen zur Veranschaulichung bestimmte Ausführungsformen, in welchen die Erfindung Verwendung finden kann. Es versteht sich, dass die Merkmale der beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht anders angegeben.
  • 1 zeigt schematisch ein Ersatzschaltbild eines Transistorbauelements 30. Das Transistorbauelement 30 weist einen Drain-Knoten D und einen Source-Knoten S auf, mit einer Laststrecke, die zwischen dem Drain-Knoten D und dem Source-Knoten S gebildet ist. Das Transistorbauelement 30 weist weiterhin einen Gate-Knoten G auf. Der Gate-Knoten G kann elektrisch mit dem Gate des Transistorbauelements 30 über einen einer Vielzahl von Widerständen R1, R2,... Rn verbunden sein. Für jeden der Vielzahl von Widerständen R1, R2,... Rn kann ein eigenes Gatepad GP1, GP2,... GPn bereitgestellt werden. Der Gateknoten G kann elektrisch mit einem einer Vielzahl, zum Beispiel vier, verschiedener Gatepads GP1, GP2, GP3,... GPn verbunden sein, wie in 2 beispielhaft dargestellt ist. Die vier in 2 dargestellten Gatepads GP1, GP2, GP3, GP4 sind jedoch nur ein Beispiel. Jede geeignete Anzahl an Gatepads GP1, GP2, ... GPn kann bereitgestellt werden, wobei n ≥ 2. Jedes der verschiedenen Gatepads GP1, GP2,... GPn ist mit dem Gate des Transistorbauelements 30 über einen einzelnen einer Vielzahl von Widerständen R1, R2,... Rn verbunden. Jeder der Widerstände R1, R2,... Rn weist einen elektrischen Widerstand auf, wobei die Widerstände der Vielzahl von Widerständen R1, R2,... Rn unterschiedlich sind. Das heißt, der Widerstand jedes der Vielzahl von Widerständen R1, R2,... Rn unterscheidet sich von dem Widerstand jedes anderen der verbleibenden Widerstände in der Anordnung.
  • Ein Transistorbauelement 30, wie es in 1 dargestellt ist, weist eine interne Kapazität zwischen seinem Gate-Knoten G und seinem Source-Knoten S auf. Diese interne Kapazität wird in der Regel als Gate-Source-Kapazität bezeichnet und wird in den 1 und 2 nicht explizit dargestellt. Das Transistorbauelement 30 schaltet in Abhängigkeit eines Ladungszustandes der Gate-Source-Kapazität ein und aus, wobei sich das Transistorbauelement 30 in einem eingeschalteten Zustand befindet, wenn der Ladungszustand derart ist, dass eine Spannung über der Gate-Source-Kapazität größer ist als eine Schwellenspannung des Transistorbauelements 30, und das Transistorbauelement 30 befindet sich in einem ausgeschalteten Zustand, wenn die Spannung über der Gate-Source-Kapazität unterhalb der Schwellenspannung liegt.
  • Eine Schaltgeschwindigkeit, das heißt, wie schnell das Transistorbauelement 30 von dem eingeschalteten Zustand in den ausgeschalteten Zustand schaltet und umgekehrt, hängt davon ab, wie schnell die Gate-Source-Kapazität lädt oder entlädt wenn sich die Ansteuerspannung ändert. Diese Schaltgeschwindigkeit kann in der Regel dadurch eingestellt werden, dass ein Widerstand R1, R2,,,, Rn zwischen Gate-Knoten G und der Gate-Source-Kapazität bereitgestellt wird. Ein unterschiedlicher elektrischer Widerstand des Widerstands R1, R2, ..., Rn resultiert in einer unterschiedlichen Schaltgeschwindigkeit. Aus diesem Grund resultiert das Kontaktieren des Gates (oder der Gate-Source-Kapazität) des Transistorbauelemets 30 über ein erstes Gatepad GP1 und einen ersten Widerstand R1 mit einem ersten elektrischen Widerstand in einer unterschiedlichen Schaltgeschwindigkeit, als das Kontaktieren des Gates (oder der Gate-Source-Kapazität) des Transistorbauelementes 30 über ein zweites Gatepad GP2, und einen zweiten Widerstand R2 der einen zweiten elektrischen Widerstand aufweist, und so weiter. Im Allgemeinen wird das Gate (oder die Gate-Source-Kapazität) des Transistorbauelements 30 nur über eines der Vielzahl von Gatepads GP1, GP2, ... GPn kontaktiert, während die verbliebenden Gatepads GP1, GP2, ... GPn nicht verwendet werden. Dies ist beispielhaft in 2A dargestellt, wobei hier das Gate (oder die Gate-Source-Kapazität) des Transistorbauelements 30 über das erste Gatepad GP1 und den ersten Widerstand R1 kontaktiert wird, und in 2B, wobei hier das Gate (oder die Gate-Source-Kapazität) des Transistorbauelements 30 über das dritte Gatepad GP3 und den dritten Widerstand R3 kontaktiert wird. Alternativ kann das Transistorbauelement 30 über jedes andere der Gatepads kontaktiert werden, in dem vorliegenden Beispiel GP2 oder GP4.
  • Indem eine Vielzahl von Gatepads GP1, GP2, ..., GPn und Widerstände R1, R2,... Rn auf einem einzigen Halbleiterkörper oder einem einzigen Halbleiterchip bereitgestellt werden, wird es einem Nutzer ermöglicht, das Gate (oder die Gate-Source-Kapazität) des Transistorbauelementes 30 über ein gewünschtes der Vielzahl von Gatepads GP1, GP2,... GPn zu kontaktieren. Gemäß einem Beispiel weist einer der Widerstände R1, R2,... Rn einen elektrischen Widerstand von 0 Ohm, ein zweiter der Widerstände R1, R2,...Rn weist einen elektrischen Widerstand von 2,5 Ohm, ein dritter der Widerstände R1, R2,... Rn weist einen elektrischen Widerstand von 5 Ohm, und ein vierter der Widerstände R1, R2,... Rn weist einen elektrischen Widerstand von 10 Ohm auf. Diese Werte sind jedoch lediglich Beispiele. Jegliche andere geeignete elektrische Widerstände können für ein einzelnes Transistorbauelement 30 bereitgestellt werden.
  • Nun Bezug nehmend auf 3 wird beispielhaft dargestellt, wie eine Vielzahl von Gatepads GP1, GP2, ... GPn auf einem einzelnen Halbleiterkörper 100 bereitgestellt werden kann. 3 zeigt schematisch eine Draufsicht eines Beispiels eines Transistorbauelements 30. Das Transistorbauelement 30 weist einen Halbleiterkörper 100, einen Gaterunner 10 und eine Vielzahl von Gatepads GP1, GP2, ... GPn auf, die auf einer Oberseite des Halbleiterkörpers 100 angeordnet sind. 3 zeigt diejenigen Bereiche des Halbleiterkörpers 100, auf welchen der Gaterunner 10 und die Gatepads GP1, GP2,... GPn angeordnet sind. Gemäß einem Beispiel repräsentiert dieser Bereich den kompletten Halbleiterkörper 100. Gemäß einem weiteren Beispiel weist der Halbleiterkörper 100 weitere Bereiche auf, welche an den in 3 dargestellten Beriech angrenzen, welche jedoch in 3 nicht dargestellt sind. Der Gaterunner 10 kann beispielsweise eine Metallleitung aufweisen. Gemäß einem Beispiel weist die Metallleitung Wolfram (W) oder eine Aluminium-Kupfer-Legierung (AlCu) auf.
  • Dass der Gaterunner 10 und die Gatepads GP1, GP2, ... GPn „auf der Oberseite“ des Halbleiterkörpers 100 angeordnet sind bedeutet, dass der Gaterunner 10 und die Gatepads GP1, GP2, ... GPn oberhalb einer Oberfläche des Halbleiterkörpers 100 angeordnet sind und bedeutet nicht zwangsläufig, dass die Gatepads, GP1, GP2, ... GPn und der Gaterunner 10 an den Halbleiterkörper 100 angrenzen. Stattdessen können zusätzliche Schichten, wie beispielsweise Isolationsschichten oder Metallschichten, zwischen der Oberfläche des Halbleiterkörpers 100 und dem Gaterunner 10 und den Gatepads GP1, GP2, ... GPn angeordnet sein.
  • Der Gaterunner 10 bildet einen geschlossenen Ring, zum Beispiel entlang den äußeren Kanten des Halbleiterkörpers 100. Der Gaterunner 10 kann jedoch verschiedene Bereiche aufweisen. Erste Bereiche des Gaterunners 10 sind zwischen verschiedenen Gatepads GP1, GP2, ..., GPn angeordnet, und zweite Bereiche des Gaterunners 10 sind in solchen Bereichen angeordnet, in welchen der Gaterunner 10 an einem der Gatepads GP1, GP2, ..., GPn vorbei läuft. Die ersten Bereiche des Gaterunners 10 können in einer horizontalen Richtung x oder z des Halbleiterkörpers eine erste Bereiche w10 aufweisen. Die zweiten Bereiche des Gaterunners 10 können in einer horizontalen Richtung des Halbleiterkörpers 100 eine zweite Breite aufweisen, wobei die zweite Breite kleiner ist als die erste Breite w10. Lediglich zum Zwecke der Erläuterung ist der geschlossene Ring der durch den Gaterunner 10 gebildet wird rechteckig. Es ist jedoch möglich, dass dieser Ring alternativ dazu mit jeglicher anderer Geometrie realisiert wird, wie beispielsweise elliptisch oder rund.
  • Wie in 3 schematisch dargestellt, kann der Gaterunner 10 über jedes der Vielzahl von Gatepads GP1, GP2, ... GPn elektrisch kontaktiert werden. Jedes Gatepad GP1, GP2, ... GPn ist mit dem Gaterunner 10 elektrisch über eine entsprechende einer Vielzahl von Widerstandsanordnungen R1, R2, ... Rn verbunden. Die Widerstandsanordnungen R1, R2, ... Rn des vorliegenden Beispiels sind jedoch nicht auf der Oberseite des Halbleiterkörpers 100 ausgebildet, sondern vielmehr in dem Halbleiterkörper 100, was im Weiteren in größerem Detail beschrieben wird.
  • Nun Bezug nehmend auf 4 ist ein Bereich des Halbleiterkörpers 100 aus 3 in größerem Detail dargestellt. Der in 4 dargestellte Bereich ist in 3 mit einer strichpunktierten Linie gekennzeichnet. Der in 4 dargestellte Bereich weist das vierte Gatepad GP4 und die zugehörige vierte Widerstandsanordnung R4 auf, wobei die vierte Widerstandsanordnung R4 eine elektrische Verbindung zwischen dem vierten Gatepad GP4 und dem Gaterunner 10 bereitstellt. Das grundsätzliche Prinzip, welches unter Bezugnahme auf das vierte Gatepad GP4 und die vierte Widerstandsanordnung R4 im Weiteren beschrieben wird, kann entsprechend auch für jedes der weiteren der Gatepads GP1, GP2, ... GPn und zugehörigen Widerstandsanordnungen R1, R2, ... Rn die in dem Halbleiterkörper 100 bereitgestellt werden angewendet werden. Die Widerstandsanordnung R4 weist eine leitende Schicht 6141 in dem Halbleiterkörper 100 auf. In der in 4 dargestellten Draufsicht auf den Halbleiterkörper 100 ist die leitende Schicht 6141 innerhalb des Halbleiterkörpers 100 angeordnet und wird daher durch andere Schichten des Halbleiterkörpers 100 verdeckt. Daher wird die leitende Schicht 6141 in 4 in gestrichelten Linien dargestellt. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Beispiel kann die leitende Schicht 6141 auch auf dem Halbleiterkörper 100 anstatt innerhalb des Halbleiterkörpers 100 angeordnet sein.
  • Die leitende Schicht 6141 kann sowohl mit dem Gatepad GP4 als auch mit dem Gaterunner 10 direkt oder indirekt verbunden sein. Auf diese Weise kann die leitende Schicht 6141 wenigstens einen Teil der Widerstandsanordnung R4 bilden, welche die elektrische Verbindung zwischen dem Gatepad GP4 und dem Gaterunner 10 herstellt. Die leitende Schicht 6141 kann beispielsweise eine Halbleiterschicht sein.
  • Die leitende Schicht 6141 kann in einer vertikalen Richtung y des Halbleiterkörpers 100 eine erste Dicke d4 aufweisen. Dies ist beispielhaft in der vereinfachten Querschnittsansicht in 5 dargestellt. 5 zeigt schematisch die Widerstandsanordnung R4 in einer Schnittebene B-B, wie in 4 dargestellt. Weiterhin kann die leitende Schicht 6141 in einer horizontalen Richtung z des Halbleiterkörpers 100 eine erste Breite w4 aufweisen, wobei die horizontale Richtung z senkrecht zu der vertikalen Richtung y steht. Ein elektrischer Widerstand der leitenden Schicht 6141 hängt im Wesentlichen von seiner ersten Dicke d4 und seiner ersten Breite w4 oder, in anderen Worten, von der Größe seiner Querschnittsfläche ab. Gemäß einem Beispiel ist die erste Dicke dn der verschiedenen Widerstandsanordnungen Rn die auf dem Halbleiterkörper 100 angeordnet sind identisch, während sich die ersten Breiten wn der Vielzahl von Widerstandsanordnungen Rn voneinander unterscheiden. Auf diese Weise weist jede Widerstandsanordnung Rn einen elektrischen Widerstand auf, welcher sich von den elektrischen Widerständen jeder der anderen Widerstandsanordnungen Rn auf demselben Halbleiterkörper 100 unterscheidet. Gemäß einem weiteren Beispiel ist es jedoch auch möglich, dass sich die ersten Dicken dn der verschiedenen leitenden Schichten 6141 voneinander unterscheiden, während die ersten Breiten wn der verschiedenen leitenden Schichten 6141 identisch sind.
  • Wie in den 4 und 5 beispielhaft dargestellt, kann die leitende Schicht 6141 innerhalb des Halbleiterkörpers 100 angeordnet sein. Das heißt, die leitende Schicht 6141 ist in der vertikalen Richtung y des Halbleiterkörpers 100 beabstandet von dem Gatepad GP4 und dem Gaterunner 10 angeordnet. Wie in den 4 und 5 schematisch dargestellt, können sich die leitende Schicht 6141 und das Gatepad GP4 in einer horizontalen Richtung x des Halbleiterkörpers 100 zumindest teilweise überlappen. Weiterhin können sich auch die leitende Schicht 6141 und der Gaterunner 10 in der horizontalen Richtung x des Halbleiterkörpers 100 zumindest teilweise überlappen. Die Widerstandsanordnung R4 kann weiterhin ein erstes Kontaktloch 6241 aufweisen, welches das Gatepad GP4 elektrisch mit der leitenden Schicht 6141 verbindet. Ein zweites Kontaktloch 6242 kann bereitgestellt werden, um die leitende Schicht 6141 elektrisch mit dem Gaterunner 10 zu verbinden. Das erste und das zweite Kontaktloch 6241 , 6242 können herkömmliche Kontaktlöcher sein, welche eine oder mehrere elektrische Verbindungen aufweisen, die sich in der vertikalen Richtung y durch den Halbleiterkörper 100 erstrecken. Das erste und das zweite Kontaktloch 6241 , 6242 können unter Verwendung jeglichen geeigneten elektrisch leitfähigen Materials hergestellt werden.
  • Der Gaterunner 10 ist weiterhin elektrisch mit einer Gateelektrode 33 des Transistorbauelements 30 verbunden. Dadurch wird eine Spannung über der Gate-Source-Kapazität des Transistorbauelements 30 bereitgestellt, um das Transistorbauelement 30 ein- oder auszuschalten. Die Gateelektrode 33 ist in der Regel innerhalb des Halbleiterkörpers 100 angeordnet, was unter Bezugnahme auf die 6 und 10 unten in größerem Detail beschrieben wird. Aus diesem Grund ist die Gateelektrode 33 in der Draufsicht auf den Halbleiterkörper 100 in 4 durch andere Schichten des Halbleiterkörpers 100 verdeckt. Aus diesem Grund wird die Gateelektrode 33 in 4 in gestrichelten Linien dargestellt. In 5 wird die Gateelektrode 33 derart dargestellt, dass sie in derselben Ebene wie die leitende Schicht 6141 angeordnet ist. Dies ist jedoch lediglich ein Beispiel. Alternativ dazu können die Gateelektrode 33 und die leitende Schicht 6141 auch in unterschiedlichen Ebenen innerhalb des Halbleiterkörpers 100 bereitgestellt werden. Beispielsweise kann die Gateelektrode 33 in der vertikalen Richtung y des Halbleiterkörpers 100 weiter von dem Gaterunner 10 entfernt angeordnet sein als die leitende Schicht 6141 , oder anders herum. Ein drittes Kontaktloch 6243 kann bereitgestellt werden, um den Gaterunner 10 elektrisch mit der Gateelektrode 33 zu verbinden. Das dritte Kontaktloch 6243 kann ähnlich zu den oben beschriebenen ersten und zweiten Kontaktlöchern 6241 . 6242 ausgebildet sein.
  • Nun Bezug nehmend auf 6 ist eine Querschnittsansicht eines Transistorbauelements mit einer Vielzahl von Transistorzellen 300 schematisch in einer Schnittebene A-A (vergleiche 3) dargestellt. Die Vielzahl von Transistorzellen 300 kann das Transistorbauelement 30 bilden. Jede Transistorzelle 300 weist ein Sourcegebiet 31, ein Bodygebiet 32, ein Driftgebiet 35 und ein Draingebiet 36 auf, wobei das Bodygebiet 32 das Driftgebiet 35 von dem Sourcegebiet 31 trennt. Weiterhin weist jede Transistorzelle 300 einen Bereich wenigstens einer Gateelektrode 33 auf, und das Bodygebiet 32 ist benachbart zu diesem Bereich der Gateelektrode 33 angeordnet und dielektrisch von der Gateelektrode 33 durch ein Gatedielektrikum 34 getrennt. Auf herkömmliche Art und Weise dient die wenigstens eine Gateelektrode 33 dazu, einen leitenden Kanal in dem Bodygebiet 32 zwischen dem Sourcegebiet 31 und dem Driftgebiet 35 zu steuern.
  • Das Sourcegebiet 31 und das Bodygebiet 32 jeder Transistorzelle 300 sind elektrisch mit einer Metallisierung 41 verbunden, welche einen Sourceanschluss S des Transistorbauelements bildet oder welche zumindest elektrisch mit dem Sourceanschluss S verbunden ist. Diese Metallisierung 41 kann auch als Sourcemetallisierung bezeichnet werden. Die wenigstens eine Gateelektrode 33 wird von der Sourcemetallisierung 41 durch eine Isolationsschicht 51 dielektrisch isoliert, wobei dies dieselbe Isolationsschicht sein kann, auf welcher der Gaterunner 10 (in 6 nicht dargestellt) angeordnet ist (vergleiche 8). Die Sourcemetallisierung 41 ist elektrisch mit dem Sourcegebiet 31 und dem Bodygebiet 32 über einen Kontaktstöpsel 42 verbunden. Dieser Kontaktstöpsel 42 ist elektrisch (ohmsch) mit dem Sourcegebiet 31 und dem Bodygebiet 32 verbunden.
  • Weiterhin Bezug nehmend auf 6 können das Driftgebiet 35 und das Draingebiet 36 jeder der Transistorzellen 300 durch Halbleitergebiete gebildet werden, welche den individuellen Transistorzellen 300 gemeinsam sind. Das Draingebiet 36 kann an eine weitere Metallisierung 43 angrenzen. Diese weitere Metallisierung bildet einen oder ist mit einem Drainanschluss D verbunden und kann als Drainmetallisierung bezeichnet werden. In dem in 6 dargestellten Beispiel sind die Sourcemetallisierung 41 und die Drainmetallisierung 43 auf unterschiedlichen Seiten des Halbleiterkörpers 100 angeordnet.
  • Im Falle von langgestreckten Gateelektroden 33 kann die Gateelektrode 33 beispielsweise mit dem Gaterunner 10 an einem Ende des langgestreckten Grabens, welcher die Gateelektrode 33 aufnimmt, verbunden sein, ähnlich zu dem was in 7 dargestellt ist. Die Gateelektroden der einzelnen Transistorzellen 30 können durch eine gitterförmige Elektrode gebildet werden. Dies ist beispielhaft in 7 dargestellt.
  • In jeder der in 6 dargestellten Transistorzellen 300 sind das Sourcegebiet 31 und das Driftgebiet 35 Halbleitergebiete eines ersten Dotierungstyps und das Bodygebiet 32 ist ein Halbleitergebiet eines zweiten Dotierungstyps der komplementär ist zu dem ersten Dotierungstyp. Das Transistorbauelement 30 kann als ein n-Typ Transistorbauelement oder als ein p-Typ Transistorbauelement implementiert werden. In einem n-Typ Transistorbauelement ist der erste Dotierungstyp ein n-Typ und der zweite Dotierungstyp ist ein p-Typ. In einem p-Typ Transistorbauelement ist der erste Dotierungstyp ein p-Typ und der zweite Dotierungstyp ist ein n-Typ. Weiterhin kann das Transistorbauelement als MOSFET oder als IGBT implementiert werden. In einem MOSFET ist das Draingebiet 36 vom ersten Dotierungstyp, das heißt vom selben Dotierungstyp wie das Sourcegebiet 31 und das Driftgebiet 35, und in einem IGBT ist das Draingebiet 36 von dem zweiten Dotierungstyp, das heißt von einem Dotierungstyp der komplementär ist zu dem Dotierungstyp des Sourcegebiets 31 und des Driftgebiets 35.
  • Die in 6 dargestellten Transistorzellen 300 sind Graben-Transistorzellen. Das heißt, die wenigstens eine Gateelektrode 33 ist in einem Graben angeordnet, welcher sich von einer Oberfläche 101 des Halbleiterkörpers 100 in den Halbleiterkörper 100 hinein erstreckt. Das Implementieren der Transistorzellen 300 als Graben-Transistorzellen ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Beispiel (vergleiche 10) sind die Transistorzellen 300 als planare Transistorzellen ausgebildet, bei welchen die Gateelektrode auf der Oberfläche 101 des Halbleiterkörpers 100 angeordnet ist.
  • Gemäß einem Beispiel enthält oder weist die wenigstens eine Gateelektrode 33 ein Metall auf, wie beispielsweise Wolfram (W). Gemäß einem Beispiel weist die Gateelektrode 33 eine Titannitrid-Schicht (TiN), welche mit dem Gatedielektrikum 34 in Kontakt steht, sowie eine Wolfram-Schicht (W) auf der TiN-Schicht auf. Die Verwendung eines Metalls ermöglicht einen sehr niederohmigen Widerstand der wenigstens einen Gateelektrode 33, was aus den unten näher beschriebenen Gründen erwünscht sein kann.
  • In dem oben beschriebenen Transistorbauelement 30 sind eine Vielzahl von Transistorzellen 300 parallel zueinander geschaltet. Das heißt, die Sourcegebiete 31 dieser Transistorzellen 300 sind mit dem Sourceanschluss S verbunden, das gemeinsame Draingebiet 36 ist mit dem Drainanschluss D verbunden und die wenigstens eine Gateelektrode 33 ist mit dem Gateanschluss G verbunden, oder mit den entsprechenden Gatepads GP1, GP2, ... GPn.
  • Das Transistorbauelement 30 kann ein Gehäuse (engl.: housing oder package) aufweisen, in welchem der Halbleiterkörper 100 angeordnet ist. In diesem Fall können die Gatepads GP1, GP2, ... GPn, die Sourcemetallisierung 41 und die Drainmetallisierung 43 mit Anschlüssen verbunden sein, welche vom Äußeren des Gehäuses aus zugänglich sind. Derartige Gehäuse und Anschlüsse werden in den Figuren jedoch nicht dargestellt.
  • Nun Bezug nehmend auf 8, wird eine Isolationsschicht 51 auf der ersten Oberfläche 101 des Halbleiterkörpers 100 gebildet und der Gaterunner 10 wird auf dieser Isolationsschicht 51 gebildet. Die Isolationsschicht 51 ist in 8 schematisch als eine einzelne Schicht dargestellt. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Beispiel kann die Isolationsschicht 51 mehrere Teilschichten aufweisen. Weiterhin können Metallisierungsschichten in dieser Isolationsschicht 51 gebildet werden. Das dritte Kontaktloch 6243 ist in einem Graben angeordnet, welcher sich von der Gateelektrode 33 in vertikaler Richtung y zu dem Gaterunner 10 hin erstreckt, um die Gateelektrode 33 mit dem Gaterunner 10 zu verbinden.
  • 9 zeigt schematisch ein drittes Kontaktloch 6243 für einen sogenannten Source-Down-Transistor. In dem in 6 dargestellten Beispiel ist die Source-Metallisierung 41 auf einer Oberseite des Halbleiterkörpers 100 angeordnet, wobei die Oberseite eine Seite des Halbleiterkörpers 100 ist, auf welcher der Gaterunner 10 angeordnet ist. In dem Beispiel aus 6 ist die Drain-Metallisierung 43 auf einer Rückseite des Halbleiterkörpers 100 gegenüber der Oberseite angeordnet. Dies ist jedoch lediglich ein Beispiel. Es ist ebenso möglich die Drain-Metallisierung 43 auf der Oberseite des Halbleiterkörpers 100 anzuordnen auf welcher der Gaterunner 10 angeordnet ist, und die Source-Metallisierung 41 auf der Rückseite des Halbleiterkörpers 100 anzuordnen. Diese Anordnung mit der Source-Metallisierung 41 die auf der Rückseite angeordnet ist, ist im Allgemeinen als Source-Down-Transistor bekannt und ist in 9 beispielhaft dargestellt. Die grundsätzliche Struktur des in 9 dargestellten Source-Down-Transistors ist dieselbe wie die Struktur des in 8 dargestellten Drain-Down-Transistors. Das dritte Kontaktloch 6243 des Source-Down-Transistors aus 9 erstreckt sich jedoch durch das Draingebiet 36, das Driftgebiet 35 und das Gatedielektrikum 34, das heißt, zu der gegenüber liegenden Seite des Halbleiterkörpers 100 hin als bei dem Drain-Down-Transistor aus 8.
  • 7 zeigt ein Transistorbauelement 30 gemäß einem Beispiel. In diesem Beispiel weist das Transistorbauelement 30 lediglich eine Gateelektrode 33 auf, welche die Form eines Gitters und eine Vielzahl longitudinaler Enden aufweist. In diesem Beispiel überlappt der Gaterunner 10 jedes dieser longitudinalen Enden, das heißt, jedes der longitudinalen Enden ist unterhalb des Gaterunners 10 angeordnet. In dem in 7 dargestellten Beispiel sind alle Enden der Gateelektrode 33 die mit dem Gaterunner 10 überlappen mit dem Gaterunner 10 verbunden. Es ist jedoch ebenfalls möglich, dass manche Enden, welche mit dem Gaterunner 10 überlappen nicht direkt mit dem Gaterunner 10 verbunden sind (in den Figuren nicht dargestellt). „Nicht direkt verbunden“ bedeutet, dass es kein Kontaktloch zwischen diesem longitudinalen Ende und dem Gaterunner 10 gibt. Solche longitudinalen Enden sind jedoch weiterhin indirekt mit dem Gaterunner 10 über Abschnitte der Gateelektrode 33 und andere longitudinale Enden verbunden.
  • 10 zeigt eine vertikale Querschnittsansicht eines Bereiches eines Transistorbauelements 30 in einer Schnittebene A-A gemäß einem Beispiel. Das Transistorbauelement 30 weist einen Halbleiterkörper 100 auf. Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial aufweisen, wie beispielsweise Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs), oder ähnliches. In 10 ist ein Bereich des aktiven Gebietes des Transistorbauelementes dargestellt. In dem aktiven Gebiet weist das Transistorbauelement wenigstens eine Transistorzelle mit einer Gateelektrode 33 auf, die von dem Bodygebiet 32 dielektrisch durch ein Gatedielektrikum 34 isoliert wird. Das Bodygebiet 32 ist ein dotiertes Halbleitergebiet in dem aktiven Gebiet des Halbleiterkörpers 100. In dem in 10 dargestellten Beispiel ist die Gateelektrode 33 oberhalb einer ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet.
  • Das in 10 dargestellte Transistorbauelement 30 weist weiterhin ein Driftgebiet 35 auf. Das Driftgebiet 35 grenzt an das Bodygebiet 32 der wenigstens einen Transistorzelle an und bildet mit dem Bodygebiet 32 einen pn-Übergang. Das Driftgebiet 35 ist zwischen dem Bodygebiet 32 der wenigstens einen Transistorzelle und einem Draingebiet 36 angeordnet. Das Draingebiet 36 kann an das Driftgebiet 35 (wie dargestellt) angrenzen. Gemäß einem weiteren Beispiel (nicht dargestellt) kann ein Feldstoppgebiet des selben Dotierungstyps wie das Driftgebiet 35, jedoch mit einer höheren Dotierstoffkonzentration wie das Driftgebiet 35 zwischen dem Driftgebiet 35 und dem Draingebiet 36 angeordnet sein. Weiterhin weist das Transistorbauelement 30 wenigstens ein Kompensationsgebiet 38 auf, welches einen Dotierungstyp aufweist, der komplementär ist zu dem Dotierungstyp des Driftgebiets 35. Gemäß einem Beispiel grenzt das wenigstens eine Kompensationsgebiet 38 an das Bodygebiet 32 der wenigstens einen Transistorzelle an. Gemäß einem Beispiel weist das Transistorbauelement 30 eine Vielzahl von Transistorzellen auf und jede Transistorzelle weist ein Kompensationsgebiet 38 auf, welches an das Bodygebiet 32 der entsprechenden Transistorzelle angrenzt. In einer vertikalen Richtung y des Halbleiterkörpers 100, welche eine Richtung senkrecht zu der ersten Oberfläche 101 ist, erstreckt sich das wenigstens eine Kompensationsgebiet 38 in Richtung des Draingebiets 36. Gemäß einem Beispiel ist das Kompensationsgebiet beabstandet von dem Draingebiet 36 angeordnet, so dass ein Bereich des Driftgebiets 35 zwischen dem Kompensationsgebiet 38 und dem Draingebiet 36 angeordnet ist. Gemäß einem weiteren Beispiel grenzt das Kompensationsgebiet an das Draingebiet 36 an (vergleiche 10).
  • Weiterhin Bezug nehmend auf 10 weist das Transistorbauelement 30 weiterhin eine Sourceelektrode 41 auf. Die Sourceelektrode 41 ist elektrisch mit dem Sourcegebiet 31 und dem Bodygebiet 32 der wenigstens einen Transistorzelle verbunden. Diese Sourceelektrode 41 bildet einen Sourceanschluss S oder ist elektrisch mit einem Sourceanschluss S des Transistorbauelements 30 verbunden. Das Transistorbauelement 30 weist weiterhin einen Drainanschluss D auf, der elektrisch mit dem Draingebiet 36 verbunden ist. Eine elektrisch mit dem Draingebiet 36 verbundene Drainelektrode kann den Drainanschluss D bilden. Eine solche Drainelektrode ist jedoch in 10 nicht explizit dargestellt.
  • Das Transistorbauelement 30 kann ein n-Typ Transistorbauelement oder ein p-Typ Transistorbauelement sein. Der Bauteiltyp wird durch den Dotierungstyp des Sourcegebiets 31 definiert. In einem n-Typ Transistorbauelement ist das Sourcegebiet 35 ein n-Typ Gebiet, das Bodygebiet 32 ist ein p-Typ Gebiet, das Driftgebiet 35, welches einen Dotierungstyp aufweist der komplementär ist zu dem Dotierungstyp des Bodygebiets 32, ist ein n-Typ Gebiet und das wenigstens eine Kompensationsgebiet 38 ist ein p-Typ Gebiet. In einem p-Typ Transistorbauelement ist das Sourcegebiet 31 ein p-Typ Gebiet, das Bodygebiet 32 ist ein n-Typ Gebiet, das Driftgebiet 35 ist ein p-Typ Gebiet und das wenigstens eine Kompensationsgebiet 38 ist ein n-Typ Gebiet. Das Transistorbauelement kann als MOSFET oder als IGBT ausgebildet sein. In einem MOSFET weist das Draingebiet 36 denselben Dotierungstyp auf wie das Driftgebiet 35, und in einem IGBT weist das Draingebiet 36 (welches auch als Kollektorgebiet bezeichnet werden kann) einen Dotierungstyp auf, der komplementär ist zu dem Dotierungstyp des Driftgebiets 35. Beispielsweise wird eine Dotierstoffkonzentration des Draingebiets 36 ausgewählt aus einem Bereich von zwischen 1E15 und 1E22 cm-3, Dotierstoffkonzentrationen des Driftgebiets 35 und des Kompensationsgebiets 22 werden ausgewählt aus einem Bereich von zwischen 1E12 und 8E16 cm-3 und eine Dotierstoffkonzentration des Bodygebiets 32 wird ausgewählt von zwischen 8E16 cm-3 und 5E17 cm-3.
  • Nun Bezug nehmend auf 11 ist eine Draufsicht auf den Halbleiterkörper 100 eines Transistorbauelements 30 beispielhaft dargestellt, wobei das Transistorbauelement 30 mit planaren Transistorzellen implementiert ist, wie unter Bezugnahme auf 10 oben beschrieben. Die Gateelektrode 33 des Transistorbauelementes 30 kann eine Laminarschicht innerhalb des Halbleiterkörpers 100 sein. Das heißt, die Gateelektrode 33 kann durch eine durchgehende Schicht innerhalb des Halbleiterkörpers 100 gebildet werden. Die Gateelektrode 33 und der Gaterunner 10 können in den Randbereichen des Halbleiterkörpers 100 überlappen. Das heißt, die Randbereiche der Gateelektrode 33 können unterhalb des Gaterunners 10 angeordnet sein. In dem in 11 dargestellten Beispiel sind alle Randbereiche der Gateelektrode 33 die mit dem Gaterunner 10 überlappen mit dem Gaterunner 10 verbunden. Es ist jedoch ebenfalls möglich, dass einige Randbereiche, welche mit dem Gaterunner 10 überlappen nicht direkt mit dem Gaterunner 10 verbunden sind (in den Figuren nicht dargestellt). „Nicht direkt verbunden“ bedeutet, dass es kein Kontaktloch zwischen diesem Randbereich und dem Gaterunner 10 gibt. Solche Randbereiche sind jedoch weiterhin indirekt mit dem Gaterunner 10 über Bereiche der Gateelektrode und andere Randbereiche verbunden. Die Gateelektrode 33 kann jedoch in einem regelmäßigen Muster durch die Kontaktstöpsel 42, welche das Sourcegebiet 31 und das Bodygebiet 32 kontaktieren, und durch die Isolationsschicht 51, welche zwischen den Kontaktstöpseln 42 und der Gateelektrode 33 angeordnet ist, unterbrochen oder perforiert werden. Die Kontaktstöpsel 42 können durch eine Vielzahl langgestreckter Gebiete gebildet werden, wie beispielhaft in 11 dargestellt. Die in 11 dargestellten Formen und Positionen der Kontaktstöpsel 42 sind jedoch lediglich ein Beispiel. Andere Formen und Positionen sind ebenfalls möglich.
  • In der unter Bezugnahme auf 5 oben beschriebenen Widerstandsanordnung Rn fließt ein zwischen dem Gatepad GPn und dem Gaterunner 10 fließender Strom in jeder Richtung entlang des selben Strompfades. Das heißt, ein Strom, der von dem Gatepad GPn zu dem Gaterunner 10 fließt, fließt von dem Gatepad GPn durch das erste Kontaktloch 6241 , die leitende Schicht 6141 und das zweite Kontaktloch 6242 zu dem Gaterunner, wie mit den Pfeilen in 5 dargestellt. Ein Strom, der in die entgegen gesetzte Richtung von dem Gaterunner 10 zu dem Gatepad GPn fließt, fließt entlang des selben Strompfades in die entgegen gesetzte Richtung, das heißt durch das zweite Kontaktloch 6242 , die leitende Schicht 6141 und das erste Kontaktloch 6241 zu dem Gatepad GPn. Der elektrische Widerstand ist daher immer derselbe, unabhängig von der Richtung des Stromes. Dies ist jedoch lediglich ein Beispiel.
  • Gemäß einem anderen Beispiel, welches beispielhaft in den 12 und 13 dargestellt ist, fließt ein Strom von dem Gatepad GPn zu dem Gaterunner 10 entlang eines anderen Strompfades als ein Strom der in die entgegengesetzte Richtung von dem Gaterunner 10 zu dem Gatepad GPn fließt. In dem in den 12 und 13 dargestellten Beispiel weist die Widerstandsanordnung Rn einen ersten Widerstandsabschnitt R1n/61n11 , einen zweiten Widerstandsabschnitt R2n/61n12 und eine Diode D1n/70n auf. Der erste Widerstandsabschnitt R1n/61n11 und der zweite Widerstandsabschnitt R2n/61n12 sind in Serie zwischen das Gatepad GPn und den Gaterunner 10 geschaltet. Der erste Widerstandsabschnitt R1n/61n11 weist einen ersten elektrischen Widerstand und der zweite Widerstandsabschnitt R2n/61n12 weist einen zweiten elektrischen Widerstand auf. Der erste elektrische Widerstand und der zweite elektrische Widerstand können identisch sein oder sich voneinander unterscheiden. Die Diode D1n/70n ist parallel zu dem ersten Widerstandsabschnitt R1n/61n11 zwischen das Gatepad GPn und den zweiten Widerstandsabschnitt R2n/61n12 geschaltet. Die Diode D1n/70n befindet sich in einem sperrenden Zustand, wenn ein Strom zwischen dem Gatepad GPn und dem Gaterunner 10 in einer ersten Richtung fließt (wenn eine Spannung einer ersten Polarität (Sperrspannung) an die Diode D1n/70n angelegt wird). Wenn sich die Diode D1n/70n in einem sperrenden Zustand befindet, fließt der Strom daher durch den ersten Widerstandsabschnitt R1n/61n11 und den zweiten Widerstandsabschnitt R2n/61n12 . Der elektrische Widerstand wird in diesem Fall im Wesentlichen durch die Summe des elektrischen Widerstands des ersten Widerstandsabschnitts R1n/61n11 und des elektrischen Widerstands des zweiten Widerstandsabschnitts R2n/61n12 der entsprechenden Widerstandsanordnung Rn bestimmt.
  • Die Diode D1n/70n befindet sich jedoch in einem leitenden Zustand, wenn ein Strom in der entgegengesetzten Richtung fließt (wenn eine Spannung einer zweiten Polarität an die Diode D1n/70n angelegt wird). Wenn die Diode D1n/70n einen Strom leitet, fließt der Strom durch den zweiten Widerstandsabschnitt und durch die Diode D1n/70n anstatt durch den ersten Widerstandsabschnitt R1n/61n11 , wodurch die Diode D1n/70n den ersten Widerstandsabschnitt R1n/61n11 überbrückt. In diesem Fall wird der elektrische Widerstand der Widerstandsanordnung Rn daher im Wesentlichen durch den elektrischen Widerstand des zweiten Widerstandsabschnitts R2n/61n12 bestimmt. Auf diese Weise sind der elektrische Widerstand und somit auch die Schaltgeschwindigkeit unterschiedlich, wenn das Transistorbauelement 30 einschaltet, im Vergleich zu dem elektrischen Widerstand und folglich auch der Schaltgeschwindigkeit beim Ausschalten des Transistorbauelements 30. In manchen Applikationen kann es beispielsweise gewünscht sein, dass die Schaltgeschwindigkeit beim Einschalten des Transistorbauelements 30 schneller ist, als die Schaltgeschwindigkeit beim Ausschalten des Transistorbauelements 30, oder umgekehrt. In dem in 13 dargestellten Beispiel ist die Kathode der Diode D1n mit dem Gatepad GPn und die Anode der Diode ist mit dem gemeinsamen Schaltungsknoten zwischen dem ersten Widerstandsabschnitt R1n und dem zweiten Widerstandsabschnitt R2n verbunden. Dies ist jedoch lediglich ein Beispiel. Gemäß einem anderen Beispiel ist die Anode der Diode D1n mit dem Gatepad GPn und die Kathode der Diode D1n ist mit dem gemeinsamen Schaltungsknoten zwischen dem ersten Widerstandsabschnitt R1n und dem zweiten Widerstandsabschnitt R2n verbunden.
  • Wie beispielhaft in 12 dargestellt, kann der erste Widerstandsabschnitt R1n/61n11 eine leitende Schicht 61n11 , und der zweite Widerstandsabschnitt R2n/61n12 kann eine leitende Schicht 61n12 aufweisen. Die leitende Schicht 61n11 des ersten Widerstandsabschnitts R1n/61n11 kann von der leitenden Schicht 61n12 des zweiten Widerstandsabschnitts R2n/61n12 mittels eines zusätzlichen Isolationsgebietes 13 elektrisch isoliert sein. Das Isolationsgebiet 13 kann durch eine vertikale Säule von Isolationsmaterial gebildet sein, welche in dem Halbleiterkörper 100 gebildet ist. Das heißt, eine Abmessung des Isolationsgebiets 13 in einer horizontalen Richtung x des Halbleiterkörpers 100 ist wesentlich kleiner als eine Abmessung des Isolationsgebiets 13 in der vertikalen Richtung y des Halbleiterkörpers 100. Ein solches Isolationsgebiet 13 ist jedoch optional.
  • Der zweite Widerstandsabschnitt R2n/61n12 ist mit dem Gaterunner 10 über das zweite Kontaktloch 62n2 elektrisch verbunden, wie unter Bezugnahme auf 5 oben beschrieben wurde. Das erste Kontaktloch 62n1 kann jedoch durch drei separate Kontaktlochbereiche gebildet werden, nämlich einen ersten Kontaktlochbereich 62n11 , einen zweiten Kontaktlochbereich 62n12 , und einen dritten Kontaktlochbereich 62n13 . Der erste Kontaktlochbereich 62n11 ist dazu ausgebildet, das Gatepad GPn elektrisch mit dem ersten Widerstandsabschnitt 61n11 zu verbinden, der zweite Kontaktlochabschnitt 62n12 ist dazu ausgebildet, den ersten Widerstandsabschnitt 61n11 elektrisch mit einer dazwischen liegenden Verbindungsschicht 74n zu verbinden, und der dritte Kontaktlochbereich 62n13 ist dazu ausgebildet, die dazwischen liegende Verbindungsschicht 74n elektrisch mit dem zweiten Widerstandsabschnitt 61n12 zu verbinden. Die Diode 70n ist zwischen dem Gatepad GPn und der dazwischen liegenden Verbindungsschicht 74n parallel zu dem ersten Widerstandsabschnitt 61n11 angeordnet. Die Diode 70n kann einen ersten Diodenbereich 71n eines ersten Leitungstyps und wenigstens einen zweiten Diodenbereich 72n , 73n eines zweiten Leitungstyps aufweisen. Beispielsweise kann der erste Diodenbereich 71n ein p-Typ Bereich und der wenigstens eine zweite Diodenbereich 72n , 73n kann ein n-Typ Bereich sein. Gemäß einem anderen Beispiel ist der erste Diodenbereich 71n ein n-Typ Bereich und der wenigstens eine zweite Diodenbereich 72n , 73n kann ein p-Typ Bereich sein. Wie beispielhaft in 12 dargestellt, kann die Diode 70n als sogenannte PIN-Diode implementiert werden, welche ein niedrig dotiertes Drift- oder Basisgebiet 72n zwischen einem ersten Emittergebiet 71n eines ersten Dotierungstyps und einem zweiten Emittergebiet 73n eines zweiten Dotierungstyps aufweist. Eine solche PIN-Diode ist dazu ausgebildet zu sperren, wenn eine Spannung einer ersten Polarität (Sperrspannung) zwischen den ersten und zweiten Emittergebieten 71n , 73n angelegt wird, und einen Strom zu leiten, wenn eine Spannung einer zweiten Polarität zwischen den ersten und zweiten Emittergebieten 71n , 73n angelegt wird. In dem in 12 dargestellten Beispiel ist das erste Emittergebiet 71n benachbart zu dem Gatepad GPn angeordnet und das zweite Emittergebiet 73n ist benachbart zu der dazwischen liegenden Verbindungsschicht 74n angeordnet. Dies ist jedoch lediglich ein Beispiel. In Abhängigkeit von der Richtung in welcher es einem Strom erlaubt sein soll, durch den ersten Widerstandsabschnitt 61n11 zu fließen, können das erste und das zweite Emittergebiet 7 In, 73n auch vertauscht werden.

Claims (15)

  1. Transistorbauelement mit: wenigstens einer Gateelektrode (33); einem Gaterunner (10) der mit der wenigstens einen Gateelektrode (33) verbunden ist und auf einem Halbleiterkörper (100) angeordnet ist; eine Vielzahl von Gatepads (GPn), die auf dem Halbleiterkörper (100) angeordnet sind; und einer Vielzahl von Widerstandsanordnungen (Rn); wobei jedes Gatepad (GPn) elektrisch mit dem Gaterunner (10) über eine entsprechende der Vielzahl von Widerstandsanordnungen (Rn) verbunden ist, wobei jedes der Vielzahl von Gatepads (GPn) mit ein und dem selben Gaterunner (10) verbunden ist; und jede der Widerstandsanordnungen (Rn) einen elektrischen Widerstand aufweist, wobei die Widerstände der Vielzahl von Widerstandsanordnungen (Rn) unterschiedlich sind.
  2. Transistorbauelement nach Anspruch 1, wobei der Gaterunner (10) einen elektrischen Widerstand aufweist; und der elektrische Widerstand wenigstens einer der Vielzahl von Widerstandsanordnungen (Rn) größer ist als der elektrische Widerstand des Gaterunners (10).
  3. Transistorbauelement nach Anspruch 1 oder 2, wobei jede Widerstandsanordnung (Rn) eine erste leitende Schicht (61n1) innerhalb des Halbleiterkörpers (100) aufweist; die erste leitende Schicht (61n1) jeder der Widerstandsanordnungen (Rn) eine erste Dicke (dn) einer vertikalen Richtung (y) des Halbleiterkörpers (100) aufweist; und die ersten Dicken (dn) der ersten leitenden Schichten (61n1) der Vielzahl von Widerstandsanordnungen (Rn) identisch sind.
  4. Transistorbauelement nach einem der Ansprüche 1 bis 3, wobei jede Transistoranordnung (Rn) eine erste leitende Schicht (61n1) innerhalb des Halbleiterkörpers (100) aufweist; die erste leitende Schicht (61n1) jeder der Widerstandsanordnungen (Rn) eine erste Breite (wn) in einer horizontalen Richtung des Halbleiterkörpers (100) aufweist, wobei die horizontale Richtung senkrecht zu der ersten vertikalen Richtung ist; und die ersten Breiten (wn) der ersten leitenden Schichten (61n1) der Vielzahl von Widerstandsanordnungen (Rn) sich voneinander unterscheiden.
  5. Transistorbauelement nach Anspruch 3 oder 4, wobei jede Widerstandsanordnung (Rn) weiterhin aufweist: ein erstes Kontaktloch (62n1) das dazu ausgebildet ist, das entsprechende Gatepad (GPn) mit der ersten leitenden Schicht (61n1) elektrisch zu verbinden; und ein zweites Kontaktloch (62n2) das dazu ausgebildet ist, die entsprechende erste leitende Schicht (61n1) mit dem Gaterunner (10) elektrisch zu verbinden.
  6. Transistorbauelement nach einem der Ansprüche 3 bis 5, wobei die ersten leitenden Schichten (61n1) Polysilizium aufweisen.
  7. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei wenigstens eine der Vielzahl von Widerstandsanordnungen (Rn) eine Diode (70n, D1n), einen ersten Widerstandsabschnitt (61n11, R1n) und einen zweiten Widerstandsabschnitt (61n12, R2n) aufweist, wobei der erste Widerstandsabschnitt (61n11, R1n) und der zweite Widerstandsabschnitt (61n12, R2n) in Serie zueinander zwischen das entsprechende Gatepad (GPn) und den Gaterunner (10) geschaltet sind; und die Diode (70n, D1n) parallel zu dem ersten Widerstandsabschnitt (61n11, R1n) zwischen das entsprechende Gatepad (GPn) und den zweiten Widerstandsabschnitt (61n12, R2n) geschaltet ist.
  8. Transistorbauelement nach Anspruch 7, wobei jeder erste Widerstandsabschnitt (61n11, R1n) einen elektrischen Widerstand aufweist und jeder zweite Widerstandsabschnitt (61n12, R2n) einen elektrischen Widerstand aufweist; wenn ein elektrischer Strom in einer ersten Richtung durch die Widerstandsanordnung (Rn) fließt, sich die Diode (70n,D1n) der entsprechenden Widerstandsanordnung (Rn) in einem leitenden Zustand befindet und der elektrische Widerstand der entsprechenden Widerstandsanordnung (Rn) im Wesentlichen durch den elektrischen Widerstand seines zweiten Widerstandsabschnitts (61n12, R2n) bestimmt wird; und wenn ein elektrischer Strom durch die Widerstandsanordnung (Rn) in einer zweiten Richtung fließt, sich die Diode (70n,D1n) der entsprechenden Widerstandsanordnung (Rn) in einem sperrenden Zustand befindet und der elektrische Widerstand der entsprechenden Widerstandsanordnung (Rn) im Wesentlichen durch die Summe des elektrischen Widerstands des ersten Widerstandsabschnitts (61n11) und des elektrischen Widerstands des zweiten Widerstandsabschnitts (61n12) der entsprechenden Widerstandsanordnung (Rn) bestimmt wird.
  9. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (100) eine rechteckige Form aufweist und jedes der wenigstens zwei Gatepads (GPn) in einer Ecke des Halbleiterkörpers (100) angeordnet ist.
  10. Transistorbauelement nach Anspruch 5, weiterhin aufweisend wenigstens ein drittes Kontaktloch (62n3) das dazu ausgebildet ist, den Gaterunner (10) mit der wenigstens einen Gateelektrode (33) elektrisch zu verbinden.
  11. Transistorbauelement nach einem der vorhergehenden Ansprüche, weiterhin aufweisend: eine Vielzahl von Transistorzellen (30), wobei jede ein Sourcegebiet (31) und ein Bodygebiet (32) aufweist, die in den Halbleiterkörper (100) integriert sind, wobei das Bodygebiet (32) benachbart zu der wenigstens einen Gateelektrode (33) angeordnet ist und von der wenigstens einen Gateelektrode (33) durch ein Gatedielektrikum (32) dielektrisch isoliert wird.
  12. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei die wenigstens eine Gateelektrode (33) eine Vielzahl langgestreckter Gateelektroden aufweist.
  13. Transistorbauelement nach einem der vorhergehenden Ansprüche, wobei die wenigstens eine Gateelektrode (33) eine gitterförmige Gateelektrode aufweist.
  14. Verfahren, das aufweist: Ausbilden eines Gaterunners (10) auf einem Halbleiterkörper (100); Ausbilden einer Vielzahl von Gatepads (GPn) auf dem Halbleiterkörper (100); und Ausbilden einer Vielzahl von Widerstandsanordnungen (Rn) in dem Halbleiterkörper (100); wobei jede der Vielzahl von Widerstandsanordnungen (Rn) dazu ausgebildet ist, eines der Gatepads (GPn) mit dem Gaterunner (10) elektrisch zu verbinden, wobei jedes der Vielzahl von Gatepads (GPn) mit ein und dem selben Gaterunner (10) verbunden ist; und jede der Vielzahl von Widerstandsanordnungen (Rn) dazu ausgebildet ist, einen unterschiedlichen elektrischen Widerstand zwischen dem Gaterunner (10) und dem entsprechenden Gatepad (GPn) bereitzustellen.
  15. Verfahren nach Anspruch 14, wobei das Ausbilden einer Vielzahl von Widerstandsanordnungen (Rn) in dem Halbleiterkörper (100) weiterhin aufweist: Ausbilden einer Vielzahl von ersten Widerstandsabschnitten (61n11, R1n) und einer Vielzahl von zweiten Widerstandsabschnitten (61n12, R2n), wobei ein erster Widerstandsabschnitt (61n11, R1n) und ein entsprechender zweiter Widerstandsabschnitt (61n12, R2n) in Serie zueinander zwischen eines der entsprechenden Gatepads (GPn) und den Gaterunner (10) geschaltet sind; und Ausbilden einer Vielzahl von Dioden (70n, D1n), wobei jede der Dioden (70n, D1n) parallel zu einem der ersten Widerstandsabschnitte (61n11, R1n) zwischen das entsprechende Gatepad (GPn) und den zweiten Widerstandsabschnitt (61n12, R2n) geschaltet ist.
DE102018108561.3A 2018-04-11 2018-04-11 Transistorbauelement mit gate-widerstand Active DE102018108561B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018108561.3A DE102018108561B3 (de) 2018-04-11 2018-04-11 Transistorbauelement mit gate-widerstand
US16/380,762 US10811529B2 (en) 2018-04-11 2019-04-10 Transistor device with gate resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018108561.3A DE102018108561B3 (de) 2018-04-11 2018-04-11 Transistorbauelement mit gate-widerstand

Publications (1)

Publication Number Publication Date
DE102018108561B3 true DE102018108561B3 (de) 2019-08-14

Family

ID=67399871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018108561.3A Active DE102018108561B3 (de) 2018-04-11 2018-04-11 Transistorbauelement mit gate-widerstand

Country Status (2)

Country Link
US (1) US10811529B2 (de)
DE (1) DE102018108561B3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100024752A1 (it) * 2021-09-28 2023-03-28 St Microelectronics Srl Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181627A1 (en) 2009-01-16 2010-07-22 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
GB2506141A (en) 2012-09-21 2014-03-26 Rolls Royce Plc Distributed power semiconductor device
DE102016118499A1 (de) 2016-09-29 2018-03-29 Infineon Technologies Dresden Gmbh Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592006A (en) * 1994-05-13 1997-01-07 International Rectifier Corporation Gate resistor for IGBT
JP4860102B2 (ja) * 2003-06-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5098214B2 (ja) * 2006-04-28 2012-12-12 日産自動車株式会社 半導体装置およびその製造方法
DE102008023217A1 (de) * 2008-05-19 2009-11-26 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Verfahren zur ortsbezogenen Betriebstemperatureinstellung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
US9620498B2 (en) * 2014-07-26 2017-04-11 Alpha And Omega Semiconductor Incorporated Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US10566324B2 (en) * 2017-05-18 2020-02-18 General Electric Company Integrated gate resistors for semiconductor power conversion devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181627A1 (en) 2009-01-16 2010-07-22 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
GB2506141A (en) 2012-09-21 2014-03-26 Rolls Royce Plc Distributed power semiconductor device
DE102016118499A1 (de) 2016-09-29 2018-03-29 Infineon Technologies Dresden Gmbh Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Also Published As

Publication number Publication date
US10811529B2 (en) 2020-10-20
US20190319124A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
DE102008064686B4 (de) Halbleitervorrichtung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE19620021B4 (de) Halbleitervorrichtung des Grabentyps
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE19701189B4 (de) Halbleiterbauteil
DE102006056809B9 (de) Anschlussstruktur für ein elektronisches Bauelement
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE112013007363B4 (de) Halbleitervorrichtung
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
DE102017105548A1 (de) Halbleitervorrichtung, die eine gatekontaktstruktur enthält
DE102007024112A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE1810322B2 (de) Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102018108561B3 (de) Transistorbauelement mit gate-widerstand
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE102019129109A1 (de) Halbleitervorrichtung
DE102019128071B3 (de) Transistorbauelement
DE19902749A1 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE102020000633A1 (de) Elektronische vorrichtung mit einem halbleiterkörper oder einer isolationsstruktur in einem graben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative