IT202100024752A1 - Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione - Google Patents

Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione Download PDF

Info

Publication number
IT202100024752A1
IT202100024752A1 IT102021000024752A IT202100024752A IT202100024752A1 IT 202100024752 A1 IT202100024752 A1 IT 202100024752A1 IT 102021000024752 A IT102021000024752 A IT 102021000024752A IT 202100024752 A IT202100024752 A IT 202100024752A IT 202100024752 A1 IT202100024752 A1 IT 202100024752A1
Authority
IT
Italy
Prior art keywords
region
gate
forming
functional layer
doped region
Prior art date
Application number
IT102021000024752A
Other languages
English (en)
Inventor
Mario Giuseppe Saggio
Alfio Guarnera
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000024752A priority Critical patent/IT202100024752A1/it
Priority to EP22195558.6A priority patent/EP4156241A1/en
Priority to JP2022146275A priority patent/JP2023049005A/ja
Priority to US17/945,530 priority patent/US20230097579A1/en
Priority to CN202222562704.0U priority patent/CN219513096U/zh
Priority to CN202211183677.4A priority patent/CN115881670A/zh
Publication of IT202100024752A1 publication Critical patent/IT202100024752A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
?DISPOSITIVO DI POTENZA IN CARBURO DI SILICIO CON RESISTENZA INTEGRATA E RELATIVO PROCEDIMENTO DI FABBRICAZIONE?
La presente invenzione ? relativa ad un dispositivo di potenza in carburo di silicio con resistenza integrata e ad un relativo procedimento di fabbricazione.
Sono noti dispositivi elettronici a semiconduttore, in particolare transistori MOSFET (?Metal Oxide Semiconductor Field-Effect Transistor?), ad esempio per applicazioni di elettronica di potenza, realizzati a partire da un substrato di carburo di silicio.
Tali dispositivi risultano vantaggiosi grazie alle favorevoli propriet? chimico-fisiche del carburo di silicio. Ad esempio, il carburo di silicio presenta generalmente una banda proibita superiore rispetto al silicio, comunemente utilizzato nei dispositivi elettronici. Di conseguenza, anche con spessori relativamente ridotti, il carburo di silicio ha una tensione di rottura maggiore rispetto al silicio e quindi pu? essere vantaggiosamente utilizzato in applicazioni ad alta tensione, elevata potenza ed elevata temperatura.
In particolare, grazie alla qualit? cristallina ed alla disponibilit? su larga scala, il carburo di silicio con politipo esagonale (4H-SiC) pu? essere utilizzato per applicazioni di elettronica di potenza.
In modo noto, nell?utilizzo di dispositivi, in particolare transistori MOSFET, per applicazioni ad alta potenza una soluzione comune ? rappresentata dal parallelo di molti dispositivi al fine di ridurre la resistenza in conduzione (cosiddetta RON).
Questo approccio pu? tuttavia portare allo squilibrio tra i dispositivi in parallelo producendo una perdita di efficienza.
Per evitare sbilanciamenti, ? stato proposto di inserire una resistenza, avente opportuno valore, in serie al contatto di gate dei dispositivi MOSFET, per aggiungere una resistenza controllata nella polarizzazione delle strutture di gate degli stessi dispositivi MOSFET.
In particolare, una prima soluzione nota prevede l?impiego di resistenze discrete (ovvero, non realizzate in tecnologia integrata all?interno della piastrina, ?die?, dei dispositivi MOSFET, durante la loro fabbricazione) montate in maniera separata nel circuito stampato a cui sono accoppiati gli stessi dispositivi MOSFET.
Un?altra soluzione nota prevede di integrare la resistenza serie all?interno della piastrina dei dispositivi MOSFET, realizzandola mediante definizione fotolitografica di un relativo strato di gate, di silicio policristallino, in prossimit? della piazzola di contatto di gate.
Entrambe le soluzioni non sono tuttavia del tutto soddisfacenti.
L?introduzione di una resistenza in serie prima del contatto di gate da parte di una resistenza discreta ha, come svantaggio, un costo di produzione pi? elevato e un problema di perdita di rendimento.
La soluzione che prevede l?aggiunta di una resistenza in polisilicio definita fotolitograficamente ? soggetta ad un?elevata variabilit? (spread) tra i wafer prodotti e con la temperatura di lavoro.
La presente soluzione si prefigge lo scopo di risolvere i problemi precedentemente evidenziati, per la realizzazione di dispositivi di potenza in carburo di silicio con resistenza integrata aventi caratteristiche migliorate.
Secondo la presente soluzione vengono pertanto forniti un dispositivo in carburo di silicio ed un relativo procedimento di fabbricazione, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione, ne viene ora descritta una forma di realizzazione preferita, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- la Figura 1A ? una vista in pianta schematica di una porzione di un dispositivo in carburo di silicio, di tipo noto;
- la Figura 1B ? una sezione di una porzione del dispositivo di Figura 1A, lungo la linea di sezione I-I;
- la Figura 2A ? una vista in pianta schematica di un dispositivo in carburo di silicio, secondo una forma di realizzazione della presente soluzione
- la Figura 2B ? una sezione di una porzione del dispositivo di Figura 2A, lungo la linea di sezione II-II;
- le Figure 3 e 4 mostrano una rispettiva sezione di una porzione di un dispositivo in carburo di silicio, secondo rispettive forme di realizzazione della presente soluzione; e
- le Figure 5A-5G sono sezioni del dispositivo in carburo di silicio di Figure 2A-2B, in fasi successive di un relativo procedimento di fabbricazione.
Come sar? del resto descritto in dettaglio nel seguito, un aspetto della presente soluzione prevede di sfruttare, per la realizzazione integrata della suddetta resistenza serie, una caratteristica peculiare del processo di fabbricazione dei dispositivi in carburo di silicio.
In particolare, dato che l?attivazione delle regioni drogate impiantate nel substrato di carburo di silicio viene eseguita a una elevata temperatura (~1800?C) non compatibile con alcun materiale che venga realizzato al di sopra del substrato stesso, le stesse regioni drogate impiantate vengono realizzate prima della definizione dell?area attiva e della realizzazione delle strutture di gate (e delle relative strutture di contatto e metallizzazioni).
Grazie a questa caratteristica, ? dunque possibile localizzare regioni drogate sostanzialmente ovunque si desideri all?interno del substrato di carburo di silicio.
Secondo un aspetto della presente soluzione, tale caratteristica viene sfruttata in modo da localizzare in una regione di bordo del dispositivo regioni opportunamente drogate atte a formare una resistenza isolata all?interno del substrato di carburo di silicio.
In particolare, tale resistenza viene utilizzata come una resistenza serie integrata, inserita prima del contatto di gate del dispositivo.
Con riferimento alle Figure 1A e 1B viene dapprima mostrato (rispettivamente in una vista in pianta schematica e semplificata ed in una relativa vista in sezione) un dispositivo in carburo di silicio, in particolare un dispositivo MOSFET di potenza, di tipo standard, privo della suddetta resistenza serie integrata; in modo qui non illustrato, la resistenza serie ? ad esempio realizzata in maniera discreta in una scheda a circuito stampato a cui ? accoppiato lo stesso dispositivo MOSFET.
Il dispositivo MOSFET di potenza, indicato con 1, ? realizzato in una piastrina (die) 2 di materiale semiconduttore, comprendente carburo di silicio. Il die 2 ha, in pianta, una forma genericamente rettangolare o quadrata in un piano orizzontale xy, i cui bordi e spigoli corrispondono alle cosiddette ?scribe line? o linee di taglio (di cui una ? indicata con LT in Figura 1A), in corrispondenza delle quali la fetta (wafer) di materiale semiconduttore di partenza ? stata tagliata.
Il die 2 comprende uno strato funzionale (un substrato o uno strato epitassiale formato al di sopra dello stesso strato funzionale) 4, di carburo di silicio (SiC), avente un primo tipo di conducibilit?, ad esempio di tipo N, con una superficie superiore 4a.
Nello strato funzionale 4 si definiscono un?area periferica o di bordo 2a, adiacente alle linee di taglio LT, destinata ad ospitare una struttura di terminazione di bordo del dispositivo MOSFET di potenza 1, ed un?area centrale o attiva 2b, in cui ? fisicamente realizzato il dispositivo MOSFET di potenza 1, comprendente, in modo noto una pluralit? di unit? o celle elementari 3, in particolare transistori MOSFET (per semplicit?, una soltanto di tali celle elementari 3 viene mostrata in Figura 1B).
In caso di configurazione a conduzione verticale, lo strato funzionale 4 costituisce una regione di drain comune per la pluralit? di unit? elementari 3 che formano il dispositivo MOSFET di potenza 1.
La suddetta struttura di terminazione di bordo comprende una regione di terminazione di bordo 5 configurata ad anello (nel seguito richiamata semplicemente come regione di anello 5), in particolare una regione drogata con un secondo tipo di conducibilit?, di tipo P, a bassa concentrazione, formata in una porzione superficiale dello strato funzionale 4. La regione di anello 5 ? realizzata nell?area di bordo 2a e circonda completamente l?area attiva 2b (formando, appunto, un anello intorno ad essa).
All?interno dell?area attiva 2b ed in corrispondenza della porzione superficiale dello strato funzionale 4, sono presenti sacche di body 6, aventi il secondo tipo di conducibilit?, di tipo P, una per ciascuna unit? elementare 3 del dispositivo MOSFET di potenza 1.
All?interno di ciascuna sacca di body 6 sono realizzate regioni di source 8, aventi il primo tipo di conducibilit?, di tipo N, disposte al di sotto di rispettive strutture di gate 3?; ed inoltre regioni drogate di arricchimento 7, di tipo P<+ >(ad elevata concentrazione di droganti), destinate a realizzare il contatto elettrico verso una metallizzazione comune di body e di source del dispositivo MOSFET di potenza 1.
In particolare, nella regione di sovrapposizione tra l?area attiva 2b e l?area di bordo 2a, una sacca di body pi? esterna (indicata con 6?) si raccorda alla regione di anello 5, mediante una regione drogata di raccordo 9, anch?essa ad elevato drogaggio, di tipo P<+>.
Il dispositivo MOSFET di potenza 1 comprende inoltre, al di sopra della superficie anteriore 4a dello strato funzionale 4: un sottile primo strato dielettrico (ad esempio di ossido di silicio) 12, a partire dal quale sono formate, in area attiva 2b, le regioni di ossido di gate delle unit? elementari 3 del dispositivo MOSFET di potenza 1; ed una regione di ossido spesso 13, in corrispondenza dell?area di bordo 2a, al di sopra della regione di anello 5.
Al di sopra del suddetto primo strato dielettrico 12 e della regione di ossido spesso 13 ? presente uno strato di gate (di polisilicio o altro materiale conduttore) 14, che, al di sopra delle regioni di ossido di gate, ? definito in modo da realizzare le regioni di elettrodo delle strutture di gate (indicate con 3?) delle unit? elementari 3 del dispositivo MOSFET di potenza 1. Lo stesso strato di gate 14 si estende in maniera continua al di sopra della regione di ossido spesso 13 in area di bordo 2a.
Un secondo strato dielettrico (ad esempio di ossido di campo) 15 ricopre il suddetto strato di gate 14. Tale secondo strato dielettrico 15 presenta aperture 15? in corrispondenza dell?area di bordo 2a ed ? sovrastato da una piazzola di contatto di gate 18, di materiale metallico, che, attraverso tali aperture, contatta lo strato di gate 14; tale piazzola di contatto di gate 18 ? accessibile dall?esterno del dispositivo MOSFET di potenza 1 e viene in uso accoppiata elettricamente, mediante saldatura, ad un filo elettrico di gate 17 per la polarizzazione ed il trasporto dei segnali dalle, e verso le, strutture di gate 3? del dispositivo MOSFET di potenza 1.
Inoltre, lo stesso secondo strato dielettrico 15 ed il suddetto primo strato dielettrico 12 sono sovrastati ed attraversati, in area attiva 2b, da una metallizzazione di source 16, che si estende in modo da contattare, e cortocircuitare tra loro, le sacche di body 6 e le regioni di source 8 delle varie unit? elementari 3 del dispositivo MOSFET di potenza 1.
In particolare, regioni di contatto 19, ad esempio di siliciuro, realizzano il contatto elettrico tra la suddetta metallizzazione di source 16 e le suddette regioni di source 8 e sacche di body 6.
Come evidenziato in particolare in Figura 1A, il dispositivo MOSFET di potenza comprende inoltre una metallizzazione di gate 20, che ? raccordata alla piazzola di contatto di gate 18 in corrispondenza dell?area di bordo 2a e presenta una estensione lineare (nell?esempio lungo un primo asse x del piano orizzontale xy) in area attiva 2b, dove contatta, attraversando il secondo strato dielettrico 15, le strutture di gate 3? delle unit? elementari 3 (in maniera non illustrata in dettaglio; le stesse unit? elementari 3 avendo in generale una estensione ortogonale a tale estensione lineare della metallizzazione di gate 20, nell?esempio lungo un secondo asse y del piano orizzontale xy).
Con riferimento alle Figure 2A e 2B viene ora mostrato (nuovamente in una vista in pianta schematica e semplificata ed in una vista in sezione, in maniera analoga alle suddette Figure 1A e 1B) un dispositivo in carburo di silicio, in particolare un dispositivo MOSFET di potenza, qui indicato con 100, dotato di una resistenza serie integrata prima del contatto di gate.
Il dispositivo MOSFET di potenza 100 ? in generale realizzato in maniera corrispondente al suddetto dispositivo MOSFET di potenza 1 (elementi corrispondenti vengono pertanto indicati con gli stessi numeri di riferimento), con la differenza per? di comprendere, in corrispondenza ed all?interno dell?area di bordo 2a, un resistore integrato 30, interposto tra la piazzola di contatto di gate 18 e le strutture di gate 3? (essendo disposto in serie alla stessa piazzola di contatto di gate 18).
In dettaglio, tale resistore integrato 30 ? definito da una regione drogata 32, nell?esempio di tipo N<+ >(ad elevata concentrazione di droganti) realizzata, ad esempio mediante impianto di atomi droganti, in corrispondenza della superficie anteriore 4a dello strato funzionale 4.
Come mostrato in Figura 2A, in una possibile implementazione, tale regione drogata 32 pu? avere, in pianta (nel suddetto piano orizzontale xy), una conformazione ad anello, con un?estensione orizzontale che circonda la suddetta piazzola di contatto di gate 18.
Nella forma di realizzazione illustrata nella suddetta Figura 2B, tale regione drogata 32 ? realizzata all?interno di una sacca isolata 34, nell?esempio con drogaggio di tipo P (analogamente alle suddette sacche di body 6) disposta a sua volta all?interno della regione di anello 5. Nella forma di realizzazione illustrata, uno spessore (lungo un asse z ortogonale al suddetto piano orizzontale xy) della sacca isolata 34 ? minore di un corrispondente spessore della regione di anello 5.
Secondo un aspetto della presente soluzione, la suddetta piazzola di contatto di gate 18 non contatta in questo caso direttamente lo strato di gate 14 e la stessa piazzola di contatto di gate 18 non ? raccordata direttamente con la metallizzazione di gate 20.
La piazzola di contatto di gate 18 contatta infatti, all?interno di una apertura 13? realizzata attraverso la regione di ossido spesso 13, una prima estremit? del resistore integrato 30 e della relativa regione drogata 32, tramite una rispettiva prima regione di contatto 36a, ad esempio di siliciuro.
Una seconda estremit? dello stesso resistore integrato 30 e della relativa regione drogata 32 ? collegata elettricamente alla suddetta metallizzazione di gate 20, tramite una rispettiva seconda regione di contatto 36b, ad esempio di siliciuro, disposta nella stessa apertura 13?.
La stessa metallizzazione di gate 20 contatta in questo caso lo strato di gate 14, nella forma di realizzazione illustrata, attraverso una singola apertura 15? che attraversa il secondo strato dielettrico 15.
Il filo elettrico di gate 17 contatta anche in questo caso la piazzola di contatto di gate 18, al di sotto della quale non ? presente per? lo strato di gate 14, ma sono presenti soltanto il secondo strato dielettrico 15 e la regione di ossido spesso 13. In altre, parole, la piazzola di contatto di gate 18 ? disposta direttamente al di sopra della regione dielettrica formata dalla regione di ossido spesso 13 e dal secondo strato dielettrico 15, per una sua intera estensione orizzontale.
Il suddetto strato di gate 14 si ferma infatti in questa forma di realizzazione in corrispondenza di una regione iniziale dell?area di bordo 2a, prima della suddetta seconda estremit? del resistore integrato 30.
Inoltre, la piazzola di contatto di gate 18 e la metallizzazione di gate 20 sono in questo caso isolate elettricamente, essendo separate, al di sopra della superficie superiore 4a del substrato 4, da una porzione di separazione 38 del suddetto secondo strato dielettrico 15.
Si noti che in questa forma di realizzazione, il valore di resistenza del resistore integrato 30 pu? ad esempio essere compreso nell?intervallo tra 0,1 e 200 ?.
Come mostrato nella Figura 3, una variante realizzativa del dispositivo MOSFET di potenza 100 prevede che la suddetta regione drogata 32 del resistore integrato 30 sia formata, anzich? in una rispettiva sacca, all?interno della suddetta regione drogata di raccordo 9, ad elevato drogaggio, di tipo P<+>, che raccorda la sacca di body pi? esterna 6? alla regione di anello 5.
In questo caso, tale regione drogata di raccordo 9 si stende dunque (nell?esempio lungo il primo asse x) all?interno della regione di anello 5, fino a raggiungere l?area dedicata alla formazione del resistore integrato 30.
In questa forma di realizzazione, il valore di resistenza del resistore integrato 30 essere maggiore di 200 ?.
Come mostrato nella Figura 4, una ulteriore variante realizzativa del dispositivo MOSFET di potenza 100 prevede che la regione drogata 32 del resistore integrato 30 sia invece formata direttamente nella regione di anello 5, senza che sia presente una sacca dedicata.
In questa forma di realizzazione, il valore di resistenza del resistore integrato 30 pu? ad esempio essere compreso nell?intervallo tra 0,001 e 0,1 ?.
Con riferimento dapprima alla Figura 5A viene ora descritto un possibile procedimento di fabbricazione del dispositivo MOSFET di potenza 100, con particolare riferimento alla soluzione realizzativa mostrata in Figura 2A e 2B (analoghe considerazioni possono tuttavia essere replicate, come sar? del resto evidente, per le varianti realizzative di Figura 3 e Figura 4).
Tale procedimento di fabbricazione si discosta da un flusso di processo ?standard? (ad esempio, per la realizzazione del dispositivo MOSFET di potenza 1, di tipo noto, mostrato nelle Figure 1A e 1B) solamente per la realizzazione, nell?area di bordo 2a, del suddetto resistore integrato 30, non richiedendo dunque modifiche sostanziali allo stesso flusso di processo standard.
In dettaglio, figura 5A, attraverso una maschera sul fronte 40, opportunamente sagomata con tecniche di fotolitografia, vengono dapprima realizzati gli impianti di body, di tipo P, per la formazione all?interno dello strato funzionale 4 delle sacche di body 6 in area attiva 2b, comprese la sacca di body pi? esterna 6? destinata a raccordarsi alla regione di anello 5 (che sar? formata in seguito).
Secondo un aspetto della presente soluzione, in questa fase di impianto e attraverso la stessa maschera sul fronte 40, viene inoltre realizzata la sacca isolata 34, con drogaggio di tipo P (analogamente alle suddette sacche di body 6), all?interno dell?area di bordo 2a.
Quindi, Figura 5B, attraverso la maschera sul fronte 40, con nuova opportuna sagomatura, vengono realizzati gli impianti di source, di tipo N<+>, per la formazione delle regioni di source 8 in area attiva 2b, all?interno delle rispettive sacche di body 6.
Secondo un aspetto della presente soluzione, in questa fase di impianto e attraverso la stessa maschera sul fronte 40, viene inoltre realizzata la regione drogata 32 del resistore integrato 30 in area di bordo 2a, in questo caso all?interno della sacca isolata 34.
Successivamente, Figura 5C, attraverso la maschera sul fronte 40, con nuova opportuna sagomatura, vengono realizzati gli impianti di tipo P<+ >(con drogaggio maggiore rispetto a quello delle sacche di body 6), per la formazione delle regioni drogate di arricchimento 7 nelle rispettive sacche di body 6 in area attiva 2b ed inoltre della regione drogata di raccordo 9, tra la stessa area attiva 2b e l?area di bordo 2a.
Quindi, Figura 5D, attraverso la maschera sul fronte 40, con nuova opportuna sagomatura, viene realizzato l?impianto di tipo P, a ridotto drogaggio (minore rispetto a quello delle sacche di body 6), per la formazione della regione di anello 5, che, secondo la presente soluzione, racchiude in area di bordo 2a la suddetta sacca isolata 34 in cui ? formata la regione drogata 32 del resistore integrato 30.
Il procedimento di fabbricazione procede dunque con la rimozione della maschera sul fronte 40 e con l?attivazione dei droganti precedentemente impiantati, in particolare con riscaldamento ad elevata temperatura (intorno a 1800 ?C).
Successivamente, come mostrato in Figura 5E, vengono formate in area attiva 2b le strutture di gate 3? delle unit? elementari 3 del dispositivo MOSFET di potenza 1, mediante la formazione e opportuna sagomatura fotolitografica del primo strato dielettrico 12, dello strato di gate 14 e del secondo strato dielettrico 15. Vengono inoltre formate all?interno di ciascuna sacca di body 6 le regioni di contatto 19, di siliciuro.
Secondo un aspetto della presente soluzione, durante le stesse fasi di processo, in corrispondenza dell?area di bordo 2a, la regione di ossido spesso 13 e successivamente lo strato di gate 14 ed il secondo strato dielettrico 15 vengono definiti fotolitograficamente per formare l?apertura 13?; vengono inoltre formate all?interno di tale apertura 13? la prima e la seconda regione di contatto 36a, 36b, anch?esse in siliciuro, a contatto della prima, rispettivamente, la seconda estremit? della regione drogata 32. Le stesse prima e seconda regione di contatto 36a, 36b sono separate e isolate elettricamente dalla porzione di separazione 38 del suddetto secondo strato dielettrico 15.
Successivamente, Figura 5F, tramite processo fotolitografico, viene definita la singola apertura 15? che attraversa il secondo strato dielettrico 15, per accedere al sottostante strato di gate 14, in corrispondenza dell?inizio dell?area di bordo 2a, prima della suddetta seconda regione di contatto 36b.
Il procedimento di fabbricazione prosegue quindi, Figura 5G, con la deposizione di uno strato metallico, ad esempio di una lega di alluminio silicone e rame (AlSiCu), e la sua definizione fotolitografica per la formazione delle suddette piazzola di contatto di gate 18, metallizzazione di gate source 16 e metallizzazione di gate 20.
Si arriva in tal modo alla formazione del dispositivo MOSFET di potenza 100, mostrato in tale Figura 5G ed inoltre nelle suddette Figure 2A e 2B.
I vantaggi della presente soluzione emergono in maniera evidente dalla descrizione precedente.
In ogni caso, si sottolinea nuovamente che tale soluzione consente di migliorare l?efficienza, le prestazioni e l?affidabilit? di dispositivi di potenza, in particolare transistori MOSFET, realizzati a partire da substrati di carburo di silicio.
In modo specifico, la presente soluzione consente di ottenere resistori integrati in serie al contatto di gate con un valore di resistenza molto preciso e controllabile, regolato dalle propriet? del carburo di silicio impiantato di tipo N. In particolare, il comportamento in temperatura ? regolato da propriet? fisiche molto stabili.
Tale valore di resistenza risulta inoltre avere una variabilit? molto bassa da die a die e rispetto ai lotti di fabbricazione.
Vantaggiosamente, il valore di resistenza pu? essere regolato in modo preciso in funzione della geometria della regione drogata 32; ad esempio, tale regione drogata 32 potrebbe non avere una conformazione completa ad anello, come mostrato in Figura 2A, ma essere limitata solamente ad alcune porzioni dello stesso anello. Inoltre, come indicato in precedenza, tale valore di resistenza pu? essere regolato variando la disposizione confinata ed isolata della stessa regione drogata 32 in una regione a bassa o alta concentrazione di drogante (rispettivamente per avere un basso valore di resistenza o un valore di resistenza elevato, come evidenziato in precedenza con riferimento alle varianti di Figure 3 e 4).
Vantaggiosamente, la presente soluzione non richiede fasi aggiuntive nel procedimento di fabbricazione, essendo infatti richieste solamente limitate modifiche alle fasi di un procedimento di fabbricazione di tipo standard.
Inoltre, risulta vantaggiosa la possibilit? di accoppiare il filo elettrico di gate 17 alla piazzola di contatto di gate 18 in un?area priva di sottostante polisilicio (limitando in tal modo la difettosit? dello strato di gate 14).
Il risultante dispositivo transistore MOSFET, realizzato in accordo con la presente soluzione, pu? quindi trovare vantaggioso utilizzo in svariati ambiti di applicazione quali ad esempio in alimentatori e gruppi di continuit? UPS con fattore di correzione di potenza (PFC), in sistemi fotovoltaici, sistemi di distribuzione di energia, motori industriali e veicoli elettrici.
Risulta infine chiaro che a quanto qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall?ambito di protezione della presente invenzione, come definito nelle rivendicazioni allegate.
In particolare, si evidenzia che la presente soluzione pu? trovare vantaggiosa applicazione in differenti dispositivi transistore MOSFET in carburo di silicio, ad esempio in dispositivi VDMOS di segnale o di potenza, IGBT (comprendenti un transistore MOSFET), IP (Intelligent Power) MOSFET, ad esempio per applicazioni automotive, in generale in transistori MOSFET sia a canale N che a canale P.

Claims (20)

RIVENDICAZIONI
1. Dispositivo di potenza in carburo di silicio (100), comprendente:
- uno strato funzionale (4) di carburo di silicio, includente un?area di bordo (2a) ed un?area attiva (2b), circondata da detta area di bordo (2a);
- strutture di gate (3?) formate al di sopra di una superficie superiore (4a) di detto strato funzionale (4) in detta area attiva (2b); ed
- una piazzola di contatto di gate (18) per la polarizzazione di dette strutture di gate (3?),
caratterizzato dal fatto di comprendere inoltre:
un resistore integrato (30) includente una regione drogata (32), di un primo tipo di conducibilit? (N<+>), disposta in corrispondenza della superficie anteriore (4a) di detto strato funzionale (4) in detta area di bordo (2a), in cui detto resistore integrato (30) ? configurato in modo da definire una resistenza isolata in detto strato funzionale (4), interposta tra detta piazzola di contatto di gate (18) e dette strutture di gate (3?).
2. Dispositivo secondo la rivendicazione 1, in cui detta piazzola di contatto di gate (18) ? disposta in corrispondenza di detta area di bordo (2a) e contatta elettricamente una prima estremit? di detta regione drogata (32) tramite una rispettiva prima regione di contatto (36a); comprendente inoltre una metallizzazione di gate (20), che ? configurata in modo da contattare dette strutture di gate (3?) in area attiva (2b) e contatta elettricamente una seconda estremit? di detta regione drogata (32) tramite una rispettiva seconda regione di contatto (36b).
3. Dispositivo secondo la rivendicazione 2, comprendente una regione di terminazione di bordo (5) in detta area di bordo (2a) costituita da una regione drogata avente un secondo tipo di conducibilit? (P) e un primo livello di drogaggio, disposta in prossimit? di detta superficie superiore (4a) di detto strato funzionale (4).
4. Dispositivo secondo la rivendicazione 3, in cui detta regione drogata (32) ? confinata all?interno di una sacca isolata (34) avente il secondo tipo di conducibilit? (P) ed un secondo livello di drogaggio, maggiore di detto primo livello di drogaggio; detta sacca isolata (34) essendo disposta all?interno di detta regione di terminazione di bordo (5).
5. Dispositivo secondo la rivendicazione 3, in cui detta regione drogata (32) ? confinata all?interno di detta regione di terminazione di bordo (5).
6. Dispositivo secondo la rivendicazione 3, comprendente inoltre in area attiva (2b) sacche di body (6) aventi detto secondo tipo di conducibilit?, formate all?interno di detto strato funzionale (4); in cui detta regione di anello (5) ? raccordata ad una sacca di body (6?) disposta pi? esternamente rispetto a detta area attiva (2b) in prossimit? di detta area di bordo (2a) mediante una regione drogata di raccordo (9), avente detta secondo tipo di conducibilit? ed un terzo livello di drogaggio, maggiore di detto primo livello di drogaggio; in cui detta regione drogata (32) ? confinata all?interno di detta regione drogata di raccordo (9).
7. Dispositivo secondo una qualsiasi delle rivendicazioni 2-6, comprendente una regione dielettrica esterna (13, 15) disposta al di sopra della superficie anteriore (4a) di detto strato funzionale (4), in corrispondenza dell?area di bordo (2a); in cui un?apertura (13?) attraversa detta regione dielettrica esterna (13, 15), e dette prima e seconda regione di contatto (36a, 36b) sono disposte in corrispondenza di detta apertura (13?), separate elettricamente tra loro.
8. Dispositivo secondo la rivendicazione 7, in cui detta piazzola di gate (18) ? disposta direttamente al di sopra di detta regione dielettrica esterna (13, 15), per una sua estensione orizzontale.
9. Dispositivo secondo la rivendicazione 7 o 8, comprendente uno strato conduttivo di gate (14), collegato a dette strutture di gate (3?) in area attiva (2b) ed estendentesi fino a detta area di bordo (2a), terminando prima di detta apertura (13?).
10. Dispositivo secondo una qualsiasi delle rivendicazioni 2-9, in cui detta regione drogata (32) ha una estensione ad anello intorno a detta piazzola di gate (18) in un piano orizzontale (xy) parallelo a detta superficie anteriore (4a) di detto strato funzionale (4).
11. Dispositivo secondo una qualsiasi delle rivendicazioni precedenti, comprendente una pluralit? di unit? elementari a transistore MOSFET (3) disposte in detta area attiva (2b), comprendenti, ciascuna, una rispettiva di dette strutture di gate (3?), una rispettiva sacca di body (6) avente un secondo tipo di conducibilit?, formata all?interno di detto strato funzionale (4), ed inoltre almeno una rispettiva regione di source (8) avente detto primo tipo di conducibilit?, formata all?interno di dette sacche di body (6), al di sotto della rispettiva struttura di gate (3?).
12. Procedimento di fabbricazione di un dispositivo di potenza in carburo di silicio (100), comprendente:
- formare uno strato funzionale (4) di carburo di silicio ed includente un?area di bordo (2a) ed un?area attiva (2b), circondata da detta area di bordo (2a);
- formare strutture di gate (3?) al di sopra di una superficie superiore (4a) di detto strato funzionale (4) in detta area attiva (2b);
- formare una piazzola di contatto di gate (18) per la polarizzazione di dette strutture di gate (3?), caratterizzato dal fatto di comprendere inoltre: formare un resistore integrato (30) includente una regione drogata (32), di un primo tipo di conducibilit? (N<+>), disposta in corrispondenza della superficie anteriore (4a) di detto strato funzionale (4) in detta area di bordo (2a), detto resistore integrato (30) definendo una resistenza isolata in detto strato funzionale (4), interposta tra detta piazzola di contatto di gate (18) e dette strutture di gate (3?).
13. Procedimento secondo la rivendicazione 12, in cui detta fase di formare un resistore integrato (30) comprende:
eseguire un impianto di droganti di detto primo tipo di conducibilit? (N<+>) per la formazione di detta regione drogata (32); ed
eseguire un?attivazione termica di detto drogante, prima di detta fase di formare dette strutture di gate (3?).
14. Procedimento secondo la rivendicazione 12 o 13, comprendente formare sacche di body (6) aventi un secondo tipo di conducibilit? (P) ed un primo livello di drogaggio, all?interno di detto strato funzionale (4) in detta area attiva (2b) e regioni di source (8) aventi detto primo tipo di conducibilit?, all?interno di dette sacche di body (6), al di sotto di rispettive strutture di gate (3?); in cui detta regione drogata (32) e dette regioni di source (8) sono formate in una stessa fase di impianto di droganti.
15. Procedimento secondo la rivendicazione 14, in cui formare detta regione drogata (32) comprende realizzare detta regione drogata in modo che sia confinata all?interno di una sacca isolata (34) avente drogaggio di detto secondo tipo di conducibilit? (P); in cui detta sacca isolata (34) e dette sacche di body (6) sono formate in una stessa rispettiva fase di impianto di drogante.
16. Procedimento secondo la rivendicazione 14, comprendente inoltre formare una regione di terminazione di bordo (5) in detta area di bordo (2a) costituita da una regione drogata avente detto secondo tipo di conducibilit? (P) ed un secondo livello di drogaggio inferiore a detto primo livello di drogaggio, disposta in prossimit? di detta superficie superiore (4a) di detto strato funzionale (4).
17. Procedimento secondo la rivendicazione 16, in cui detta fase di formare detta regione drogata (32) comprende realizzare detta regione drogata in modo che sia confinata all?interno di detta regione di terminazione di bordo (5).
18. Procedimento secondo la rivendicazione 16, comprendente inoltre formare una regione drogata di raccordo (9) avente detta seconda conducibilit? ed un terzo livello di drogaggio, maggiore di detto primo livello di drogaggio, per raccordare detta regione di anello (5) ad una sacca di body (6?) disposta pi? esternamente rispetto a detta area attiva (2b) in prossimit? di detta area di bordo (2a); in cui detta fase di formare detta regione drogata (32) comprende realizzare detta regione drogata in modo che sia confinata all?interno di detta regione drogata di raccordo (9).
19. Procedimento secondo una qualsiasi delle rivendicazioni 12-18, comprendente formare detta piazzola di contatto di gate (18) in corrispondenza di detta area di bordo (2a); in cui formare detta piazzola di gate (18) comprende contattare elettricamente una prima estremit? di detta regione drogata (32) tramite una rispettiva prima regione di contatto (36a); comprendente inoltre formare una metallizzazione di gate (20), configurata in modo da contattare dette strutture di gate (3?) in detta area attiva (2b) e da contattare una seconda estremit? di detta regione drogata (32) tramite una rispettiva seconda regione di contatto (36b).
20. Procedimento secondo la rivendicazione 19, comprendente: formare una regione dielettrica esterna (13, 15) al di sopra della superficie anteriore (4a) di detto strato funzionale (4), in corrispondenza dell?area di bordo (2a); e realizzare una apertura (13?) attraverso detta regione dielettrica esterna (13, 15), dette prima e seconda regione di contatto (36a, 36b) essendo disposte in corrispondenza di detta apertura (13?), separate elettricamente tra loro.
IT102021000024752A 2021-09-28 2021-09-28 Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione IT202100024752A1 (it)

Priority Applications (6)

Application Number Priority Date Filing Date Title
IT102021000024752A IT202100024752A1 (it) 2021-09-28 2021-09-28 Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione
EP22195558.6A EP4156241A1 (en) 2021-09-28 2022-09-14 Silicon carbide power device with integrated resistance and corresponding manufacturing process
JP2022146275A JP2023049005A (ja) 2021-09-28 2022-09-14 集積化抵抗を具備するシリコンカーバイドパワー装置及びその製造方法
US17/945,530 US20230097579A1 (en) 2021-09-28 2022-09-15 Silicon carbide power device with integrated resistance and corresponding manufacturing process
CN202222562704.0U CN219513096U (zh) 2021-09-28 2022-09-27 碳化硅功率器件
CN202211183677.4A CN115881670A (zh) 2021-09-28 2022-09-27 具有集成电阻的碳化硅功率器件以及相应的制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000024752A IT202100024752A1 (it) 2021-09-28 2021-09-28 Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione

Publications (1)

Publication Number Publication Date
IT202100024752A1 true IT202100024752A1 (it) 2023-03-28

Family

ID=78771077

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000024752A IT202100024752A1 (it) 2021-09-28 2021-09-28 Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione

Country Status (5)

Country Link
US (1) US20230097579A1 (it)
EP (1) EP4156241A1 (it)
JP (1) JP2023049005A (it)
CN (2) CN219513096U (it)
IT (1) IT202100024752A1 (it)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US20110227095A1 (en) * 2010-03-19 2011-09-22 Infineon Technologies Austria Ag Semiconductor Device Including a Normally-On Transistor and a Normally-Off Transistor
US20150333748A1 (en) * 2013-03-01 2015-11-19 Fuji Electric Co., Ltd. Semiconductor device
US20200295177A1 (en) * 2017-12-19 2020-09-17 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
US10811529B2 (en) * 2018-04-11 2020-10-20 Infineon Technologies Austria Ag Transistor device with gate resistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5385855A (en) * 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US20110227095A1 (en) * 2010-03-19 2011-09-22 Infineon Technologies Austria Ag Semiconductor Device Including a Normally-On Transistor and a Normally-Off Transistor
US20150333748A1 (en) * 2013-03-01 2015-11-19 Fuji Electric Co., Ltd. Semiconductor device
US20200295177A1 (en) * 2017-12-19 2020-09-17 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power converter
US10811529B2 (en) * 2018-04-11 2020-10-20 Infineon Technologies Austria Ag Transistor device with gate resistor

Also Published As

Publication number Publication date
EP4156241A1 (en) 2023-03-29
US20230097579A1 (en) 2023-03-30
CN115881670A (zh) 2023-03-31
JP2023049005A (ja) 2023-04-07
CN219513096U (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
US11270993B2 (en) MOSFET device of silicon carbide having an integrated diode and manufacturing process thereof
US10396065B2 (en) Semiconductor device having a temperature-detecting diode
US8759938B2 (en) Semiconductor device
US7910411B2 (en) Semiconductor device and method for manufacturing the same
JP2005093550A (ja) 半導体装置
US9548294B2 (en) Semiconductor device with temperature-detecting diode
ITTO20081017A1 (it) Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi&#39; ottenuto
JPH11330456A (ja) 半導体装置
CN207183281U (zh) 一种可调节开关速度的沟槽栅超结半导体器件
US10103222B2 (en) Semiconductor device
IT202100024752A1 (it) Dispositivo di potenza in carburo di silicio con resistenza integrata e relativo procedimento di fabbricazione
US20150171078A1 (en) Semiconductor device
US20230155021A1 (en) Silicon carbide semiconductor device
JP2018046099A (ja) 半導体装置
ITTO991151A1 (it) Struttura di resistore integrato verticale di ingombro ridotto per alta tensione e relativo processo di fabbricazione.
JP6782213B2 (ja) 半導体装置
WO2020210286A1 (en) Transistor semiconductor die with increased active area
US20240243122A1 (en) Mosfet device of silicon carbide having an integrated diode and manufacturing process thereof
US20210202341A1 (en) Wide bandgap semiconductor device with sensor element
CN210092095U (zh) 一种集成高压电阻的vdmos器件结构
IT202100003653A1 (it) Dispositivo mosfet di carburo di silicio, a conduzione verticale, avente struttura di polarizzazione di porta perfezionata e relativo procedimento di fabbricazione
CN110010685A (zh) 沟槽金氧半导体元件及其制造方法
CN114744042A (zh) 功率晶体管
IT202100001895A1 (it) Dispositivo mosfet a conduzione verticale in carburo di silicio per applicazioni di potenza e relativo processo di fabbricazione
CN115377207A (zh) 具有肖特基二极管的半导体器件及其制造方法