JPH07297188A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH07297188A JPH07297188A JP8637194A JP8637194A JPH07297188A JP H07297188 A JPH07297188 A JP H07297188A JP 8637194 A JP8637194 A JP 8637194A JP 8637194 A JP8637194 A JP 8637194A JP H07297188 A JPH07297188 A JP H07297188A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wirings
- wiring
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置の動作の信頼性を向上す
る。また、半導体集積回路装置の電源ノイズの低減を簡
単な工程で実現する。 【構成】 複数の電源配線２Ａ，２Ｂ，２Ｃ，２Ｄとア
ース配線３Ａ，３Ｂ，３Ｃが半導体基板上の同一層上に
交互に隣接して並列に設けられている。また、前記電源
配線とアース配線の配置関係を保持した複数の電源配線
とアース配線が設けられた配線層を、多層に設けられて
いる。また、前記電源配線とアース配線の間及び近傍に
誘電率の大きな絶縁材料からなる絶縁膜が設けられてい
る。電源配線とアース配線が半導体基板上の異なる層上
に互に電気的に絶縁されて設けられ、かつ、前記電源配
線層もしくはアース配線層に穴が設けられ、該穴の中に
電気的に絶縁された前記アース配線層もしくは電源配線
層と電気的に接続されたアース配線もしくは電源配線の
一部が対向アース電極として配置されている。
る。また、半導体集積回路装置の電源ノイズの低減を簡
単な工程で実現する。 【構成】 複数の電源配線２Ａ，２Ｂ，２Ｃ，２Ｄとア
ース配線３Ａ，３Ｂ，３Ｃが半導体基板上の同一層上に
交互に隣接して並列に設けられている。また、前記電源
配線とアース配線の配置関係を保持した複数の電源配線
とアース配線が設けられた配線層を、多層に設けられて
いる。また、前記電源配線とアース配線の間及び近傍に
誘電率の大きな絶縁材料からなる絶縁膜が設けられてい
る。電源配線とアース配線が半導体基板上の異なる層上
に互に電気的に絶縁されて設けられ、かつ、前記電源配
線層もしくはアース配線層に穴が設けられ、該穴の中に
電気的に絶縁された前記アース配線層もしくは電源配線
層と電気的に接続されたアース配線もしくは電源配線の
一部が対向アース電極として配置されている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ゲートアレイ型半導体集積回路装置の電源
配線とアース配線に適用して有効な技術に関するもので
ある。
関し、特に、ゲートアレイ型半導体集積回路装置の電源
配線とアース配線に適用して有効な技術に関するもので
ある。
【０００２】
【従来の技術】微細加工技術の進歩に伴い、半導体集積
回路装置の電源電圧は低下傾向を示している。このた
め、半導体集積回路装置を安定して動作させるには、電
源の安定化が必要となるが、この問題解決として通常、
ノイズフィルターとして電源とアース間に外付けの容量
を接続する手段がとられている。この容量の付加手段は
例えばコンデンサをハンダ付け等で行っている。
回路装置の電源電圧は低下傾向を示している。このた
め、半導体集積回路装置を安定して動作させるには、電
源の安定化が必要となるが、この問題解決として通常、
ノイズフィルターとして電源とアース間に外付けの容量
を接続する手段がとられている。この容量の付加手段は
例えばコンデンサをハンダ付け等で行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、本発明
者は前記従来技術を検討した結果、次の問題点があるこ
とを見出した。
者は前記従来技術を検討した結果、次の問題点があるこ
とを見出した。
【０００４】すなわち、前記容量の付加手段では、余分
な工程と部品を必要とする問題があった。また、ハンダ
付け等で行うため信頼性の点で問題があった。
な工程と部品を必要とする問題があった。また、ハンダ
付け等で行うため信頼性の点で問題があった。
【０００５】本発明の目的は、半導体集積回路装置の電
源ノイズの低減を簡単な工程で実現可能な技術を提供す
ることにある。
源ノイズの低減を簡単な工程で実現可能な技術を提供す
ることにある。
【０００６】本発明の他の目的は、半導体集積回路装置
の動作の信頼性を向上することが可能な技術を提供する
ことにある。
の動作の信頼性を向上することが可能な技術を提供する
ことにある。
【０００７】本発明の前記並びにその他の目的及び新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００９】半導体集積回路装置において、（１）複数
の電源配線と複数のアース配線が半導体基板上の同一層
上に交互に隣接して並列に設けられている。
の電源配線と複数のアース配線が半導体基板上の同一層
上に交互に隣接して並列に設けられている。
【００１０】（２）前記（１）の電源配線とアース配線
の配置関係を保持した複数の電源配線と複数のアース配
線が設けられた配線層を、複数層設けて各層間の電源配
線同志及び各層間のアース配線同志がそれぞれ連結線で
電気的に接続されている。
の配置関係を保持した複数の電源配線と複数のアース配
線が設けられた配線層を、複数層設けて各層間の電源配
線同志及び各層間のアース配線同志がそれぞれ連結線で
電気的に接続されている。
【００１１】（３）半導体集積回路装置において、１枚
のベタ導電膜からなる電源配線層と他の１枚のベタ導電
膜からなるアース配線層が半導体基板上の異なる層上に
互に電気的に絶縁されて設けられ、かつ、前記電源配線
層に穴が設けられ、該穴の中に電気的に絶縁された前記
アース配線層と電気的に接続されたアース配線もしくは
電源配線の一部が対向アース電極として配置されてい
る。
のベタ導電膜からなる電源配線層と他の１枚のベタ導電
膜からなるアース配線層が半導体基板上の異なる層上に
互に電気的に絶縁されて設けられ、かつ、前記電源配線
層に穴が設けられ、該穴の中に電気的に絶縁された前記
アース配線層と電気的に接続されたアース配線もしくは
電源配線の一部が対向アース電極として配置されてい
る。
【００１２】（４）半導体集積回路装置において、１枚
のベタ導電膜からなる電源配線層と他の１枚のベタ導電
膜からなるアース配線層が半導体基板上の異なる層上に
互に電気的に絶縁されて設けられ、かつ、前記アース配
線層に穴が設けられ、該穴の中に電気的に絶縁された前
記電源配線層と電気的に接続された電源配線の一部が対
向電源配線として配置されている。
のベタ導電膜からなる電源配線層と他の１枚のベタ導電
膜からなるアース配線層が半導体基板上の異なる層上に
互に電気的に絶縁されて設けられ、かつ、前記アース配
線層に穴が設けられ、該穴の中に電気的に絶縁された前
記電源配線層と電気的に接続された電源配線の一部が対
向電源配線として配置されている。
【００１３】（５）前記（１）乃至（４）のうちいずれ
か一つの半導体集積回路装置において、前記電源配線と
アース配線の間及びそれらの近傍に誘電率の大きな絶縁
材料からなる絶縁膜が設けられている。
か一つの半導体集積回路装置において、前記電源配線と
アース配線の間及びそれらの近傍に誘電率の大きな絶縁
材料からなる絶縁膜が設けられている。
【００１４】
【作用】前記手段の（１）〜（５）によれば、半導体集
積回路装置の同層において、電源配線とアース配線との
間に容量を設けることができるので、電源電圧の安定化
をはかることができる。これにより、半導体集積回路装
置の動作の信頼性を向上することができる。
積回路装置の同層において、電源配線とアース配線との
間に容量を設けることができるので、電源電圧の安定化
をはかることができる。これにより、半導体集積回路装
置の動作の信頼性を向上することができる。
【００１５】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一名称及び同一符号を付
与し、その繰り返しの説明は省略する。
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一名称及び同一符号を付
与し、その繰り返しの説明は省略する。
【００１６】（実施例１）図１は本発明をゲートアレイ
型の半導体集積回路装置に適用した実施例１の電源配線
とアース配線のみを示した平面図、図２は本実施例１の
実際の半導体集積回路装置の平面であり、１は半導体素
子（Ｍ）、２は電源配線（Ｖｃｃ）の連結線、２Ａ，２
Ｂ，２Ｃ，２Ｄは各電源配線（Ｖｃｃ）、３はアース配
線（Ｖｓｓ）の連結線、３Ａ，３Ｂ，３Ｃは各アース配
線（Ｖｓｓ）である。
型の半導体集積回路装置に適用した実施例１の電源配線
とアース配線のみを示した平面図、図２は本実施例１の
実際の半導体集積回路装置の平面であり、１は半導体素
子（Ｍ）、２は電源配線（Ｖｃｃ）の連結線、２Ａ，２
Ｂ，２Ｃ，２Ｄは各電源配線（Ｖｃｃ）、３はアース配
線（Ｖｓｓ）の連結線、３Ａ，３Ｂ，３Ｃは各アース配
線（Ｖｓｓ）である。
【００１７】本実施例１のゲートアレイ型の半導体集積
回路装置の電源配線とアース配線は、図１に示すよう
に、複数の電源配線２Ａ，２Ｂ，２Ｃ，２Ｄと複数のア
ース配線３Ａ，３Ｂ，３Ｃとが半導体基板（図示してい
ない）上の同一層上に交互に電気的に絶縁（絶縁材は図
示していない）され、隣接して並列に設けられている。
すなわち、前記電源配線またはアース配線の左右に前記
アース配線または電源配線が並列に隣接（近接）して設
けられている。このように構成することにより、同層に
おいて、電源配線とアース配線との間に容量を発生させ
ることができる。
回路装置の電源配線とアース配線は、図１に示すよう
に、複数の電源配線２Ａ，２Ｂ，２Ｃ，２Ｄと複数のア
ース配線３Ａ，３Ｂ，３Ｃとが半導体基板（図示してい
ない）上の同一層上に交互に電気的に絶縁（絶縁材は図
示していない）され、隣接して並列に設けられている。
すなわち、前記電源配線またはアース配線の左右に前記
アース配線または電源配線が並列に隣接（近接）して設
けられている。このように構成することにより、同層に
おいて、電源配線とアース配線との間に容量を発生させ
ることができる。
【００１８】（実施例２）図３は本発明をゲートアレイ
型の半導体集積回路装置に適用した実施例２の電源配線
とアース配線の構成を説明するための模式図である。
型の半導体集積回路装置に適用した実施例２の電源配線
とアース配線の構成を説明するための模式図である。
【００１９】本実施例２のゲートアレイ型の半導体集積
回路装置の電源配線とアース配線は、図３に示すよう
に、半導体基板上の第１層に一枚のベタ導電膜からなる
アース配線（Ｖｓｓ）用の導電膜２０が設けられ、この
アース配線用の導電膜２０の上層の同一面上に一枚のベ
タ導電膜からなる電源配線（Ｖｃｃ）用の導電膜１０が
設けられている。この電源配線用の導電膜１０上に複数
の長方形状穴１１を複数並列に設けて電源配線２Ａ，２
Ｂ，２Ｃ，２Ｄを形成し、前記複数の長方形状穴１１の
内に前記アース配線用の導電膜２０に連結線３で電気的
に接続された複数の平板状アース配線３Ａ，３Ｂ，３Ｃ
を前記電源配線２Ａ，２Ｂ，２Ｃ，２Ｄと互に電気的に
絶縁されて配置されている。
回路装置の電源配線とアース配線は、図３に示すよう
に、半導体基板上の第１層に一枚のベタ導電膜からなる
アース配線（Ｖｓｓ）用の導電膜２０が設けられ、この
アース配線用の導電膜２０の上層の同一面上に一枚のベ
タ導電膜からなる電源配線（Ｖｃｃ）用の導電膜１０が
設けられている。この電源配線用の導電膜１０上に複数
の長方形状穴１１を複数並列に設けて電源配線２Ａ，２
Ｂ，２Ｃ，２Ｄを形成し、前記複数の長方形状穴１１の
内に前記アース配線用の導電膜２０に連結線３で電気的
に接続された複数の平板状アース配線３Ａ，３Ｂ，３Ｃ
を前記電源配線２Ａ，２Ｂ，２Ｃ，２Ｄと互に電気的に
絶縁されて配置されている。
【００２０】このように構成することにより、同層にお
いて、電源配線とアース配線との間にさらに大きな容量
を発生させることができる。
いて、電源配線とアース配線との間にさらに大きな容量
を発生させることができる。
【００２１】また、本実施例２では、電源配線用の導電
膜１０上に複数の長方形状穴１１を複数並列に設けて電
源配線２Ａ，２Ｂ，２Ｃ，２Ｄを形成し、前記複数の長
方形状穴１１の内に前記アース配線用の導電膜２０に連
結線３で電気的に接続された複数の平板状アース配線３
Ａ，３Ｂ，３Ｃを前記電源配線２Ａ，２Ｂ，２Ｃ，２Ｄ
と互に電気的に絶縁されて配置されている構成にした
が、アース配線用の導電膜２０上に複数の長方形状穴１
１を複数並列に設けて複数のアース配線を形成し、前記
複数の長方形状穴１１の内に前記電源配線用の導電膜１
０に連結線２で電気的に接続された電源配線を前記アー
ス配線と互に電気的に絶縁されて配置されている構成に
しても同様の効果を得ることができる。
膜１０上に複数の長方形状穴１１を複数並列に設けて電
源配線２Ａ，２Ｂ，２Ｃ，２Ｄを形成し、前記複数の長
方形状穴１１の内に前記アース配線用の導電膜２０に連
結線３で電気的に接続された複数の平板状アース配線３
Ａ，３Ｂ，３Ｃを前記電源配線２Ａ，２Ｂ，２Ｃ，２Ｄ
と互に電気的に絶縁されて配置されている構成にした
が、アース配線用の導電膜２０上に複数の長方形状穴１
１を複数並列に設けて複数のアース配線を形成し、前記
複数の長方形状穴１１の内に前記電源配線用の導電膜１
０に連結線２で電気的に接続された電源配線を前記アー
ス配線と互に電気的に絶縁されて配置されている構成に
しても同様の効果を得ることができる。
【００２２】（実施例３）図４は本発明をゲートアレイ
型の半導体集積回路装置に適用した実施例３の電源配線
とアース配線の構成を説明するための模式図である。
型の半導体集積回路装置に適用した実施例３の電源配線
とアース配線の構成を説明するための模式図である。
【００２３】本実施例３のゲートアレイ型の半導体集積
回路装置の電源配線とアース配線は、図４に示すよう
に、半導体基板上の第１層の同一面上に電源配線（２
Ａ，２Ｂ）とアース配線（３Ａ，３Ｂ，３Ｃ）とが交互
に電気的に絶縁されて隣接して並列に設けられている。
そして、第２層の同一面上にも第１層と同じ構成の電源
配線（２Ａ，２Ｂ）とアース配線（３Ａ，３Ｂ，３Ｃ）
とが交互に隣接して並列に電気的に絶縁されて設けら
れ、第３層の同一面上に電源配線２Ａとアース配線３Ａ
が電気的に絶縁されて隣接して並列に設けられている。
前記各層間の電源配線２Ａ，２Ｂを連結線２で電気的に
接続し、各層間のアース配線３Ａ，３Ｂ，３Ｃを連結線
３で電気的に接続したものである。このように構成する
ことにより、同層において、電源配線とアース配線との
間にさらに大きな容量を発生させることができる。
回路装置の電源配線とアース配線は、図４に示すよう
に、半導体基板上の第１層の同一面上に電源配線（２
Ａ，２Ｂ）とアース配線（３Ａ，３Ｂ，３Ｃ）とが交互
に電気的に絶縁されて隣接して並列に設けられている。
そして、第２層の同一面上にも第１層と同じ構成の電源
配線（２Ａ，２Ｂ）とアース配線（３Ａ，３Ｂ，３Ｃ）
とが交互に隣接して並列に電気的に絶縁されて設けら
れ、第３層の同一面上に電源配線２Ａとアース配線３Ａ
が電気的に絶縁されて隣接して並列に設けられている。
前記各層間の電源配線２Ａ，２Ｂを連結線２で電気的に
接続し、各層間のアース配線３Ａ，３Ｂ，３Ｃを連結線
３で電気的に接続したものである。このように構成する
ことにより、同層において、電源配線とアース配線との
間にさらに大きな容量を発生させることができる。
【００２４】（実施例４）図５は本発明をゲートアレイ
型の半導体集積回路装置に適用した実施例４の電源配線
とアース配線の構成を説明するための模式図である。
型の半導体集積回路装置に適用した実施例４の電源配線
とアース配線の構成を説明するための模式図である。
【００２５】本実施例４のゲートアレイ型の半導体集積
回路装置の電源配線とアース配線は、図５に示すよう
に、半導体基板上の第１層の同一面上に一枚のベタ導電
膜からなるアース配線用の導電膜２０が設けられ、第２
層の同一面上に一枚のベタ導電膜からなる電源配線用の
導電膜１０が設けられている。この電源配線用の導電膜
１０上に複数の正方形状穴１１Ａ，１１Ｂ，１１Ｃ，１
１Ｄ・・・がマトリクス状に設けられて格子状の電源配
線２Ｎを形成し、前記正方形状穴１１Ａ，１１Ｂ，１１
Ｃ，１１Ｄ・・・の内に前記アース配線用の導電膜１０
に連結線３で電気的に接続された複数のアース配線電極
４Ａ，４Ｂ，４Ｃ・・・が配置されている。このように
構成することにより、同層において前記格子状の電源配
線２Ｎとアース配線電極４Ａ，４Ｂ，４Ｃ・・・との間
にさらに大きな容量を発生させることができる。
回路装置の電源配線とアース配線は、図５に示すよう
に、半導体基板上の第１層の同一面上に一枚のベタ導電
膜からなるアース配線用の導電膜２０が設けられ、第２
層の同一面上に一枚のベタ導電膜からなる電源配線用の
導電膜１０が設けられている。この電源配線用の導電膜
１０上に複数の正方形状穴１１Ａ，１１Ｂ，１１Ｃ，１
１Ｄ・・・がマトリクス状に設けられて格子状の電源配
線２Ｎを形成し、前記正方形状穴１１Ａ，１１Ｂ，１１
Ｃ，１１Ｄ・・・の内に前記アース配線用の導電膜１０
に連結線３で電気的に接続された複数のアース配線電極
４Ａ，４Ｂ，４Ｃ・・・が配置されている。このように
構成することにより、同層において前記格子状の電源配
線２Ｎとアース配線電極４Ａ，４Ｂ，４Ｃ・・・との間
にさらに大きな容量を発生させることができる。
【００２６】また、本実施例４では、電源配線用の導電
膜１０上に複数の正方形状穴１１Ａ，１１Ｂ，１１Ｃ，
１１Ｄ・・・がマトリクス状に設けられて格子状の電源
配線２Ｎを形成し、前記正方形状穴１１Ａ，１１Ｂ，１
１Ｃ，１１Ｄ・・・の内に前記アース配線用の導電膜２
０に連結線３で電気的に接続された複数のアース配線電
極４Ａ，４Ｂ，４Ｃ・・・が配置されている構成にした
が、アース配線用の導電膜２０上に複数の正方形状穴１
１Ａ，１１Ｂ，１１Ｃ，１１Ｄ・・・がマトリクス状に
設けられて格子状のアース配線を形成し、前記正方形状
穴１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ・・・の内に前記電
源配線用の導電膜１０に連結線２で電気的に接続された
複数の電源配線電極が配置されている構成にしても同様
の効果を得ることができる。
膜１０上に複数の正方形状穴１１Ａ，１１Ｂ，１１Ｃ，
１１Ｄ・・・がマトリクス状に設けられて格子状の電源
配線２Ｎを形成し、前記正方形状穴１１Ａ，１１Ｂ，１
１Ｃ，１１Ｄ・・・の内に前記アース配線用の導電膜２
０に連結線３で電気的に接続された複数のアース配線電
極４Ａ，４Ｂ，４Ｃ・・・が配置されている構成にした
が、アース配線用の導電膜２０上に複数の正方形状穴１
１Ａ，１１Ｂ，１１Ｃ，１１Ｄ・・・がマトリクス状に
設けられて格子状のアース配線を形成し、前記正方形状
穴１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ・・・の内に前記電
源配線用の導電膜１０に連結線２で電気的に接続された
複数の電源配線電極が配置されている構成にしても同様
の効果を得ることができる。
【００２７】（実施例５）図６は本発明をゲートアレイ
型の半導体集積回路装置に適用した実施例５の電源配線
とアース配線の構成を説明するための模式図である。
型の半導体集積回路装置に適用した実施例５の電源配線
とアース配線の構成を説明するための模式図である。
【００２８】本実施例５のゲートアレイ型の半導体集積
回路装置の電源配線とアース配線は、図６に示すよう
に、前記実施例４の第２層の同一面上に設けられた一枚
のベタ導電膜からなる電源配線用の導電膜１０の上に、
さらに、第３層として、同一構成の電源配線用の導電膜
１０を設けたものである。このように構成することによ
り、電源配線電極及びアース配線電極を多数設けること
ができ、かつ、同層において、電源配線とアース配線と
の間にさらに大きな容量を発生させることができる。
回路装置の電源配線とアース配線は、図６に示すよう
に、前記実施例４の第２層の同一面上に設けられた一枚
のベタ導電膜からなる電源配線用の導電膜１０の上に、
さらに、第３層として、同一構成の電源配線用の導電膜
１０を設けたものである。このように構成することによ
り、電源配線電極及びアース配線電極を多数設けること
ができ、かつ、同層において、電源配線とアース配線と
の間にさらに大きな容量を発生させることができる。
【００２９】（実施例６）図７は本発明をゲートアレイ
型の半導体集積回路装置に適用した実施例６の電源配線
とアース配線の構成を説明するための模式図である。
型の半導体集積回路装置に適用した実施例６の電源配線
とアース配線の構成を説明するための模式図である。
【００３０】本実施例６のゲートアレイ型の半導体集積
回路装置の電源配線とアース配線は、図７に示すよう
に、複数の電源配線２Ａ，２Ｂ，２Ｃと複数のアース配
線３Ａ，３Ｂとが半導体基板（図示していない）上の同
一層上に交互に電気的に絶縁（絶縁材は図示していな
い）されて設けられている。前記電源配線２Ａ，２Ｂ，
２Ｃと複数のアース配線３Ａ，３Ｂとの間及びその近傍
に誘電率の大きい絶縁材料５、例えば、窒化シリコン
（ＳｉＮ4）が設けられている。このように構成するこ
とにより、同層の電源配線２Ａ，２Ｂ，２Ｃとアース配
線３Ａ，３Ｂとの間に、さらに、大きな容量を発生させ
ることができる。
回路装置の電源配線とアース配線は、図７に示すよう
に、複数の電源配線２Ａ，２Ｂ，２Ｃと複数のアース配
線３Ａ，３Ｂとが半導体基板（図示していない）上の同
一層上に交互に電気的に絶縁（絶縁材は図示していな
い）されて設けられている。前記電源配線２Ａ，２Ｂ，
２Ｃと複数のアース配線３Ａ，３Ｂとの間及びその近傍
に誘電率の大きい絶縁材料５、例えば、窒化シリコン
（ＳｉＮ4）が設けられている。このように構成するこ
とにより、同層の電源配線２Ａ，２Ｂ，２Ｃとアース配
線３Ａ，３Ｂとの間に、さらに、大きな容量を発生させ
ることができる。
【００３１】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更し得
ることはいうまでもない。
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更し得
ることはいうまでもない。
【００３２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００３３】すなわち、半導体集積回路装置の同層にお
いて、電源配線とアース配線との間に容量を設けること
ができるので、電源電圧の安定化をはかることができ
る。これにより、半導体集積回路装置の動作の信頼性を
向上することができる。
いて、電源配線とアース配線との間に容量を設けること
ができるので、電源電圧の安定化をはかることができ
る。これにより、半導体集積回路装置の動作の信頼性を
向上することができる。
【図１】本発明をゲートアレイ型の半導体集積回路装置
に適用した実施例１の電源配線とアース配線のみを示し
た平面図である。
に適用した実施例１の電源配線とアース配線のみを示し
た平面図である。
【図２】本実施例１の実際の半導体集積回路装置の平面
である。
である。
【図３】本発明をゲートアレイ型の半導体集積回路装置
に適用した実施例２の電源配線とアース配線の構成を説
明するための模式図である。
に適用した実施例２の電源配線とアース配線の構成を説
明するための模式図である。
【図４】本発明をゲートアレイ型の半導体集積回路装置
に適用した実施例３の電源配線とアース配線の構成を説
明するための模式図である。
に適用した実施例３の電源配線とアース配線の構成を説
明するための模式図である。
【図５】本発明をゲートアレイ型の半導体集積回路装置
に適用した実施例４の電源配線とアース配線の構成を説
明するための模式図である。
に適用した実施例４の電源配線とアース配線の構成を説
明するための模式図である。
【図６】本発明をゲートアレイ型の半導体集積回路装置
に適用した実施例５の電源配線とアース配線の構成を説
明するための模式図である。
に適用した実施例５の電源配線とアース配線の構成を説
明するための模式図である。
【図７】本発明をゲートアレイ型の半導体集積回路装置
に適用した実施例６の電源配線とアース配線の構成を説
明するための模式図である。
に適用した実施例６の電源配線とアース配線の構成を説
明するための模式図である。
１…半導体素子（Ｍ）、２…電源配線（Ｖｃｃ）の連結
線、２Ａ，２Ｂ，２Ｃ，２Ｄ…各電源配線（Ｖｃｃ）、
２Ｎ…格子状の電源配線、３はアース配線（Ｖｓｓ）の
連結線、３Ａ，３Ｂ，３Ｃ，３Ｄ…各アース配線（Ｖｓ
ｓ）、４Ａ，４Ｂ，４Ｃ…アース配線電極、５…誘電率
の大きい材料、１０…電源配線用の導電膜、１１…長方
形状穴、１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ…正方形状
穴、２０…アース配線用の導電膜。
線、２Ａ，２Ｂ，２Ｃ，２Ｄ…各電源配線（Ｖｃｃ）、
２Ｎ…格子状の電源配線、３はアース配線（Ｖｓｓ）の
連結線、３Ａ，３Ｂ，３Ｃ，３Ｄ…各アース配線（Ｖｓ
ｓ）、４Ａ，４Ｂ，４Ｃ…アース配線電極、５…誘電率
の大きい材料、１０…電源配線用の導電膜、１１…長方
形状穴、１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ…正方形状
穴、２０…アース配線用の導電膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/41 Ｈ０１Ｌ 27/04 Ｄ 29/44 Ｆ (72)発明者 佐藤 久子 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (5)
- 【請求項１】 半導体集積回路装置において、複数の電
源配線と複数のアース配線が半導体基板上の同一層上に
交互に隣接して並列に設けられていることを特徴とする
半導体集積回路装置。 - 【請求項２】 前記請求項１に記載の電源配線とアース
配線の配置関係を保持した複数の電源配線と複数のアー
ス配線が設けられた配線層を、複数層設けて各層間の電
源配線同志及び各アース配線同志がそれぞれ連結線で電
気的に接続されていることを特徴とする半導体集積回路
装置。 - 【請求項３】 半導体集積回路装置において、１枚のベ
タ導電膜からなる電源配線層と他の１枚のベタ導電膜か
らなるアース配線層が半導体基板上の異なる層上に互に
電気的に絶縁されて設けられ、かつ、前記電源配線層に
穴が設けられ、該穴の中に電気的に絶縁された前記アー
ス配線層と電気的に接続されたアース配線の一部が対向
アース電極として配置されていることを特徴とする半導
体集積回路装置。 - 【請求項４】 半導体集積回路装置において、１枚のベ
タ導電膜からなる電源配線層と他の１枚のベタ導電膜か
らなるアース配線層が半導体基板上の異なる層上に互に
電気的に絶縁されて設けられ、かつ、前記アース配線層
に穴が設けられ、該穴の中に電気的に絶縁された前記電
源配線層と電気的に接続された電源配線の一部が対向電
源配線として配置されていることを特徴とする半導体集
積回路装置。 - 【請求項５】 前記請求項１乃至４のうちいずれか１項
に記載の半導体集積回路装置において、前記電源配線と
アース配線の間及びそれらの近傍に誘電率の大きな絶縁
材料からなる絶縁膜が設けられていることを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8637194A JPH07297188A (ja) | 1994-04-25 | 1994-04-25 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8637194A JPH07297188A (ja) | 1994-04-25 | 1994-04-25 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297188A true JPH07297188A (ja) | 1995-11-10 |
Family
ID=13885030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8637194A Pending JPH07297188A (ja) | 1994-04-25 | 1994-04-25 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297188A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789808A (en) * | 1996-05-30 | 1998-08-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
| WO2005001926A1 (ja) * | 2003-06-30 | 2005-01-06 | Sanyo Electric Co., Ltd | 集積回路及びその設計方法 |
| US6914300B2 (en) | 2003-04-14 | 2005-07-05 | Renesas Technology Corp. | Semiconductor device |
| JP2005340518A (ja) * | 2004-05-27 | 2005-12-08 | Sanyo Electric Co Ltd | 容量素子 |
| JP2006128164A (ja) * | 2004-10-26 | 2006-05-18 | Nec Micro Systems Ltd | 半導体装置 |
| JP2006179620A (ja) * | 2004-12-21 | 2006-07-06 | Sharp Corp | 半導体集積回路 |
| JP2007081132A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 半導体集積回路 |
| JP2007258719A (ja) * | 2006-03-20 | 2007-10-04 | Standard Microsystems Corp | ブートストラップされた非金属層を用いるフリンジ・キャパシタ |
| WO2011033599A1 (ja) * | 2009-09-21 | 2011-03-24 | 株式会社 東芝 | 半導体装置 |
-
1994
- 1994-04-25 JP JP8637194A patent/JPH07297188A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789808A (en) * | 1996-05-30 | 1998-08-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
| US5973554A (en) * | 1996-05-30 | 1999-10-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
| US6064557A (en) * | 1996-05-30 | 2000-05-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structured to be less susceptible to power supply noise |
| US6914300B2 (en) | 2003-04-14 | 2005-07-05 | Renesas Technology Corp. | Semiconductor device |
| WO2005001926A1 (ja) * | 2003-06-30 | 2005-01-06 | Sanyo Electric Co., Ltd | 集積回路及びその設計方法 |
| JP2005340518A (ja) * | 2004-05-27 | 2005-12-08 | Sanyo Electric Co Ltd | 容量素子 |
| JP2006128164A (ja) * | 2004-10-26 | 2006-05-18 | Nec Micro Systems Ltd | 半導体装置 |
| JP2006179620A (ja) * | 2004-12-21 | 2006-07-06 | Sharp Corp | 半導体集積回路 |
| JP2007081132A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | 半導体集積回路 |
| JP2007258719A (ja) * | 2006-03-20 | 2007-10-04 | Standard Microsystems Corp | ブートストラップされた非金属層を用いるフリンジ・キャパシタ |
| WO2011033599A1 (ja) * | 2009-09-21 | 2011-03-24 | 株式会社 東芝 | 半導体装置 |
| JP5331891B2 (ja) * | 2009-09-21 | 2013-10-30 | 株式会社東芝 | 半導体装置 |
| US8598699B2 (en) | 2009-09-21 | 2013-12-03 | Kabushiki Kaisha Toshiba | Semiconductor device having a ground metal layer through which at least one hole is formed, and a ground patch disposed in the at least one hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| EP0154998B1 (en) | Improved structure of power supply wirings in semiconductor integrated circuit | |
| US3959579A (en) | Apertured semi-conductor device mounted on a substrate | |
| JP2003332530A5 (ja) | ||
| JP2006523963A5 (ja) | ||
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| JP3217336B2 (ja) | 半導体装置 | |
| JPH061802B2 (ja) | 半導体装置 | |
| JP3677346B2 (ja) | 電界効果により制御可能の半導体デバイス | |
| JPH07297188A (ja) | 半導体集積回路装置 | |
| TW407299B (en) | Semiconductor device and manufacture thereof | |
| JP3138539B2 (ja) | 半導体装置及びｃｏｂ基板 | |
| JP2009540620A (ja) | 高性能分路キャパシタを有するｒｆパワートランジスタデバイスとその使用方法 | |
| JP2000200861A (ja) | 電力用半導体パッケージ | |
| JPH09172014A (ja) | 半導体装置の電源線構造 | |
| JPS5839030A (ja) | 半導体装置 | |
| US20040256741A1 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
| JP2778235B2 (ja) | 半導体装置 | |
| JP3408165B2 (ja) | 半導体集積回路装置 | |
| JPS5810369Y2 (ja) | 多層配線基板 | |
| JP3408164B2 (ja) | 半導体集積回路装置 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JP3439134B2 (ja) | 半導体集積回路装置 | |
| JP2005012209A (ja) | 半導体装置の信号バスラインレイアウト構造及びその方法 | |
| JP2869978B2 (ja) | 半導体装置 |