JP2006523963A5 - - Google Patents

Claims (5)

1. 磁気抵抗ランダムアクセスメモリ装置の製造方法であって、
   第１トランジスタ及び第２トランジスタが形成された半導体基板を提供するステップと、
   前記第１トランジスタと電気的に接触する磁気トンネル接合動作素子デバイスを形成するステップと、
   前記第２トランジスタと電気的に接続された磁気トンネル接合仮想素子デバイスの少なくとも一部を形成するステップと、
   前記磁気トンネル接合仮想素子デバイスの少なくとも一部と前記磁気トンネル接合動作素子デバイスとを覆う第１誘電体層を蒸着するステップと、
   前記磁気トンネル接合仮想素子デバイスの少なくとも一部に対する第１ビアと、前記磁気トンネル接合動作素子デバイスに対する第２ビアとを同時に形成するように、前記第１誘電体層をパターニングすると共にエッチングするステップと、
   前記磁気トンネル接合仮想素子デバイスの一部から前記磁気トンネル接合動作素子デバイスに向かって延びるように導電配線層を蒸着するステップと、
   を備える方法。
2. 請求項１に記載の方法において、
   前記磁気トンネル接合仮想素子デバイスの少なくとも一部を形成するステップは、第１導電層、磁気トンネル接合素子層、及び第２導電層を備える磁気トンネル接合仮想素子デバイスを形成するステップからなる方法。
3. 磁気抵抗ランダムアクセスメモリ装置であって、
   第１トランジスタ及び第２トランジスタが設けられた半導体基板と、
   前記第１トランジスタと電気的に接続された磁気トンネル接合動作素子デバイスと、
   前記第２トランジスタと電気的に接続された磁気トンネル接合仮想素子デバイスの少なくとも一部と、
   前記磁気トンネル接合仮想素子デバイスの少なくとも一部から前記磁気トンネル接合動作素子デバイスに向かって延びるメタル配線層と、
   を備える装置。
4. 請求項３に記載の装置において、
   前記磁気トンネル接合動作素子デバイスは、第１導電層、磁気トンネル接合素子、及び第２導電層を備える装置。
5. 電気的に接続された複数の磁気メモリ素子アレイを有する磁気抵抗ランダムアクセスメモリ装置であって、
   各アレイは、
   一つの第１トランジスタ及び複数の第２トランジスタが設けられた半導体基板と、
   前記半導体基板上に設けられ、前記第１トランジスタの端子に接続された第１配線スタックと、
   前記半導体基板上に設けられ、前記各第２トランジスタの端子にそれぞれ接続された複数の第２配線スタックと、
   前記各第２配線スタックと電気的にそれぞれ接触する複数の磁気トンネル接合動作素子デバイスと、
   前記第１配線スタックと電気的に接続された磁気トンネル接合仮想素子デバイスの少なくとも一部と、
   前記磁気トンネル接合仮想素子デバイスの少なくとも一部から前記各磁気トンネル接合動作素子デバイスに向かってそれぞれ延びるメタル配線層とを備え、
   前記磁気トンネル接合仮想素子デバイスの少なくとも一部は第１導電層であり、前記メタル配線層は、前記第１導電層から前記各磁気トンネル接合動作素子デバイスに向かって延びている装置。