JP2001244424A5 - - Google Patents

Claims (12)

1. 半導体基板に複数の不揮発性メモリセルと、周辺回路用の第１、第２の電界効果トランジスタとを有し、前記複数の不揮発性メモリセルの各々は、前記半導体基板に設けられたメモリセル用の一対の半導体領域と、前記メモリセル用の一対の半導体領域の間における前記半導体基板上に第１の絶縁膜を介して設けられた第１のゲート電極と、その第１のゲート電極上に第２の絶縁膜を介して設けられた第２のゲート電極とを有し、前記周辺回路用の第１、第２の電界効果トランジスタは、前記半導体基板に設けられた周辺回路用の一対の半導体領域と、前記周辺回路用の一対の半導体領域の間における前記半導体基板上にゲート絶縁膜を介して設けられた前記第１のゲート電極と、その第１のゲート電極上に前記第２の絶縁膜を介して設けられた前記第２のゲート電極と、前記第１のゲート電極および前記第２のゲート電極を電気的に接続するように前記第２の絶縁膜に設けられた孔とを有し、前記第１の電界効果トランジスタにおいては、前記孔が、前記第１、第２のゲート電極の平面内において活性領域と平面的に重なる位置に設けられ、前記第２の電界効果トランジスタにおいては、前記孔が、前記第１、第２のゲート電極の平面内において分離領域と平面的に重なる位置に設けられていることを特徴とする半導体集積回路装置。
2. 請求項１記載の半導体集積回路装置において、前記第１の電界効果トランジスタのゲート長は、前記第２の電界効果トランジスタのゲート長よりも長いことを特徴とする半導体集積回路装置。
3. 請求項１または２記載の半導体集積回路装置において、前記第１の電界効果トランジスタのゲート幅は、前記第２の電界効果トランジスタのゲート幅よりも長いことを特徴とする半導体集積回路装置。
4. 請求項１、２または３記載の半導体集積回路装置において、前記第１の電界効果トランジスタのゲート絶縁膜は、前記第２の電界効果トランジスタのゲート絶縁膜よりも厚いことを特徴とする半導体集積回路装置。
5. 請求項１〜４のいずれか１項に記載の半導体集積回路装置において、前記第１の電界効果トランジスタの駆動電圧は、前記第２の電界効果トランジスタの駆動電圧よりも高いことを特徴とする半導体集積回路装置。
6. 請求項１〜４のいずれか１項に記載の半導体集積回路装置において、前記第１の電界効果トランジスタは、入力回路、出力回路、入出力双方向回路、電源回路または昇圧回路を構成する電界効果トランジスタであることを特徴とする半導体集積回路装置。
7. （ａ）半導体基板に分離領域および活性領域を形成する工程と、（ｂ）前記半導体基板上に第１の絶縁膜を形成する工程と、（ｃ）前記第１の絶縁膜上に第１のゲート電極用の導体膜を形成する工程と、（ｄ）前記第１の導体膜上に第２の絶縁膜を形成する工程と、（ｅ）前記第２の絶縁膜において周辺回路用の電界効果トランジスタのゲート電極形成領域上に前記第１のゲート電極用の導体膜に達する孔を穿孔する工程と、（ｆ）前記第２の絶縁膜上に第２のゲート電極用の導体膜を形成する工程と、（ｇ）前記第１のゲート電極用の導体膜、第２の絶縁膜および第２のゲート電極用の導体膜をパターニングすることにより、不揮発性メモリセルの２層ゲート電極を形成する工程と、（ｈ）前記半導体基板に前記不揮発性メモリセルの一対の半導体領域を形成する工程と、（ｉ）前記第１のゲート電極用の導体膜、第２の絶縁膜および第２のゲート電極用の導体膜をパターニングすることにより、前記周辺回路用の第１、第２の電界効果トランジスタのゲート電極を形成する工程と、（ｊ）前記半導体基板に前記周辺回路用の第１の電界効果トランジスタの一対の半導体領域を形成する工程と、（ｋ）前記半導体基板に前記周辺回路用の第２の電界効果トランジスタの一対の半導体領域を形成する工程とを有し、前記第１の電界効果トランジスタにおいては、前記孔を、前記ゲート電極形成領域の平面内において活性領域と平面的に重なる位置に形成し、前記第２の電界効果トランジスタにおいては、前記孔を、前記ゲート電極形成領域の平面内において分離領域と平面的に重なる位置に形成することを特徴とする半導体集積回路装置の製造方法。
8. 請求項７記載の半導体集積回路装置の製造方法において、前記第１の電界効果トランジスタのゲート長は、前記第２の電界効果トランジスタのゲート長よりも長いことを特徴とする半導体集積回路装置の製造方法。
9. 請求項７または８記載の半導体集積回路装置の製造方法において、前記第１の電界効果トランジスタのゲート幅は、前記第２の電界効果トランジスタのゲート幅よりも長いことを特徴とする半導体集積回路装置の製造方法。
10. 請求項７、８または９記載の半導体集積回路装置の製造方法において、前記第１の絶縁膜は、相対的に厚い絶縁膜と相対的に薄い絶縁膜とを有し、前記第１の電界効果トランジスタのゲート絶縁膜は、前記相対的に厚い絶縁膜で形成し、前記第２の電界効果トランジスタのゲート絶縁膜は、前記相対的に薄い絶縁膜で形成することを特徴とする半導体集積回路装置の製造方法。
11. 請求項７〜１０のいずれか１項に記載の半導体集積回路装置の製造方法において、前記第１の電界効果トランジスタの駆動電圧は、前記第２の電界効果トランジスタの駆動電圧よりも高いことを特徴とする半導体集積回路装置の製造方法。
12. 請求項７〜１０のいずれか１項に記載の半導体集積回路装置の製造方法において、前記第１の電界効果トランジスタは、入力回路、出力回路、入出力双方向回路、電源回路または昇圧回路を構成する電界効果トランジスタであることを特徴とする半導体集積回路装置の製造方法。