JP2003142662A5 - - Google Patents

Claims (23)

1. 磁気メモリセルのアレイと、及び
   前記メモリセルアレイの一方の側にあり、第１の方向に延在する複数の第１の導体とを含み、
   前記第１の導体が、前記磁気メモリセルのうちの少なくともいくつかのメモリセルから第２の方向にオフセットされ、前記第１の方向と前記第２の方向とが直交する、データ記憶デバイス。
2. 前記磁気メモリセルのうちの少なくともいくつかの磁気メモリセルが、２つの隣接する第１の導体間に存在する、請求項１に記載のデバイス。
3. 前記磁気メモリセルのうちの少なくともいくつかの磁気メモリセルは、２つの隣接する第１の導体に書込み電流が供給される際に、前記２つの隣接する第１の導体からの磁界にさらされるように配置される、請求項１に記載のデバイス。
4. 前記メモリセルアレイの第２の側に複数の第２の導体をさらに含み、前記第２の導体が前記第２の方向に延在し、前記メモリセルと直接的に接触する、請求項１に記載のデバイス。
5. 前記メモリセルアレイの第２の側に複数の第２の導体をさらに含み、前記第２の導体が前記第１の方向に延在し、前記メモリセルから第３の方向に間隔をおいて配置され、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１に記載のデバイス。
6. 複数のバイアをさらに含み、前記第１の導体が、前記メモリセルから第３の方向に間隔をおいて配置され、各バイアが、前記第１の導体を１つのみの磁気メモリセルに電気的に接続し、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１に記載のデバイス。
7. 前記第１の導体から電気的に絶縁された第２の導体の段をさらに含み、前記第１の導体が、前記第２の導体と前記メモリセルとの間に配置される、請求項６に記載のデバイス。
8. 前記第１の導体が、前記第２の導体と同じ量だけ前記第２の方向にオフセットされる、請求項７に記載のデバイス。
9. 前記第１の導体と前記メモリセルとの間に配置される複数の第２の導体をさらに含み、各磁気メモリセルが、前記第２の導体のうちの１つのみと直に電気的に接触する、請求項１に記載のデバイス。
10. 前記第２の導体が、前記メモリセルと位置合わせされる、請求項９に記載のデバイス。
11. 各メモリセルが、前記第１の導体のうちの１つのみと直に物理的に接触する、請求項１に記載のデバイス。
12. 前記第１の導体から電気的に絶縁された第２の導体の段をさらに含み、前記第１の導体が、前記第２の導体と前記メモリセルとの間に配置される、請求項１に記載のデバイス。
13. 前記メモリセルが磁気抵抗素子を含む、請求項１に記載のデバイス。
14. 前記メモリセルに最も近い２つの隣接する前記第１の導体に書込み電流を供給することを含む、請求項１に記載のデバイスのメモリセルに書込みを行う方法。
15. 磁気メモリセルのアレイと、
    前記メモリセルアレイの第１の側にあり、第１の方向に延在する複数の第１の導体と、及び
    前記メモリセルアレイの第２の側にあり、第２の方向に延在する複数の第２の導体とを含み、
    前記第１の方向と前記第２の方向とが直交し、
    前記メモリセルが前記第１の導体から前記第２の方向にオフセットされている、磁気ランダムアクセスメモリデバイス。
16. 前記メモリセルアレイの第２の側に複数の第３の導体をさらに含み、前記第３の導体が前記第１の方向に延在し、前記メモリセルから第３の方向に間隔をおいて配置され、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１５に記載のデバイス。
17. 複数のバイアをさらに含み、前記第１の導体が、前記メモリセルから第３の方向に間隔をおいて配置され、各バイアが、前記第１の導体を１つのみの磁気メモリセルに電気的に接続し、前記第３の方向が前記第１の方向および前記第２の方向と直交する、請求項１５に記載のデバイス。
18. 前記第１の導体から電気的に絶縁された複数の第３の導体をさらに含み、前記第３の導体が前記第１の方向に延在し、前記第１の導体が、前記第３の導体と前記メモリセルとの間に配置される、請求項１７に記載のデバイス。
19. 前記第１の導体と前記メモリセルとの間に配置された複数の第３の導体をさらに含み、前記第３の導体が前記第１の方向に延在し、各磁気メモリセルが、前記第３の導体のうちの１つのみと直に電気的に接触する、請求項１５に記載のデバイス。
20. 各メモリセルが、前記第１の導体のうちの１つと直に物理的に接触する、請求項１５に記載のデバイス。
21. 前記第１の導体から電気的に絶縁された第３の導体の段をさらに含み、前記第１の導体が、前記第３の導体と前記メモリセルとの間に配置される、請求項１５に記載のデバイス。
22. メモリセルに最も近い２つの隣接する導体に書込み電流を供給することを含む、磁気ランダムアクセスメモリデバイスのメモリセルに書込みを行う方法。
23. 磁気抵抗素子のアレイと、及び
    前記アレイの一方の側にあり、第１の方向に延在する複数の第１の導体とを含み、
    前記第１の導体が、磁気メモリセルのうちの少なくともいくつかのメモリセルから第２の方向にオフセットされ、前記第１の方向と前記第２の方向とが直交する、装置。