TW563127B - MRAM device including offset conductors - Google Patents

Description

五、發明說明（1) 【發明所屬之技術領域】 本發明係關於資料儲存技術。更明確地，本發明係關 於磁性隨機存取記憶體（MR AM)。 【先前技術】 MRAM被視為用於短期或長期資料儲存之一種非依電 性記憶體。MRAN[具有較諸如DRAM、SRAM、以及快閃記憶 體等短期記憶體為低的電力消耗。MRAM可執行遠快於（依 大小順序）諸如硬碟之傳統長期記憶裝置的讀、寫操作。 另外，MRAM較硬碟更精實以及消耗更少電力。MRAM亦被 考慮為嵌入式系統之應用，其例子諸如快速處理器、及網 路應用。 典型MR AM裝置包括一記憶體晶胞陣列、沿記憶體晶 胞之列延伸的字組線、以及沿記憶體晶胞之行延伸的位元 線。各記憶晶胞位於一條字組線和一條位元線的交叉點。 纪憶體晶胞可以諸如隧道磁電阻（TMR )裝置或巨型磁 電阻（GMR)裝置等之磁電阻裝置為基座。一典型裝置包括 固疋層、-感測層、以及-炎於固定層和感測層間之絕 緣隨道障壁。固定層具有—固定的磁化定向，此磁化定向 在施用磁場於所欲範圍内時不會旋轉。感測層具有一可定 向於·與固定層磁化向量相同、或與固定層磁化向量相反 兩種方向其中之一的磁化定向。若固定層與感測層之磁化 定向同向，裝置之磁化定向稱為"平行"。若固定層與 感測層之磁化定向反向，簡裝置之定向稱為反平行。這 兩種固定定向，平行與反平行，可對照邏輯值。 563127 五、發明說明（2) 一個GMR裝置除了其資料與參考層係被一導體非磁性 金屬層隔開而非被一絕緣隧道障壁隔開之外，具有如同 TMR裝置的基本構造。相對之感測層與固定層磁化定向影 響操作於平面内電流（CIP)配置下之GMR裝置的平面内電 5阻，且相同地影響操作於垂直於平面電流（CPP)配置下之 GMR裝置的垂直於平面電阻。 記憶體晶胞密度受平面内線路間距離限制。可藉由線 路驅動之最大電流受線路之電流密度限制。這兩個參數一 線路分隔與電流密度-限制可施於磁電阻裝置之感測層的 10 最大開關場。 θ ⑨Α衣1又敢大開關場 而又不降低記憶體密度。增加最大磁場會使記憶體晶胞之 15 20 矯頑磁性增加。依次增加矯頑磁性會增加將資料寫至記憶 體晶胞的完整性，而其會降低未選定位元消磁之不期望邊 際效應。除此之外’校正此消磁可加重錯誤碼較正之 【發明内容】 ' s 只叮柯仔瑕置包括一磁性記 憶體晶胞、以及多數個位於記憶體晶胞陣列側邊 體。此第-導體沿第-方向上延伸。第一導體從至少一此 記憶體晶胞偏置於第二方向。第一和 二 ’罘一方向係正交。 關於本發明之其他方面和優勢將由接下來以伴 方法說明本發明原理之附圖詳述而明瞭，。 / 【圖式簡單說明】 第1和2圖繪示依據本發明之第一 裴置。

563127

五、發明說明（3) 第3圖繪示一種寫入第一MRAM裝置之方法。 第4和5圖繪示依據本發明之第二mram裝置。 第6、7、8圖綠示依據本發明之第三、四、五迎題裝 置。 5【實施方式】 參考第i圖和第2圖，其中繪示一包括磁性記憶體晶胞 之電阻交叉點陣列U的MRAM裝置1〇。磁性記憶體晶胞Η 可包括諸如諸如隧道磁電阻裝置或巨型磁電阻裝置等之磁 電阻裝置。記憶體晶胞I4排成列與行，列沿χ方向而行沿y 方向延伸。僅示出一些記憶體晶胞以簡化此MRAM裝置1 〇 之繪示。現實中，可以使用任何尺寸的陣列。 線跡作用為沿陣列1 2側邊上y方向之位元線。在一傳 統MRAM裝置（未不出），各記憶體晶胞可位於一字組線與 一位元線之父叉點上。相對地在第丄圖之MRAM裝置上，字 15組線從記憶體晶胞14偏置在y方向。此偏置量被參考為文 子Of f。各記憶體晶胞I4位於且被重疊於兩相鄰字組線工8 間。各記憶體晶胞I4亦被電氣連接與一位元線16和其中一 條相臨字組線1 8。介於記憶體晶胞2 4和字組線丄8間之電 氣連接由通路19所製成。 20 MRAM裝置10包括一組用來提供寫入電流Iy、工Xl、及 工X2來遥擇寫入操作期間之位元線1 g和字組線2 8的列驅動 器2〇和行驅動器22。這些寫入電流Iy、ιΧι、及ΙΧ2引起 選定位元線1 6和字組線1 8周圍之磁場Hx、Hy i、及Hy 2。 由於選定晶胞I4位於兩選定相鄰字組線IS之間並覆於選 6 五、發明說明（4) 定位元線I6之上，其看到來自三條線之之磁場Ηχ、Hyi、 及Hys。當這些磁場Hx、Hyi、及Hys結合時，大得足以改 變選定記憶體晶胞14之磁化定向。 半選定晶胞（即，沿著一選定位元線1 6或唯一選定字 組線之記憶體晶胞14 )只會看到三個磁場Hx、Hy i、及 其中一個。因此，半選定晶胞之磁化定向不應被影響。相 同地，沿著選定位元線I6和單一選定字組線ls兩條線之記 憶體晶胞I4會只看到三磁場Hx、Hyi、及Η。中之兩個磁 場，因此它們的磁化定向不應被影響。對於一所欲磁場， 兩相鄰字組線IS可共用寫入電流。兩相鄰線可在寫入操 作期間以小於最大定電流容量所驅動。此外，不等之寫入 電流可供至線16和18。 由於字組線is偏置，它們較傳統MRAM裝置内之字組 線離圯憶體晶胞I4更遠。然而，自記憶體晶胞^偏置的兩 相鄰字組線1S已被發現較未自記憶體晶胞偏置之字組線 強提供更強的磁場。 MRAM!置1 〇更包括連接至行驅動器22之感測放大器 M。感測放大器24之輸出叙接至資料暫存器％，且資料 暫，器26之輸出麵接至MRAM裝置1〇之1/〇塾Μ。感測放 ^裔24在讀取操作期間感測選定記憶體晶胞工*之電阻狀 可藉由知加-卜接選定記憶體晶胞丄4之電塵並感測流 過選定記憶體晶胞之電流而執行—簡單的感測方法。 記憶體晶胞14透過許多平行路徑麵接在-起。在-個 連接所看到的電阻等效於在該連接之記憶體晶胞丄 五、發明說明（5) 阻與在其他列與行之記憶體晶胞14之電阻並聯後所得。因 此圮憶體晶胞I4之陣列U可被視為一交叉點電阻器網路。 因為記憶體晶胞14連接如一交叉點電阻器網路，寄生 或潛洩路徑電流會干擾選定記憶體晶胞14之讀取操作。諸 如二極體或電晶體之阻性裝置可被連接至記體晶胞14。這 些阻性裝置可阻擔寄生電流。 另一可選擇地，寄生電流可考慮使用一等電位方法， 揭於本案受瓖人之第號美國專利。在一等電 位方法之例中，行驅動器22可提供相同的電位至未選定位 凡線I6做為選定位元線；!^ ,或行驅動器2〇可提供相同的 電位至未選定字組線i 6做為選定位元線1 6。 現在參考第3圖，其顯示一寫入至選定記憶體晶胞之 方向。寫入電流供至兩靠近選定記憶體晶胞（區塊11〇)之 字組線，且一寫入電流供至穿越記憶體晶胞（區塊112)之 位凡線。從這三條線組合之磁場使得選定記憶體晶胞之磁 化定向達到所欲之定向。磁化定向之方向將視寫入電流之 方向而定。 第4和5圖繪示一個相似於第1和2圖中之mram裝置10 的第二MRAM裝置210，除了第二MRAM裝置210在陣列12 之相同面上更包括一層第二字組線2。做為位元線16。第 二字組線21S沿X方向延伸。列驅動器22〇於寫入操作期間 供應寫入電流至第一和第二字組線丄8和2丄8。第*圖中由 虛線標示之第二字組線2 1 8位於位元線1 6下。第二字組線 2工8與位元線I6和記憶體晶胞Μ電氣隔絕。然而當寫入電 五、發明說明（6) 流供至_最靠近選定記憶體晶胞14之第二字組線218、 及-最靠近選定記憶體晶胞14之穿越位元線16和兩個第 -字組線！8 ’選;t記憶體晶胞看到來自五條線之磁場。因 此’第一字組線更增加切換場。 因此本揭露之酿Μ裝置10和21〇較具有相同導體間 ^、尺寸和電流密度之傳統裝置提供更有效率而高之寫入 場。較高之寫入電場能力使得記憶體晶胞之矯頑磁性增 力藉此寫入資料至5己憶體晶胞之完整性增力口而未選定位 元消磁之頻率減少。 在另一可選擇之實施例中，用於字組線和位元線之寫 入電場和電流需求可減少。對_給定場減少電流需求具有 隨後之直接效益··其減少供熱、其使得感測放大器和電子 裝置製造得更好更小、且其減少導線中電子漂移之問題。 限制給定電流，可增強由位元線和字組線產生之寫入場。 雖然MRAM裝置1 〇和2 1 〇已經由許多管道所描述，本發 月並不因此文限。反而，字組線和位元線兩者可直接與磁 性記憶體晶胞電氣接觸。譬如第6圖顯示一服題裝置 310，其中字組線ls對於記憶體晶胞“係偏置。如此之υ 方向偏置（關）量使得各記憶體晶胞Μ電氣連接至兩最接 近字組線I8中之一。在寫入操作期間，電流流過位元線16 且兩最近字組線1S大得足以只切換選定記憶體晶胞14。 可製造額外之導體層級。這些額外層級可與在2方向 (2方向係與X和y方向正交）之字組線且/或位元線間隔 開。譬如第7圖顯示一 MRAM裝置41(),其中一第二字組線 563127 五、發明說明（7 ⑴之額外層級直接地排列於第—字組線18之上。因此第 二字組線418亦自記憶體晶胞14偏1 (關)於作向。•如 第8圖顯示-臟Μ裝置51〇，其中第二導體518係自記憶體 晶胞14偏置(關)於y方向。然而，第一字組線18並益偏 置。此外’第—字組線18與記憶體晶胞14直接接觸和排列。 雖然以描述與偏置字組線連接之M r a m裝置但並非因 而受限。可偏置位元線而非字組線，或字組線和位元線兩 者皆可被偏置。導體之額外層級可只加於字組線、只加於 位元線、或加於兩者。 10 之外 子組線和位元線可移 <立。譬々口 ’一酿觸裝置可具有與 第2圖所示相同的結構’除了其係位元線偏置而非社線 本發明不只限於MRAM裝置。其可施用於其他裝置，諸 如磁性感測器陣列。相鄰導體可增強施於陣列中磁電組元 115 件之磁場。 雖然已描述並繪示本發明之具體實施例，本發明不限 於某些特定形式或所描述和緣示之排列方式。反而本發明 依據隨後申請專利範圍所界定。 【圖式之主要元件代表符號表】 10··· …MRAIV[裝置 19·· •…通路 12··· 電阻父又點陣列 20·· …列驅動裔 14··. …磁性記憶體晶胞 22 ·· •…行驅動器 16··· …位元線 24·· •…感測放大 18··· …字組線 26·· •…資料暫存 10 563127

五、發明說明（Ο 28··· · ·· I/O墊 310··· ."MRAM裝置 110··. •…區塊 410··· •••MRAM 裝置 112 ··· •…區塊 418… …第二字組線 210··. …·第二MRAM裝置 510··· •••MRAM 裝置 218… …··第---組線 518… …第二導體 220··. …列驅動為

Claims (1)

1. 563127 六 、申請專利範圍 5 15 10 :資料儲存裝置，其包含： 一組磁性記憶體晶胞之陣列；及 多個在該記憶體晶胞陣列之一側邊上的第一導 該等第一導體沿一第一方向延伸； 該第-導體從至少一些該等記憶體晶胞於一第二 方向偏置，該等第一和第二方向係呈正交。 2\如申請專利範圍第1項之褒置，其中至少-些該等磁性 5己憶體晶胞位於兩個相鄰第一導體之間。 3. 如申請專利範圍第1項之裝置，其^少-些該等磁性 °己憶體晶胞配置成於寫入電流供至兩相鄰第一導體 時，會曝露於來自該兩相鄰第―導體之電磁場中。a 4. 如申請專利範圍第丄項之褒置，其更包含多數個於該記 胞陣列之—第二側邊上的第二導體，該第二導體 二第二方向延伸且係與該等記憶體晶胞直接接觸。 陣列之-弟二側邊上的多數個第二導體，該等第二導體 沿該第一方向延伸並在一第三 立 二？，三方向與該等—心 其中該等I導體於方^^多數個通路； ，開’且其t各通路電氣連接一第—導 — 磁性記憶體晶胞，該第二 唯一 正交。 方向係與該等第一和第二方 7·如申請專利範圍第6項之裝置，其更包含-個與該等 體 _ 胞個向 第 -12 申請專利範圍 —導體電氣絕緣之第二導體層級， 等第二導體和該等記憶體晶胞之間。〜體位於該 8.如申請專利範圍第7項之裝置，其t該等第—導體於該 弟一方向上偏置與該等第二導體相同的量。 9 ·々如申請專利範圍第！項之裝置，其更包含多個位於該等 第一導體和該等記憶體晶胞之間之第二導體；其中各磁 性記憶體晶胞與唯一一個該等第二導體直接電氣連接。 10 ·如申請專利範圍第9項之裝置，其中該等第二導體 與該等記憶體晶胞成列。 11 ·如申請專利範圍第丄項之裝置，其中各記憶體晶胞 與唯 個該等第一導體直接實體接觸。 12 ·如申請專利範圍第1項之裝置，其更包含與該等第 導體電氣絕緣之一第二導體層級，該等第一導體設置 於该等第二導體和該等記憶 體晶胞之間。