JP2005116982A - 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス - Google Patents
磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス Download PDFInfo
- Publication number
- JP2005116982A JP2005116982A JP2003352844A JP2003352844A JP2005116982A JP 2005116982 A JP2005116982 A JP 2005116982A JP 2003352844 A JP2003352844 A JP 2003352844A JP 2003352844 A JP2003352844 A JP 2003352844A JP 2005116982 A JP2005116982 A JP 2005116982A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- yoke
- pair
- write
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 一対の磁気ヨーク4a,4bの周回方向と直交する断面の面積が、それぞれ、積層体S20a,S20bと対向する連結部分14a,14bにおいて最も小さくなるように構成する。これにより、書込ビット線5a,5bおよび書込ワード線6に書込電流を流すことによって生じる還流磁界16a,16bの磁束密度を、連結部分14a,14bにおいて最も高くすることができ、効率的かつ安定した情報の書込が可能となる。
【選択図】 図4
Description
次に、図30(A)〜図32(B)を参照して、本実施の形態における3つの変形例について以下に説明する。図30(A)〜図32(B)に示した変形例としての記憶セルは、いずれも、図4ないし図6に示した記憶セル1における磁気ヨーク4とは異なる形状の磁気ヨーク4V1〜4V3を有するものである。以下、順に説明する。
図30(A)および図30(B)に、本実施の形態における第1の変形例(変形例1)としての記憶セル1V1の構成を示す。図30(A)は、積層体S20a,S20bの積層面と平行なXY平面の構成を表すものであり、図30(B)は、図30(A)におけるXXX(B)−XXX(B)線に沿った矢視方向の断面構成を表すものである。上記したように、本実施の形態では、磁気ヨーク4a,4bにおける第1のビームヨーク41a,41bが、書込ビット線5a,5bおよび書込ワード線6の延在方向(Y方向)に沿った幅が連結部分14a,14bにおいて最小となるように構成すると共に、連結部分14a,14bにおける積層体S20a,S20bの積層方向(Z方向)の幅、すなわち、厚さが連結部分14a,14bにおいて最小となるように構成したものである。これに対し、本変形例の記憶セル1V1は、図30(A),図30(B)に示したように、第1のビームヨーク41の厚みは均一とし、連結部分14a,14bのY方向に沿った幅W14をその隣接部分の幅W1よりも狭めるように磁気ヨーク4V1を構成したものである。
次いで、図31(A)および図31(B)に、本実施の形態における第2の変形例(変形例2)としての記憶セル1V2の構成を示す。図31(A)は、積層体S20a,S20bの積層面と平行なXY平面の構成を表すものであり、図31(B)は、図31(A)におけるXXXI(B)−XXXI(B)線に沿った矢視方向の断面構成を表すものである。上記変形例1の記憶セル1V1では、第1のビームヨーク41V1の厚さは均一とし、連結部分14a,14bのY方向に沿った幅をその隣接部分よりも狭めるようにしたが、図31(A),図31(B)に示した記憶セル1V2のように、第1のビームヨーク41V2のY方向に沿った幅W1は均一とし、連結部分14a,14bの厚さT14をその隣接部分よりも小さくするように構成してもよい。具体的には、記憶セル1V2は、第1のビームヨーク41V2が、積層体S20a,S20bの側へ高さT1だけ突出した凸部41Tを備えることにより、連結部分14a,14bの厚さT14よりも高さT1の分だけ大きな厚さT41を有するように構成したものである。
さらに、図32(A)および図32(B)に、本実施の形態における第3の変形例(変形例3)としての記憶セル1V3の構成を示す。図32(A)は、積層体S20a,S20bの積層面と平行なXY平面の構成を表すものであり、図32(B)は、図31(A)におけるXXXII(B)−XXXII(B)線に沿った矢視方向の断面構成を表すものである。上記変形例2の記憶セル1V2では積層体S20a,S20bの側へ突出する凸部41Tを設けるようにしたが、図32(A),図32(B)に示した記憶セル1V3のように、第1のビームヨーク41V3が、連結部分14a,14bの両隣において傾斜面41AKを有しており、連結部分14a,14bから離れるに従い積層体S20a,S20bの積層方向(Z方向)に沿って積層体S20a,S20bとは反対側に向かってその厚みを広げるように構成するようにしてもよい。このような構成であっても、連結部分14a,14bの厚みT14を、第1のビームヨーク41V3における連結部分14a,14bに隣接する部分の厚みT41よりも小さくすることができる。
次に、図33(A)〜図34(B)を参照して、本発明の第2の実施の形態の磁気メモリデバイスについて説明する。
本実施例1は、図30(A),図30(B)に示した記憶セル1V1について、磁気ヨーク4における連結部分14の幅W14と第2磁性層8a,8bの磁化反転に要する書込電流IWとの関係について測定したものである。ここで、第1のビームヨーク41V1における連結部分14a,14bを挟む隣接部分のY方向における幅W1を200nm、積層体S20a,S20bのXY平面のサイズを100nm角、積層体S20aと積層体S20bとの距離を600nmとした。また、連結部分14a,14bのZ方向の厚みを20nm、ピラーヨーク421〜423のZ方向高さを420nm、ピラーヨーク421,423のX方向の長さを250nm、ピラーヨーク422のX方向の長さを300nm、第2のビームヨーク43のZ方向厚みを200nmとした。さらに、書込ビット線5a,5bおよび書込ワード線6については、X方向の長さを200nm、Z方向厚みを150nmとした。このような記憶セル1V1について測定した結果を図35に示す。図35のグラフにおいて、横軸が幅W14(単位はナノメータ[nm])を示し、縦軸が書込電流IW(単位はミリアンペア[mA])を示す。ここで、第1のビームヨーク41V1がくびれを全く有しない状態が幅W14=200nmである。図35に示したように、書込電流IWは、くびれの全くない幅W14=200nmにおいて最も高い数値を示し、幅W14を狭くするほど低減できることがわかった。
本実施例2は、図31(A),図31(B)に示した記憶セル1V2について、凸部41Tの厚みT1と第2磁性層8a,8bの磁化反転に要する書込電流IWとの関係について調査したものである。ここで、第1のビームヨーク41V2におけるY方向の幅W1を200nm、積層体S20a,S20bのXY平面のサイズを100nm角、積層体S20aと積層体S20bとの距離を600nmとした。また、連結部分14a,14bのZ方向の厚みを20nm、ピラーヨーク421〜423のZ方向高さを420nm、ピラーヨーク421,423のX方向の長さを250nm、ピラーヨーク422のX方向の長さを300nm、第2のビームヨーク43のZ方向厚みを200nmとした。さらに、書込ビット線5a,5bおよび書込ワード線6については、X方向の長さを200nm、Z方向厚みを150nmとした。このような記憶セル1V2について測定した結果を図36に示す。図36のグラフにおいて、横軸が凸部41Tの厚みT1(単位はナノメータ[nm])を示し、縦軸が書込電流IW(単位はミリアンペア[mA])を示す。ここで、凸部41Tを全く有しない場合(第1のビームヨーク41における積層体S20と対向する面が平坦である場合)が厚みT1=0nmに相当する。図36に示したように、書込電流IWは、凸部41Tを全く有しない厚みT1=0nmにおいて最も高い数値を示し、厚みT1を厚くするほど低減できることがわかった。
本実施例3は、図32(A),図32(B)に示した記憶セル1V3について、磁気ヨーク4における連結部分14と同等の厚みを有する領域の長さDと第2磁性層8a,8bの磁化反転に要する書込電流IWとの関係について調査したものである。ここで、第1のビームヨーク41V3におけるY方向の幅W1を200nm、積層体S20a,S20bのXY平面のサイズを100nm角、積層体S20aと積層体S20bとの間隔を600nmとした。また、連結部分14a,14bのZ方向の厚みT14を20nm、ピラーヨーク421〜423のZ方向高さを420nm、ピラーヨーク421,423のX方向の長さを250nm、ピラーヨーク422のX方向の長さを300nm、第2のビームヨーク43のZ方向厚みを200nmとした。さらに、書込ビット線5a,5bおよび書込ワード線6については、X方向の長さを200nm、Z方向厚みを150nmとした。傾斜面41AKの傾斜角度は、積層体S20a,S20bの積層面に対して45°をなすようにした。このような記憶セル1V3について測定した結果を図37に示す。図37のグラフにおいて、横軸が長さD(単位はナノメータ[nm])を示し、縦軸が書込電流IW(単位はミリアンペア[mA])を示す。ここで、傾斜面41AKを全く有していない状態が長さD=200nmに相当する。図37に示したように、長さDを、積層体S20a,S20bの長さとほぼ同程度(100nm)まで狭めることにより、書込電流IWを低減できることがわかった。
図42はバイポーラトランジスタ76a,76bの断面構成を示し、図43は読出ビット線33a,33bと積層体S20a,S20bとの間にバイポーラトランジスタ76a,76bを設けた場合の回路の要部構成を示す。図42および図43に示したように、各記憶セル1におけるTMR素子1a,1bのそれぞれの一端が、一対のバイポーラトランジスタ76a,76bを介して読出ビット線33a,33bに接続され、それぞれの他端が共通の読出ワード線32に接続される。より詳しくは、一対のバイポーラトランジスタ76a,76bにおけるベースBはワードデコード線72に接続され、コレクタCは接続層29を介して読出ビット線33a,33bに接続され、さらにエミッタEが接続層27を介してそれぞれ積層部分20a,20bに接続される。この場合には、ワードデコード線72からの制御信号が選択された一対のバイポーラトランジスタ76a,76bにおけるベースBに到達すると、コレクタCとエミッタEとの間が導通状態となり、積層体S20a,S20b(積層部分20a,20b)に読出電流が流れることにより、情報の読み出しが行われることとなる。
Claims (22)
- 導線の延在方向に沿った一部領域に、前記導線を取り囲むように周回方向に沿って配置された磁気ヨークと、
外部磁界によって磁化方向が変化する感磁層を含み、前記磁気ヨークと磁気的に連結された積層体と
を備え、
前記磁気ヨークの前記周回方向と直交する断面の面積が、前記積層体との連結部分において最も小さい
ことを特徴とする磁気抵抗効果素子。 - 前記磁気ヨークの前記断面の面積は、前記連結部分に近づくにつれて次第に小さくなっている
ことを特徴とする請求項1に記載の磁気抵抗効果素子。 - 前記磁気ヨークの幅は、前記連結部分において最も小さくなっている
ことを特徴とする請求項1または請求項2に記載の磁気抵抗効果素子。 - 前記磁気ヨークの前記幅は、前記連結部分に近づくにつれて次第に小さくなっている
ことを特徴とする請求項1から請求項3のいずれか1項に記載の磁気抵抗効果素子。 - 前記磁気ヨークの厚さは、前記連結部分において最も小さくなっている
ことを特徴とする請求項1から請求項4のいずれか1項に記載の磁気抵抗効果素子。 - 前記磁気ヨークの前記厚さは、前記連結部分に近づくにつれて次第に小さくなっている
ことを特徴とする請求項1から請求項5のいずれか1項に記載の磁気抵抗効果素子。 - 前記磁気ヨークは、前記積層体の積層面に沿った方向に延在すると共に前記連結部分を有する一のビームヨークを含んで構成されている
ことを特徴とする請求項1から請求項6のいずれか1項に記載の磁気抵抗効果素子。 - 前記磁気ヨークは、
前記導線を挟んで互いに対向しつつ前記積層体の積層面と直交する方向に延びる一対のピラーヨークと、
前記一対のピラーヨークにおける前記積層体の側の各一端どうしを連結すると共に前記連結部分を有する一のビームヨークとを含んで構成され、
一部が開放された断面形状を有する
ことを特徴とする請求項1から請求項6のいずれか1項に記載の磁気抵抗効果素子。 - 前記磁気ヨークは、
前記導線を挟んで互いに対向しつつ前記積層体の積層面と直交する方向に延びる一対のピラーヨークと、
前記一対のピラーヨークにおける前記積層体の側の各一端どうしを連結すると共に前記連結部分を有する第1のビームヨークと、
前記一対のピラーヨークの他方の各一端どうしを連結する第2のビームヨークとを含んで構成され、
閉じた断面形状を有する
ことを特徴とする請求項1から請求項6のいずれか1項に記載の磁気抵抗効果素子。 - 前記連結部分が前記感磁層を兼ねていることを特徴とする請求項1から請求項9のいずれか1項に記載の磁気抵抗効果素子。
- 導線の延在方向に沿った一部領域に、前記導線を取り囲むように周回方向に沿って配置された磁気ヨークと、
外部磁界によって磁化方向が変化する感磁層を含み、前記磁気ヨークと磁気的に連結された積層体と
をそれぞれ有する一対の磁気抵抗効果素子を備え、
前記一対の磁気抵抗効果素子は前記磁気ヨークの一部を互いに共有しており、
前記磁気ヨークの前記周回方向と直交する断面の面積が、前記積層体との連結部分において最も小さい
ことを特徴とする磁気記憶セル。 - 前記磁気ヨークの前記断面の面積は、前記連結部分に近づくにつれて次第に小さくなっている
ことを特徴とする請求項11に記載の磁気記憶セル。 - 第1の書込線と、
前記第1の書込線と交差するように延びると共に、前記第1の書込線との交差領域に対応した部分において前記第1の書込線と並走するように構成された第2の書込線と、
一対の磁気抵抗効果素子を含んで構成された磁気記憶セルと
を備え、
前記一対の磁気抵抗効果素子の各々が、
前記第1および第2の書込線の延在方向に沿った一部領域において、前記第1および第2の書込線を取り囲むように周回方向に沿って配置された磁気ヨークと、外部磁界によって磁化方向が変化する感磁層を含み前記磁気ヨークと磁気的に連結された積層体とをそれぞれ有すると共に、前記磁気ヨークの一部を互いに共有しており、
前記磁気ヨークの前記周回方向と直交する断面の面積が、前記積層体との連結部分において最も小さい
ことを特徴とする磁気メモリデバイス。 - 前記磁気ヨークの前記断面の面積は、前記連結部分に近づくにつれて次第に小さくなっている
ことを特徴とする請求項13に記載の磁気メモリデバイス。 - 前記磁気ヨークの幅は、前記連結部分において最も小さくなっている
ことを特徴とする請求項13または請求項14に記載の磁気メモリデバイス。 - 前記磁気ヨークの前記幅は、前記連結部分に近づくにつれて次第に小さくなっている
ことを特徴とする請求項13から請求項15のいずれか1項に記載の磁気メモリデバイス。 - 前記磁気ヨークの厚さは、前記連結部分において最も小さくなっている
ことを特徴とする請求項13から請求項16のいずれか1項に記載の磁気メモリデバイス。 - 前記磁気ヨークの前記厚さは、前記連結部分に近づくにつれて次第に小さくなっている
ことを特徴とする請求項13から請求項17のいずれか1項に記載の磁気メモリデバイス。 - 一対の前記磁気ヨークは、それぞれ、前記積層体の積層面に沿った方向に延在すると共に前記連結部分を有する一のビームヨークを含んで構成されている
ことを特徴とする請求項13から請求項18のいずれか1項に記載の磁気メモリデバイス。 - 一対の前記磁気ヨークは、それぞれ、
前記第1および第2の書込線を挟んで互いに対向しつつ前記積層体の積層面と直交する方向に延びる一対のピラーヨークと、
前記一対のピラーヨークにおける前記積層体の側の各一端どうしを連結すると共に前記連結部分を有する一のビームヨークとを含んで構成され、
一部が開放された断面形状を有しており、
前記一対の磁気抵抗効果素子が、少なくとも前記一対のピラーヨークのうちの一方を互いに共有している
ことを特徴とする請求項13から請求項18のいずれか1項に記載の磁気メモリデバイス。 - 一対の前記磁気ヨークは、それぞれ、
前記第1および第2の書込線を挟んで互いに対向しつつ前記積層体の積層面と直交する方向に延びる一対のピラーヨークと、
前記一対のピラーヨークにおける前記積層体の側の各一端どうしを連結すると共に前記連結部分を有する第1のビームヨークと、
前記一対のピラーヨークの他方の各一端どうしを連結する第2のビームヨークとを含んで構成され、
閉じた断面形状を有しており、
前記一対の磁気抵抗効果素子が、少なくとも前記一対のピラーヨークのうちの一方を互いに共有している
ことを特徴とする請求項13から請求項18のいずれか1項に記載の磁気メモリデバイス。 - 前記連結部分が前記感磁層を兼ねていることを特徴とする請求項13から請求項21のいずれか1項に記載の磁気メモリデバイス。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352844A JP4868431B2 (ja) | 2003-10-10 | 2003-10-10 | 磁気記憶セルおよび磁気メモリデバイス |
EP04024093A EP1523011B1 (en) | 2003-10-10 | 2004-10-08 | Magnetoresistive element, magnetic memory cell, and magnetic memory device |
US10/960,122 US7064367B2 (en) | 2003-10-10 | 2004-10-08 | Magnetoresistive element, magnetic memory cell, and magnetic memory device |
DE602004012813T DE602004012813T2 (de) | 2003-10-10 | 2004-10-08 | Magnetoresistives Element, magnetische Speicherzelle und magnetische Speicheranordnung |
CNB2004100856155A CN100466095C (zh) | 2003-10-10 | 2004-10-10 | 磁阻效应元件、磁存储单元及磁存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003352844A JP4868431B2 (ja) | 2003-10-10 | 2003-10-10 | 磁気記憶セルおよび磁気メモリデバイス |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005116982A true JP2005116982A (ja) | 2005-04-28 |
JP2005116982A5 JP2005116982A5 (ja) | 2005-09-15 |
JP4868431B2 JP4868431B2 (ja) | 2012-02-01 |
Family
ID=34309302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003352844A Expired - Fee Related JP4868431B2 (ja) | 2003-10-10 | 2003-10-10 | 磁気記憶セルおよび磁気メモリデバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US7064367B2 (ja) |
EP (1) | EP1523011B1 (ja) |
JP (1) | JP4868431B2 (ja) |
CN (1) | CN100466095C (ja) |
DE (1) | DE602004012813T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128253B2 (en) | 2016-01-29 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-port SRAM structure |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7110312B2 (en) * | 2000-10-20 | 2006-09-19 | Micromem Technologies Inc. | Non-volatile magnetic memory device |
JP2005109266A (ja) * | 2003-09-30 | 2005-04-21 | Tdk Corp | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 |
JP2006173472A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
US20090010046A1 (en) * | 2007-06-28 | 2009-01-08 | Krishnakumar Mani | magnetic memory device with non-rectangular cross section current carrying conductors |
CN105336357B (zh) * | 2014-07-17 | 2018-05-11 | 华为技术有限公司 | 磁性存储装置及运用该装置的信息存储方法 |
JP6699635B2 (ja) * | 2017-08-18 | 2020-05-27 | Tdk株式会社 | 磁気センサ |
US10515973B2 (en) * | 2017-11-30 | 2019-12-24 | Intel Corporation | Wordline bridge in a 3D memory array |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60208882A (ja) * | 1984-04-02 | 1985-10-21 | Asahi Chem Ind Co Ltd | 磁電変換素子 |
JPH0572233A (ja) * | 1991-09-12 | 1993-03-23 | Asahi Chem Ind Co Ltd | 電流センサ |
JPH10162326A (ja) * | 1996-11-27 | 1998-06-19 | Internatl Business Mach Corp <Ibm> | 磁気トンネル接合素子、接合メモリ・セル及び接合磁界センサ |
JP2000090658A (ja) * | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
JP2003007985A (ja) * | 2001-04-02 | 2003-01-10 | Hewlett Packard Co <Hp> | オンザフライでピン留めされる軟らかいリファレンス層のためのクラッディングされた読出し−書込み導体 |
JP2004119511A (ja) * | 2002-09-24 | 2004-04-15 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343422A (en) * | 1993-02-23 | 1994-08-30 | International Business Machines Corporation | Nonvolatile magnetoresistive storage device using spin valve effect |
US5587943A (en) * | 1995-02-13 | 1996-12-24 | Integrated Microtransducer Electronics Corporation | Nonvolatile magnetoresistive memory with fully closed flux operation |
US5629922A (en) * | 1995-02-22 | 1997-05-13 | Massachusetts Institute Of Technology | Electron tunneling device using ferromagnetic thin films |
JP3333670B2 (ja) | 1995-09-22 | 2002-10-15 | ティーディーケイ株式会社 | 磁性薄膜メモリ |
DE19836567C2 (de) * | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
JP2001273759A (ja) | 2000-03-27 | 2001-10-05 | Sharp Corp | 磁気メモリセルと磁気メモリ装置 |
US6413788B1 (en) * | 2001-02-28 | 2002-07-02 | Micron Technology, Inc. | Keepers for MRAM electrodes |
JP2003197875A (ja) * | 2001-12-28 | 2003-07-11 | Toshiba Corp | 磁気記憶装置 |
JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
JP3906145B2 (ja) * | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
JP3964818B2 (ja) * | 2003-04-01 | 2007-08-22 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
-
2003
- 2003-10-10 JP JP2003352844A patent/JP4868431B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-08 DE DE602004012813T patent/DE602004012813T2/de active Active
- 2004-10-08 EP EP04024093A patent/EP1523011B1/en not_active Expired - Fee Related
- 2004-10-08 US US10/960,122 patent/US7064367B2/en not_active Expired - Fee Related
- 2004-10-10 CN CNB2004100856155A patent/CN100466095C/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60208882A (ja) * | 1984-04-02 | 1985-10-21 | Asahi Chem Ind Co Ltd | 磁電変換素子 |
JPH0572233A (ja) * | 1991-09-12 | 1993-03-23 | Asahi Chem Ind Co Ltd | 電流センサ |
JPH10162326A (ja) * | 1996-11-27 | 1998-06-19 | Internatl Business Mach Corp <Ibm> | 磁気トンネル接合素子、接合メモリ・セル及び接合磁界センサ |
JP2000090658A (ja) * | 1998-09-09 | 2000-03-31 | Sanyo Electric Co Ltd | 磁気メモリ素子 |
JP2002289807A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 磁気メモリ装置および磁気抵抗効果素子 |
JP2003007985A (ja) * | 2001-04-02 | 2003-01-10 | Hewlett Packard Co <Hp> | オンザフライでピン留めされる軟らかいリファレンス層のためのクラッディングされた読出し−書込み導体 |
JP2004119511A (ja) * | 2002-09-24 | 2004-04-15 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128253B2 (en) | 2016-01-29 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-port SRAM structure |
KR102058216B1 (ko) * | 2016-01-29 | 2019-12-20 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 2 포트 sram 구조물 |
US10546864B2 (en) | 2016-01-29 | 2020-01-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-port SRAM structure |
US11222898B2 (en) | 2016-01-29 | 2022-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-port SRAM structure |
US11696430B2 (en) | 2016-01-29 | 2023-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two-port SRAM structure |
Also Published As
Publication number | Publication date |
---|---|
JP4868431B2 (ja) | 2012-02-01 |
DE602004012813D1 (de) | 2008-05-15 |
EP1523011A2 (en) | 2005-04-13 |
DE602004012813T2 (de) | 2009-05-07 |
US20050099865A1 (en) | 2005-05-12 |
CN1606094A (zh) | 2005-04-13 |
EP1523011A3 (en) | 2005-12-21 |
EP1523011B1 (en) | 2008-04-02 |
US7064367B2 (en) | 2006-06-20 |
CN100466095C (zh) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004153070A (ja) | 磁気ランダムアクセスメモリ,及びその製造方法 | |
EP1511041B1 (en) | Magnetic memory cell and magnetic memory device, and method for manufacturing the same | |
US7209380B2 (en) | Magnetic memory device and method of reading the same | |
JP4438375B2 (ja) | 磁気抵抗効果素子、磁気記憶セルおよび磁気メモリデバイス | |
JP4868431B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP4729836B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
JP4720067B2 (ja) | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 | |
JP4492052B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP4544396B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2005109266A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの製造方法 | |
JP4556385B2 (ja) | 磁気メモリデバイスの製造方法 | |
JP4492053B2 (ja) | 磁気記憶セルおよび磁気メモリデバイス | |
JP2004303370A (ja) | 磁気メモリデバイスおよび磁気メモリデバイスの読出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050608 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100112 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |