JP3854793B2 - 磁気抵抗効果素子を用いたメモリ - Google Patents
磁気抵抗効果素子を用いたメモリ Download PDFInfo
- Publication number
- JP3854793B2 JP3854793B2 JP2000303729A JP2000303729A JP3854793B2 JP 3854793 B2 JP3854793 B2 JP 3854793B2 JP 2000303729 A JP2000303729 A JP 2000303729A JP 2000303729 A JP2000303729 A JP 2000303729A JP 3854793 B2 JP3854793 B2 JP 3854793B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- sense line
- magnetic field
- sense
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、垂直磁化膜の磁気抵抗効果素子を用いたメモリに関する。
【０００２】
【従来の技術】
ここ数年、コンピュータや電子機器に利用されるメモリの激しい技術開発競争が繰り広げられており、メモリの技術は日進月歩のスピードで進展している。また、その技術開発競争の中で、様々な新しいメモリデバイスが提案されている。近年、非磁性層を２つの強磁性層の間にはさみ込んだ磁気抵抗膜に巨大な磁気抵抗効果（Ｇｉａｎｔ Ｍａｇｎｅｔ Ｒｅｇｉｓｔａｎｃｅ）が発見され、この現象を利用した磁気センサや磁気メモリ（以降ＭＲＡＭ）が注目を集めている。磁気抵抗効果とは、保磁力が異なる強磁性層の組み合わせから成る磁気抵抗膜に対し磁界を印加すると、両磁性層の磁化の回転角度に依存した抵抗の変化が得られる現象のことである。このような磁気抵抗膜では、両磁性層の磁化の向きが逆方向となった場合には磁気抵抗膜の抵抗値は高くなり、両磁性層の磁化の向きが同一方向となった場合には磁気抵抗膜の抵抗値は低くなる。
【０００３】
こうした磁気抵抗膜の近傍に導体線を配置することによって、その導体線に流れる電流によって発生する磁界である電流磁界により磁気抵抗膜への電気的な信号の記録が可能になり、磁気抵抗膜をメモリ素子すなわちメモリセルとして用いることができる。信号の再生は、磁気抵抗膜に電流を導通し、磁気抵抗膜の抵抗値を検出することにより「０」「１」を識別する絶対検出か、電流磁界を印加した際の抵抗変化を磁気抵抗膜に導通した電流を通じて検出することにより「０」「１」を識別する差動検出で行う。
【０００４】
このようなメモリセルには、非磁性層をＣｕ等の導体とするスピン依存性散乱素子と、非磁性層をＡｌ、Ｓｉ、Ｃｕ、Ｍｇ等の酸化物や窒素物の絶縁体とするスピントンネル素子とがある。スピントンネル素子としては、絶縁体として、フェルミ準位が他の磁性層に近いＡｌの酸化物（ＡｌＯX）が好適に用いられる。
【０００５】
このうち、スピン依存性散乱素子は、素子の抵抗値が小さく、磁気抵抗比も８％程度と小さいため、ＭＲＡＭには不向きである。一方、スピントンネル素子は、スピン依存性散乱素子と比べて素子の抵抗値が大きいため、ＭＲＡＭ向けとして用いられており、実用化に向けて開発が進められている。
【０００６】
一般に、磁気抵抗膜に用いられる薄膜磁性材料の磁化方向は材料によって異なり、膜面の面内方向と垂直方向とに大別される。現在ＭＲＡＭの薄膜磁性材料として主流をなすニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）といったフェロ強磁性材料は、主たる磁化方向が面内方向である面内磁化膜である。メモリ集積度を高めるために、面内磁化膜の微細化を行った場合には、反磁界が増加するため磁化方向の分散が生じる。それに対し、主たる磁化方向が垂直方向である垂直磁化膜は、微細化を行った場合に逆に反磁界が小さくなるため、面内磁化膜に対して磁化の方向を保ちやすいという利点を有する。
【０００７】
また、メモリセルに面内磁化膜を用いた場合には、１軸異方性を維持するために情報を格納するメモリセルの形状を、磁化困難軸方向に比べて磁化容易軸方向を長くする必要がある。一方、メモリセルに垂直磁化膜を用いた場合には、そのようなメモリセルの形状についての制約がないので、平面的なメモリの集積度を高めることができる。
【０００８】
以上述べたように、メモリセルに垂直磁化膜を用いた場合には、面内磁化膜を用いた場合に比べ、微細化を行った場合の磁化保存性が強く、メモリセルの形状が集積度を高めやすい形状にすることができるという利点がある。
【０００９】
しかし、磁気抵抗膜の近傍に書込み線と呼ばれる導体線を配設する場合、メモリセルに面内磁化膜を用いた場合には、絶縁膜を介して書込み線を重畳する構造とすることができるが、メモリセルに垂直磁化膜を用いた場合には、磁化抵抗膜の膜面垂直方向に平行に磁界を印加することが必要となるため、書込み線をメモリセルの横に平面的に配置しなければならない。そのため、メモリセルに垂直磁化膜を用いた場合には、メモリの集積度を上げることができないという問題がある。
【００１０】
図１５は、垂直磁化膜を用いた従来のＭＲＡＭの構造を示す断面図である。図１６は、図１５の線分Ｂ−Ｂ’に沿ってＭＲＡＭを切断した場合の断面図である。図１５、図１６には、従来のＭＲＡＭと本発明のＭＲＡＭとの差異を明確にする上で説明に必要な部分だけが抜粋して記載されている。
【００１１】
図１５、図１６に示すように、このＭＲＡＭは、基板１と、メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３と、導体ビア４１〜４３と、ｘセンス線２１０、２２０、２３０と、ｙセンス線１１０、１２０、１３０と、センス電流源８０１と、パルス電源８０３とを備えている。図１５に示すように、メモリセルｃ２１〜ｃ２３は、それぞれが第１の強磁性層１１、２１、３１と、非磁性層１２、２２、３２と、第２の強磁性層１３、２３、３３とから構成される磁気抵抗膜である。メモリセルｃ１１〜ｃ１３、ｃ３１〜ｃ３３も同様な構成の磁気抵抗膜である。また、図１６に示すように、ｘセンス線はｘ軸に平行な線であり、ｙセンス線はｙ軸に平行な線である。このＭＲＡＭには、各構成要素を絶縁するための絶縁膜（不図示）も設けられている。
【００１２】
このＭＲＡＭは、別体の書込み線を設けずに、隣接するメモリセルに接続されているセンス線を用いてメモリセルに磁界を印加するものである。このＭＲＡＭは、ｘセンス線２１０、２２０、２３０からメモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３のいずれかを通り、ｙセンス線１１０、１２０、１３０のいずれかにセンス電流が流れるＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ ｔｈｅ Ｐｌａｎｅ）構造となっている。
【００１３】
基板１には、Ｓｉウエハ、石英、ＳＯＩ等平坦性の高いものが用いられる。ＳＯ基板の作製方法としては、ＥＬＴＲＡＮ法、ＳＩＭＯＸ法が用いられる。なお、Ｓｉの結晶方位は（１、０、０）であることが望ましい。
【００１４】
各メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３の両強磁性層の組み合わせは、軟磁性材料と硬磁性材料とから成る。ここで、軟磁性材料、硬磁性材料とは、２つの強磁性層間における保磁力の大小関係で定義されるものであり、保磁力が大きい方を硬磁性材料とし、保磁力が小さい方を軟磁性材料としている。軟磁性材料と硬磁性材料との積層順は、どちらが先であってもよい。軟磁性材料は、容易に磁化が反転するため再生層として機能する。硬磁性材料は、軟磁性材料と比べて磁化が反転しにくいため、メモリ層として機能する。各磁性層は、単一元素から成る単層であっても良いが、各種合金の多層構造となっていてもよい。強磁性層としては、遷移金属と希土類元素から成るフェリ磁性体であるＧｄ−Ｆｅ、Ｇｄ−Ｃｏ、Ｇｄ−ＦｅＣｏ等といった材料が用いられる。これら強磁性層の組成は、保磁力が異なるよう適宜調整され、膜厚は２〜１００ｎｍとなっている。
【００１５】
非磁性層の膜厚は、０．５〜５ｎｍである。非磁性層の膜厚が０．５ｎｍ以下であった場合には、垂直磁化膜の成膜方法によっては島状成長によるピンホール発生の恐れがあり、両強磁性層の相互作用により磁気抵抗が発現しない場合がある。非磁性層の膜厚が５ｎｍ以上であった場合には、両強磁性層間の間隔が電子の平均自由行程に対して広くなりすぎ、トンネリング確率が減るため磁気抵抗が小さくなってしまう。
【００１６】
また、絶縁膜にはＳｉＯ2やＳｉＮ、Ａｌ2Ｏ3などの無機材料や、ノボラック樹脂などの有機材料が用いられる。絶縁膜の膜厚は、センス線や書込み線に印加される電力に対して必要な絶縁耐圧で決まり、５〜１０００ｎｍとなる。ｘセンス線２１０、２２０、２３０およびｙセンス線１１０、１２０、１３０はＡｌやＣｕ、Ａｕなど導電性の高い材料が用いられる。ｘセンス線２１０、２２０、２３０およびｙセンス線１１０、１２０、１３０の膜厚は、印加される電流や線幅等で決まり、１００〜１００００ｎｍとなる。このようなＭＲＡＭの加工は、フォトリソグラフィーに代表される微細加工パターニング技術で容易に行うことができる。成膜工程としては、蒸着、スパッタリング、ＭＢＥ等の各種方法が適用できる。
【００１７】
また、このようなＭＲＡＭでは、ｘセンス線の上に積層する第１の強磁性層より下面の表面自由エネルギを調整し、より平坦性の高い界面構造を実現する目的でバッファ層が挿入されることがある。このバッファ層には、Ｔａ、Ｃｕ、Ｃｒ等の各種金属が用いられ、バッファ層の膜厚が２ｎｍよりも薄いと、成膜方法によっては、島状成長によってバッファ層の膜質が不均一になってしまうという問題があり、バッファ層の膜厚が１０ｎｍよりも厚い場合には、ＭＲＡＭの生産性が低下してしまうという問題があるため、バッファ層の膜厚は２〜１０ｎｍであるのが望ましい。
【００１８】
図１６に示すように、各メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３は、交差するｙセンス線１１０、１２０、１３０とｘセンス線２１０、２２０、２３０とに接続されている単純マトリクス構造となっている。例えば、メモリセルｃ２２は、ｘセンス線２２０とｙセンス線１２０とに接続されている。センス電流源８０１とパルス電源８０３とは、メモリセルｃ２２に対する記録動作と差動検出による再生動作を説明するために図中に示されている。なお、図１６では、センス線の選択に用いられるデコーダ等の回路は省略されている。
【００１９】
メモリセルｃ２２から信号を読み出す場合、まず、センス電流源８０１からｘセンス線２２０に電流を流す。その電流は、ｘセンス線２２０からメモリセルｃ２２に流れ、ｙセンス線１２０へ流れる。そして、この電流を流した状態で、ｙセンス線１１０を導体線として、パルス電源８０３からｙセンス線１１０に読み出し用のパルス電流を印加して磁界を発生させ、そのときのメモリセルｃ２２の電圧の変化からメモリセルｃ２２に記録されている内容が１であるか０であるかを判定する。図１５の矢印は、ｙセンス線１１０によってパルス電流によって発生する磁界の方向を表している。
【００２０】
また、メモリセルｃ２２に信号を記録する場合には、読み出しの場合と同様に、まず、センス電流源８０１からｘセンス線２２０に電流を流す。そして、この電流をｘセンス線２２０、メモリセルｃ２２、ｙセンス線１２０と流した状態で、パルス電源８０３からｙセンス線１１０に、読み出し用のパルス電流より大きい書込み用のパルス電流を流して磁界を発生させることによって、メモリセルｃ２２への記録が行われる。記録内容が０であるか１であるかは、そのときの磁界の向きによる。
【００２１】
このパルス電流によって発生する磁界は、ｙセンス線１１０の下のメモリセルｃ１１、ｃ２１、ｃ３１にも印加されるが、これらのメモリセルｃ１１、ｃ２１、ｃ３１に印加される磁界の方向は面内方向となるため、この磁界によるメモリセルｃ１１、ｃ２１、ｃ３１への誤記録は発生しない。また、その磁界は、ｙセンス線１２０の下のメモリセルｃ２２以外のメモリセルにも印加されるが、メモリセルへの記録は、ｙセンス線１１０に流れるパルス電流による磁界とセンス電流による磁界との合成された磁界によって始めて可能となるので、ｙセンス線１２０の下のメモリセルのうちメモリセルｃ２２だけが選択されて記録されるようになる。
【００２２】
上述の説明では、メモリセルｃ２２への情報の記録・再生にｙセンス線１１０が用いられる場合を示したが、ｙセンス線１３０を用いても、メモリセルｃ２２への同様の記録・再生が可能である。さらには、ｙセンス線１１０、１３０両方を用いてメモリセルｃ２２への情報の記録・再生を行うことも可能である。なお、ｙセンス線１１０、１３０両方を用いた場合には、ｙセンス線１１０、１３０に流す電流の電流密度を約１／２に下げることができるため、メモリセルｃ２２へ印加される磁界のメモリセルｃ２２における面内均一性が向上する。
【００２３】
また、センス電流源８０１が接続されるｘセンス線をｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１２あるいはメモリセルｃ３２について情報の記録・再生を行うことが可能となる。実際のＭＲＡＭでは、メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３のようなメモリセルが多数存在し、全てのメモリセルに対し同様な手法を用いて情報の記録・再生が可能である。
【００２４】
上述したように、図１５、図１６に示すＭＲＡＭでは、導体線であるｙセンス線１１０に流れるパルス電流により発生する磁界によって、メモリセルｃ２２への情報の記録・再生が行われる。ｙセンス線１１０に流れるパルス電流によって発生する膜面垂直方向の磁界の強さは、図１５に示すｙセンス線１１０、１２０、１３０の中心軸Ｂ−Ｂ’上において最も強くなる。しかし、ｙセンス線１１０の厚さのため、メモリセルｃ２２の配設位置は、中心軸Ｂ−Ｂ’からｙセンス線１１０の厚さの１／２以上のオフセットを有しており、メモリセルｃ２２が配設されている位置の膜面垂直方向の磁界の強さは、中心軸Ｂ−Ｂ’における磁界の強さよりも弱くなっている。つまり、メモリセルｃ２２の配設位置が、膜面垂直方向の磁界が最も強い位置からずれているため、パルス電流によって発生する電流磁界の使用効率が低くなってしまうという問題があった。
【００２５】
ｙセンス線１１０の厚さが薄く、前述のオフセットがほとんど無視できる場合には上述の問題は発生しないが、この場合には、ｙセンス線１１０に流れる電流密度が高くなり、エレクトロマイグレーションやストレスマイグレーション等によってｙセンス線が破断してしまう恐れがある。また、ＭＲＡＭのセル構造全体を微細化していく場合では、電流密度や寄生容量による配線遅延といった問題から配線の厚さ方向のスケーリングは困難となっている。したがって、最近では、ｙセンス線の線幅に対する厚さのアスペクト比は大きくなる傾向にあり、前述のオフセットによる電流磁界の利用効率の低下はますます強まる傾向にある。
【００２６】
【発明が解決しようとする課題】
以上述べたように、垂直磁化膜を用いた従来のＭＲＡＭでは、導体線に流れる電流によって発生する磁界によって、メモリセルへの情報の記録が行われる。また、差動検出法においてはメモリセルからの情報の再生も電流磁界を利用することにより行われる。導体線に流れるパルス電流によって発生する膜面垂直方向の磁界の強さは、導体線の中心軸上において最も強くなる。しかし、導体線の厚さのため、メモリセルの配設位置は、その中心軸から導体線の厚さの１／２以上のオフセットを有しており、メモリセルが配設されている位置の磁界の強さは、その中心軸における磁界の強さよりも弱くなっている。つまり、従来のＭＲＡＭでは、メモリセルの配設位置が膜面垂直方向の磁界が最も強い位置からずれているため、パルス電流によって発生する電流磁界の使用効率が低くなってしまうという問題があった。
【００２７】
本発明は、電流磁界の利用効率が高いＭＲＡＭを提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明では、主たる磁化方向が膜面垂直方向である２つの強磁性層が非磁性層を挟むことによって構成される垂直磁化膜から成る磁気抵抗効果素子を含むメモリセルがマトリクス状に配され、
メモリセルの情報を読み出すためのセンス線を複数備え、
該センス線に流れる電流によって発生する磁界によって前記メモリセルへの信号の記録が行われるメモリにおいて、
第１のメモリセル列に含まれるメモリセルの情報を読み出すための第１のセンス線が前記第１のメモリセル列に含まれるメモリセルの磁気抵抗効果素子の下部に配され、前記第１のメモリセル列に隣接して平行に配された第２のメモリセル列に含まれるメモリセルの情報を読み出すための第２のセンス線が、前記磁気抵抗効果素子の上部に配され、
前記第１のメモリセル列に含まれるメモリセルの膜面に平行な当該メモリセルの磁気的な中心軸と前記膜面に平行な前記第２のセンス線の中心軸との前記膜面垂直方向のずれ量が前記第２のセンス線の厚さの１／２未満であり、前記第２のメモリセル列に含まれるメモリセルの膜面に平行な当該メモリセルの磁気的な中心軸と前記膜面に平行な前記第１のセンス線の中心軸との前記膜面垂直方向のずれ量が前記第１のセンス線の厚さの１／２未満であり、
前記第１のメモリセル列に含まれるメモリセルに情報の記録を行なう際に、記録を行なうメモリセルに電流を流し、且つ、前記第２のセンス線に、該第２のメモリセル列に含まれるメモリセルから情報を読み出すときの第１の電流よりも大きい第２の電流を流すことにより生じる磁界によって記録を行ない、
前記第２のメモリセル列に含まれるメモリセルに情報の記録を行なう際に、記録を行なうメモリセルに電流を流し、且つ、前記第１のセンス線に、該第１のメモリセル列に含まれるメモリセルから情報を読み出すときの第３の電流よりも大きい第４の電流を流すことにより生じる磁界によって記録を行なうことを特徴とする。
【００２９】
本発明の磁気抵抗効果素子を用いたメモリでは、導体線に流れる電流によって発生する磁界が最も強い導体線の磁気的な中心軸にメモリセルを近づけて配置することによって、メモリセルに印加される磁界の強さを強くすることができるため、電流磁界の利用効率を向上させることができる。
【００３０】
【発明の実施の形態】
次に、本発明の一実施形態の磁気抵抗効果素子を用いたメモリ（ＭＲＡＭ）について図面を参照して詳細に説明する。なお、全図において同一の符号がつけられている構成要素はすべて同一のものを示す。
【００３１】
（第１の実施形態）
まず、本発明の第１の実施形態のＭＲＡＭについて説明する。図１は、本実施形態のＭＲＡＭの構造を示す断面図である。
【００３２】
本実施形態のＭＲＡＭでは、（１、０、０）のＳｉウエハの基板１の上に、ｘセンス線２２０が設けられている。さらに、ｘセンス線２２０の上に導体ビア４２が設けられ、導体ビア４２の上にメモリセルｃ２２が設けられ、メモリセルｃ２２の上にｙセンス線１２０が設けられている。
【００３３】
本実施形態のＭＲＡＭは、ｘセンス線２２０、導体ビア４２、メモリセルｃ２２、ｙセンス線１２０にセンス電流が流れるＣＰＰ構造となっている。また、本実施形態のＭＲＡＭでは、メモリセルｃ２２の近傍に、メモリセルｃ２２に電流磁界を印加するための導体線として、書込み線１１１０、１１３０が設けられている。
【００３４】
メモリセルｃ２２は、第１の強磁性層２１と、非磁性層２２と、第２の強磁性層２３とから成る磁気抵抗膜である。第１の強磁性層２１としてはＧｄ25Ｆｅ75が用いられ、非磁性層２２としてはＡｌＯXが用いられ、第２の強磁性層２３としてはＧｄ26Ｆｅ74が用いられている。また、各層の膜厚は、第１の強磁性層２１が２０ｎｍで、非磁性層２２が２ｎｍで、第２の強磁性層２３が２０ｎｍとなっている。ｘセンス線２２０、ｙセンス線１２０、書込み線１１１０、１１３０、導体ビア４２にはＡｌＣｕが用いられ、ｘセンス線の膜厚は５０ｎｍであり、ｙセンス線１２０および書込み線１１１０、１１３０の膜厚は１０００ｎｍであり、導体ビアの膜厚は６８０ｎｍである。書込み線１１１０、１１３０の線幅は０．５μｍであるのでアスペクト比αは２となる。
【００３５】
また、本実施形態のＭＲＡＭには、電気的に絶縁されるべき各構成要素の間に、絶縁膜（不図示）が挿入されている。このような絶縁膜の材料としては、ＳｉＯ2や、ＳｉＮ、Ａｌ2Ｏ3などの無機材料や、ノボラック樹脂などの有機材料が用いられる。絶縁膜の膜厚は、センス線や書込み線に印加される電力に対して必要な絶縁耐圧で決まり５〜１０００ｎｍとなる。
【００３６】
線分ｋは書込み線１１１０の中心軸である。線分ｍは、メモリセルｃ２２の磁気的な中心軸である。メモリセルの磁気的な中心軸とは記録した情報を消去、再記録するうえで必要な磁界を最も少なくする位置にある軸を指す。なお、図１では、磁気的な中心軸ｍはメモリセルｃ２２の非磁性層２２の中央に図示されているが、実際には、メモリセルｃ２２の磁性層の構成によりその位置は変化し、メモリセルｃ２２の中央ではない場合もある。また、書込み線１１１０の中心軸ｋと、メモリセルｃ２２の磁気的な中心軸ｍの間隔をずれ量δとする。なお、図中の矢印は、書込み線１１１０に流れる電流によって発生する磁界の向きである。
【００３７】
図２は、図１の本実施形態のＭＲＡＭを線分ｋで切断した場合の断面図である。図２では、駆動回路等の周辺回路やセンス線の選択に用いられるデコーダ等の回路は省略されており、本発明の説明に必要な部分だけが抜粋されて記載されている。本実施形態のＭＲＡＭは、各メモリセルｃ１２、ｃ２２、ｃ３２がそれぞれ交差するｘセンス線２１０、２２０、２３０とｙセンス線１１０、１２０、１３０とに接続される単純マトリクス構造となっている。センス電流源８０１、パルス電流源８０３は、いずれもメモリセルｃ２２に対して情報の記録と差動検出による再生を行うためのものである。
【００３８】
本実施形態のＭＲＡＭでは、メモリセルｃ２２に記録された情報を読み出す場合には、センス電流源８０１からｘセンス線２２０、メモリセルｃ２２、ｙセンス線１２０へとセンス電流を流した状態で、書込み線１１１０に対し読み出し用のパルス電流を流して磁界を発生させ、磁界の向きによるセンス線電圧の変化を計測することによって、記録された情報が「０」であるか「１」であるかを判定する。
【００３９】
また、メモリセルｃ２２に情報を記録する場合には、読み出しの場合と同様にセンス電流源８０１からｘセンス線２２０、メモリセルｃ２２、ｙセンス線１２０へとセンス電流を流した状態で、書込み線１１１０に対し読み出し用のパルス電流よりもより大きな書込み用のパルス電流を流して磁界を発生させる。記録内容は印加される磁界の向きによる。このパルス電流によって発生する磁界は、ｙセンス線１２０の下に存在する他のメモリセルｃ１２、ｃ３２にも印加されるが、各メモリセルに対する情報の記録は、そのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２２だけに情報が記録される。
【００４０】
本実施形態のＭＲＡＭでは、センス電流源８０１を接続するｘセンス線を図２に示すｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１２あるいはメモリセルｃ３２への情報の記録・再生を行うことができる。
【００４１】
なお、図２では、メモリセルｃ１２、ｃ２２、ｃ３２しか図示されていないが、実際には多数のメモリセルが、メモリセルｃ１２、ｃ２２、ｃ３２とともにマトリクス状に配置されている。
【００４２】
本実施形態のＭＲＡＭでは、書込み線１１１０の磁気的な中心軸上に書き込み対象となるメモリセルｃ２２を近づけるように、書込み線１１１０もしくはメモリセルｃ２２の配置を書込み線１１１０の厚さ方向にオフセットさせることによって、ずれ量δを書込み線１１１０の厚さの１／２未満とする。こうすることによって、磁界の強さが最も強い書込み線１１１０の磁気的な中心軸にメモリセルｃ２２を近づけて配置することができ、メモリセルｃ２２に印加される磁界の強さを強くすることができるため、本実施形態のＭＲＡＭでは、従来よりも電流磁界の利用効率を向上させることができる。
【００４３】
また、本実施形態のＭＲＡＭでは、書込み線１１１０の線幅に対する厚さの比であるアスペクト比αを０．５より大きくし、望ましくは２以上１０以下とする。図３に示すように、書込み線１１１０の線幅をａとし、書込み線１１１０のアスペクト比をαとすると、書込み線１１１０の厚さはαａとなる。また、書込み線１１１０の端面から、ｙセンス線１２０の中心までのＸ軸方向の距離は、書込み線幅と書込み線間の間隔との比であるライン・アンド・スペース比を１：１とするために１．５ａであるとする。点Ａは、ｙセンス線１２０の中心に位置する点である。点Ｂは、点Ａから書込み線１１１０の厚さの半分（αａ／２）だけ下の位置にある点である。点Ｂの磁界強度に対する点Ａの磁界強度の比である磁界強度比をＰとする。
【００４４】
図４は、本実施形態のＭＲＡＭにおけるアスペクト比αと磁界強度比Ｐの変動の様子を示すグラフである。図４（ａ）に示すように、アスペクト比αの増加とともに磁界強度比Ｐは単調増加するが、その値は２で飽和する。また、図４（ｂ）に示すように、アスペクト比αが２以上１０以下である場合には、磁界強度比Ｐは、１．２〜１．８となる。また、図４（ｃ）に示すように、αが０．５未満の場合にはＰは５％も増加しない。したがって、α＜０．５では、点Ｂにおける磁界強度と点Ａにおける磁界強度にはほとんど違いがない。
【００４５】
一方、本実施形態のＭＲＡＭでは、アスペクト比αが２未満である場合には、ＭＲＡＭの作製工程が複雑になり、アスペクト比αが１０より大きい場合にもその加工性が著しく低下する。したがって、本実施形態のＭＲＡＭでは、書込み線１１０の線幅に対する厚さのアスペクト比αを０．５より大きい値とし、望ましくは２≦α≦１０とする。本実施形態のＭＲＡＭでは、アスペクト比αの値が大きければ大きいほど、書込み線１１１０とｙセンス線１２０とのずれ量δを書込み線１１１０の厚さの１／２未満としたときの効果が大きくなる。
【００４６】
なお、本実施形態のＭＲＡＭでは、メモリセルｃ２２に電流磁界を印加する導体線として書込み線１１１０を用いたが、書込み線１１３０を用いてもよいし、書込み線１１１０と書込み線１１３０とを両方用いてもよいし、メモリセルｃ２２に印加する電流磁界を図示しないメモリセルｃ２２の近傍にある複数の導体線の合成磁界としてもよい。なお、メモリセルｃ２２に磁界を印加するのは、隣接するメモリセルにセンス電流を供給するｙセンス線であってもよい。本実施形態のＭＲＡＭでは、隣接するセンス線を用いてメモリセルに磁界を印加するとした方が、ＭＲＡＭの集積度を向上させることができる。
【００４７】
（第２の実施形態）
次に、本発明の第２の実施形態のＭＲＡＭについて説明する。図５は、本実施形態のＭＲＡＭの構造を示す断面図である。本実施形態のＭＲＡＭは、隣接するｙセンス線を用いてメモリセルの記録・再生を行うものである。そして、本実施形態のＭＲＡＭは、メモリセルが奇数列、偶数列に分割して成膜されたものである。各メモリセルの構造、材質、膜厚とｘセンス線、ｙセンス線、導体ビアの材質、膜厚と、ｙセンス線の線幅、アスペクト比とは、第１の実施形態のＭＲＡＭと同じである。また、本実施形態のＭＲＡＭは、第１の実施形態のＭＲＡＭと同様に、センス電流がｘセンス線から各メモリセルを通り、ｙセンス線に電流が流れるＣＰＰ構造となっている。図６の矢印は、ｙセンス線１２０に流れる電流によって発生する磁界の向きを示す。
【００４８】
図６は、本実施形態のＭＲＡＭを線分Ａ−Ａ’で切断した場合の断面図である。図６では、駆動回路等の周辺回路は省略され、本発明の説明に必要な部分だけ抜粋して示されている。各メモリセルｃ１１〜ｃ１５、ｃ２１〜ｃ２５、ｃ３１〜ｃ３５は、それぞれが交差するｘセンス線およびｙセンス線に接続する単純マトリクス構造となっている。センス電流源８０１とパルス電源８０３とは、メモリセルｃ２３に対する記録動作と作動検出による再生動作を説明するために図中に示されている。なお、図６では、センス線の選択に用いられるデコーダ等の回路は省略されている。
【００４９】
本実施形態のＭＲＡＭでは、メモリセルｃ２３に記録された情報を読み出す場合には、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０へとセンス電流を流した状態で、隣接するｙセンス線１２０に対し読み出し用のパルス電流を印加して磁界を発生させ、磁界の有無によるセンス線電圧の変化を計測することによって、記録された情報が「０」であるか「１」であるかを判定する。
【００５０】
また、メモリセルｃ２３に情報を記録する場合には、読み出しの場合と同様にセンス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０へとセンス電流を流した状態で、ｙセンス線１２０に対し読み出し用のパルス電流よりもより大きな書込み用のパルス電流を印加して磁界を発生させる。記録内容は印加される磁界の向きによる。このパルス電流によって発生する磁界は、ｙセンス線１３０の下に存在する他のメモリセルｃ１３、ｃ３３にも印加されるが、各メモリセルに対する情報の記録はそのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２３だけに情報が記録される。
【００５１】
本実施形態のＭＲＡＭでは、センス電流源８０１を接続するｘセンス線を図６に示すｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１３あるいはメモリセルｃ３３への情報の記録・再生を行うことができる。また、メモリセルｃ１２、ｃ２２、ｃ３２への情報の記録・再生を行う場合には、パルス電流を流すｙセンス線を、ｙセンス線１２０からｙセンス線１１０に変更する。上述のようにして、全てのメモリセルに対し同様な手法を用いて情報の記録・再生を行うことができる。
【００５２】
図７は、本実施形態のＭＲＡＭの加工プロセスを示す断面図である。まず、図７（ａ）に示すように、基板Ｐ１の上にｘセンス線Ｐ２、導体ビアＰ４を作製し、さらに、第１の強磁性層Ｐ５、非磁性層Ｐ６、第２の強磁性層Ｐ７からなる偶数番の磁気抵抗膜Ｐ８を作製する。次に、ｘセンス線Ｐ２が所望の形状となるように微細加工を施し、図面に向かって左から奇数番のメモリセルが設けられる領域を規定する微細加工を施し、同じマスクを使うセルフアライメントによって絶縁膜Ｐ１１の成膜及び加工を行う。図７（ｂ）には、絶縁膜Ｐ１１の加工まで終了したときのＭＲＡＭが示されている。
【００５３】
次に、図７（ｃ）に示すように、ｙセンス線Ｐ１０を作製する。そして、図７（ｄ）に示すように、第１の強磁性層Ｐ５’、非磁性層Ｐ６’、第２の強磁性層Ｐ７’からなる磁気抵抗膜Ｐ８’、導体ビアＰ４’を作製する。そして、図面左から偶数番のメモリセルが設けられる領域を規定する微細加工を施し、同一マスクを使うセルフアライメントによって絶縁膜Ｐ１１’の成膜及び加工を行う。図７（ｅ）には、絶縁膜Ｐ１１’の加工まで終了したときのＭＲＡＭが示されている。図７（ｆ）に示すように、最後にｘセンス線Ｐ３が作製され、本実施形態のＭＲＡＭが完成する。この加工プロセスでは、ＣＭＰ等による平坦化プロセスや剥離を完全に行うための洗浄プロセス等も適宜導入される。
【００５４】
以上述べたように、本実施形態のＭＲＡＭでは、各メモリセルに磁界を印加するための導体線を、別体の書込み線でなく隣接するメモリセルに接続されているｙセンス線としている。こうすることによって、本実施形態のＭＲＡＭでは、別体の書込み線を設ける必要がなくなるため、メモリの集積度を向上させることができる。また、本実施形態のＭＲＡＭでは、上述の加工プロセスのように、隣接するメモリセル同士の配設位置に段差を付けて、メモリセルと導体線とのずれ量δを導体線の厚さの１／２未満としたが、図８に示すような２枚の基板を互いに貼り合わせることによって、隣接するメモリセル同士の配設位置に段差を付けてメモリセルと導体線とのずれ量δを導体線の厚さの１／２未満としてもよい。このような貼り合わせの精度がパターニングの精度を上回るレベルになれば、本実施形態のＭＲＡＭでは、リソグラフィーによるパターニングの解像度を上回る間隔でｙセンス線を林立させることができるようになる。つまり、貼り合わせ法を用いたＭＲＡＭでは、より一層の集積度の向上が見込めるうえ、集積度が高まっただけ電流磁界の利用効率も高まり、消費電力の低減も見込める。
【００５５】
（第３の実施形態）
次に、本発明の第３の実施形態のＭＲＡＭについて説明する。図９は、本実施形態のＭＲＡＭ構造および加工プロセスは、第２の実施形態のＭＲＡＭの構造および加工プロセスと同じであり、各構成要素に用いられている材料も第２の実施形態のＭＲＡＭと同じである。
【００５６】
本実施形態のＭＲＡＭでは、メモリセルｃ２３への情報の記録・再生を行う場合にはｙセンス線１２０だけにパルス電流を流していたのに対し、本実施形態のＭＲＡＭでは、ｙセンス線１２０およびｙセンス線１４０の両方にパルス電流を流してメモリセルｃ２３への情報の記録・再生を行う。こうすることによって、本実施形態のＭＲＡＭでは、ｙセンス線１２０、１４０への電流密度を約１／２とすることができるため、メモリセルに印加される磁界の面内均一性を向上させることができる。図中の矢印は、ｙセンス線１２０、１４０に流れるパルス電流によって発生する磁界の向きを表す。
【００５７】
図１０は、本実施形態のＭＲＡＭを線分Ａ−Ａ’に沿って切断した場合の断面図である。図１０では、駆動回路等の周辺回路は省略され、説明に必要な部分だけ抜粋して記載されている。
【００５８】
メモリセルｃ２３に記録されている情報を読み出すには、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、ｙセンス線１２０、１４０に対し読み出し用のパルス電流を同期印加して磁界を発生させ、磁界の有無によるセンス線電圧の変化からの記録されている情報が「０」であるか「１」であるかを判定する。
【００５９】
メモリセルｃ２３に情報を記録するには、読み出しの場合と同様に、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、メモリセルｃ２３に隣接するｙセンス線１２０、１４０に対し、より大きな記録用のパルス電流を同期印加して磁界を発生させて、メモリセルｃ２３への記録を行う。記録される情報が「０」であるか「１」であるかは、発生する磁界の向きによる。
【００６０】
このパルス電流によって発生する磁界は、ｙセンス線１２０、１４０の下に存在する他のメモリセルｃ１２、ｃ２２、ｃ３２、ｃ１４、ｃ２４、ｃ３４にも印加されるが、その磁界の方向は、面内方向であるため、それらのメモリセルへの誤記録は発生しない。さらに、このパルス電流によって発生する磁界は、ｙセンス線１３０の下に存在する他のメモリセルｃ１３、ｃ３３にも印加されるが、各メモリセルに対する情報の記録は、そのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２３だけに情報が記録される。本実施形態のＭＲＡＭでは、センス電流源８０１を接続するｘセンス線を、図１０に示すｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１３あるいはメモリセルｃ３３への情報の記録・再生を行うことができる。また、メモリセルｃ１２、ｃ２２、ｃ３２への情報の記録・再生を行う場合には、パルス電流を流すｙセンス線を、ｙセンス線１２０、１４０からｙセンス線１１０、１３０に変更する。上述のようにして、全てのメモリセルに対し同様な手法を用いて情報の記録・再生を行うことができる。
【００６１】
以上述べたように、本実施形態のＭＲＡＭでは、導体線として、隣接する２本のｙセンス線１２０、１４０という複数のｙセンス線にパルス電流を流すことによって、メモリセルｃ２３への記録・再生を行う。こうすることによって、本実施形態のＭＲＡＭでは、ｙセンス線１２０、１４０への電流密度を約１／２とすることができるため、メモリセルに印加される磁界のメモリセルの面内における均一性を向上させることができる。
【００６２】
（第４の実施形態）
次に、本発明の第４の実施形態のＭＲＡＭについて説明する。図１１は、本実施形態のＭＲＡＭの構造を示す断面図である。本実施形態のＭＲＡＭは、メモリセルを奇数列と偶数列とに分割して成膜が行われたものではなく、基板同士を貼り合わせることによって成膜が行われたものである。このＭＲＡＭは、図１１に示す基板１に基づいて構成されているＭＲＡＭと第２基板２に基づいて構成されているＭＲＡＭとを２枚貼り合わせることによって形成されている。第２基板２は、（１、０、０）Ｓｉウエハである。各メモリセルの構造、材質、寸法やｙセンス線の材質、寸法は、第１〜第３の実施形態のＭＲＡＭと同じである。
【００６３】
図１２は、本実施形態のＭＲＡＭが図１１の線分Ｃ−Ｃ’に沿って画面奥のｙ方向に切断された場合の断面図である。本実施形態のＭＲＡＭでは、ｘセンス線が設けられておらず、メモリセル選択デバイスとしてＭＯＳＦＥＴが形成されている。本実施形態のＭＲＡＭでは、このようなＭＯＳＦＥＴを挿入することにより、メモリセルの選択動作を行うことができるアクティブマトリクス構造が可能になる。
【００６４】
基板１は（１、０、０）ｐ−Ｓｉウエハであり、５０はｎ＋ドープ領域であり、６０はゲート電極、６１はゲート酸化膜、６２はソース電極、８０は導体ビア、ｃ７０はメモリセルである。本実施形態のＭＲＡＭでは、ゲート電極６０にセル選択信号を与えると、そのメモリセルに対してソース電極６２、ｎ＋ドープ領域５０、導体ビア８０、メモリセルｃ７０、ｙセンス線１３０の順でセンス電流が流れるようになっており、そのようにＭＯＳＦＥＴを駆動することにより個々のメモリセルを選択することができる。
【００６５】
（第５の実施形態）
次に、本発明の第５の実施形態のＭＲＡＭについて説明する。図１３は、本実施形態のＭＲＡＭの構造を示すブロック図である。本実施形態のＭＲＡＭは、第２の実施形態のＭＲＡＭの導体ビア４２〜４５の代わりに、メモリ選択デバイスとしてダイオード１４１〜１４５が設けられている。このダイオード１４１〜１４５のＰＮ接合は、プラズマＣＶＤで作製されている。本実施形態のＭＲＡＭでは、ｙセンス線とメモリセルとの間のオフセットのために生じた空間にダイオード１４１〜１４５を設けることによって、大きさを第２の実施形態のＭＲＡＭと同じ大きさとすることができる。また、本実施形態のＭＲＡＭの加工プロセスも、図７に示す加工プロセスとほぼ同じであり、デバイスの作製には、イオン注入等の半導体プロセスが用いられる。
【００６６】
図１４は、本実施形態のＭＲＡＭを図１１の線分Ｄ−Ｄ’で切断した場合の断面図である。図１４では、駆動回路等の周辺回路は省略され、説明に必要な部分だけ抜粋して記載されている。
【００６７】
メモリセルｃ２３に記録されている情報を読み出すには、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、ｙセンス線１２０に対し読み出し用のパルス電流を印加して磁界を発生させ、磁界の有無によるセンス線電圧の変化から記録されている情報が「０」であるか「１」であるかを判定する。
【００６８】
メモリセルｃ２３に情報を記録するには、読み出しの場合と同様に、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、メモリセルｃ２３に隣接するｙセンス線１２０に対し、より大きな記録用のパルス電流を印加して磁界を発生させて、メモリセルｃ２３への記録を行う。記録される情報が「０」であるか「１」であるかは、発生する磁界の向きによる。
【００６９】
このパルス電流によって発生する磁界は、ｙセンス線１２０の下に存在する他のメモリセルｃ１２、ｃ２２、ｃ３２にも印加されるが、その磁界の方向が面内方向となっているため、メモリセルｃ１２、ｃ２２、ｃ３２への誤記録は発生しない。さらに、このパルス電流によって発生する磁界は、ｙセンス線１３０の下に存在する他のメモリセルｃ１３、ｃ３３にも印加されるが、各メモリセルに対する情報の記録は、そのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２３だけに情報が記録される。
【００７０】
本実施形態のＭＲＡＭでは、ダイオード１４１〜１４５を設けることによって、隣接するｙセンス線に流す記録・再生用のパルス電流がメモリセルを介してセンス電流に流れこまないようにすることができるため、第２の実施形態のＭＲＡＭに比べて、センス電流のＳＮ比を向上させることができる。
【００７１】
なお、本実施形態のＭＲＡＭのように、メモリセルを奇数列と偶数列とに分割して成膜する方法を用いて作製されたＭＲＡＭである場合には、基板が片方にしかないため、電流規制デバイスとしてダイオードを用いることはできるが、メモリ選択デバイスとしてＭＯＳＦＥＴを用いるのは適当ではない。また、第４の実施形態のＭＲＡＭのように、貼り合わせ法を用いて作製されたＭＲＡＭでは、両側に基板があるので、電流規制デバイスとしてダイオードを用いることもでき、メモリ選択デバイスとしてＭＯＳＦＥＴを用いることもできる。
【００７２】
また、第１〜第５の実施形態のＭＲＡＭに用いられる磁気抵抗膜の接合面積の大きさは、作製される際の加工プロセスやその用途に応じて適宜変更されるが、磁気抵抗膜の面積で規格化した抵抗率が１０-5Ωｃｍ2程度であるので、メモリセルを駆動するトランジスタのオン抵抗の値（数ｋΩ）に対し適合する１μｍ2以下が好適である。
【００７３】
なお、第１〜第５の実施形態のＭＲＡＭにおいて、オフセット有り（δ＝０）とした場合と、オフセット無し（δ＝αａ／２）とした場合とにおける、同じ大きさのセンス電流およびパルス電流を流した場合に発生する磁界の強度を表１に示す。（１）は第１の実施形態のＭＲＡＭにおける磁界の強度であり、（２）は第２の実施形態のＭＲＡＭにおける磁界の強度であり、（３）は第３の実施形態のＭＲＡＭにおける磁界の強度であり、（４）は第４の実施形態のＭＲＡＭにおける磁界の強度であり、（５）は第４の実施形態のＭＲＡＭと同じの構造のＭＲＡＭであって、ｙセンス線の厚さが２．５μｍでアスペクト比α＝５となっているＭＲＡＭの磁界の強度であり、（６）は第５の実施形態のＭＲＡＭにおける磁界の強度である。なお、表１において、比較例となっているのは、第１の実施形態のＭＲＡＭの構造と同じ構造のＭＲＡＭであって、書き込み線の線幅が１μｍで厚さが０．５μｍでアスペクト比が０．５のＭＲＡＭにおいて（δ＝０）とした場合および（δ＝αａ／２）とした場合の、同じ大きさのセンス電流およびパルス電流を流した場合に発生する磁界の強度の値である。
【００７４】
表１に示すように、第１〜第５の実施形態のＭＲＡＭでは、δ＝０、つまりオフセットがある場合の磁界の強度がオフセットなしの場合の磁界の強度に比べて高くなっているのに対し、比較例のＭＲＡＭでは、δ＝０での磁界の強度とδ＝αａ／２での磁界の強度は同じとなっている。この状態では本発明の効果が期待できないため、第１〜第５の実施形態のＭＲＡＭでは、アスペクト比α＞０．５となっている。また、表１に示すように、（５）におけるオフセットなしの磁界強度に対するオフセット有りの磁界強度の比の方が（４）におけるオフセットなしの磁界強度に対するオフセット有りの磁界強度の比よりも大きい。このことは、アスペクト比αの値が大きいほど、本実施形態のＭＲＡＭが有する電流磁界の利用効率の向上の効果が有効になることを示している。
【００７５】
【表１】
【００７６】
【発明の効果】
本発明のＭＲＡＭでは、メモリセル近傍に配置された導体線の磁気的な中心軸上に書き込み対象となるメモリセルを近づけるように導体線もしくはメモリセルの配置を導体線の厚さ方向にオフセットさせることによって、メモリセルと、メモリセル近傍に配置した導体線の厚さ方向のずれ量を導体線厚さの１／２未満とする。こうすることによって、導体線の発生する磁界が最も強い導体線の磁気的な中心軸にメモリセルを近づけて配置し、メモリセルに印加される磁界の強さを強くすることができるため、本発明のＭＲＡＭでは、従来よりも電流磁界の利用効率を向上させることができる。また、本発明によって消費電力の低い大容量のメモリを実現することができるため、モバイル端末やコンピュータ向けのメモリを安価に提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＭＲＡＭの構造を示す断面図である。
【図２】本発明の第１の実施形態のＭＲＡＭを図１の線分ｋで切断した場合の断面図である。
【図３】本発明の第１の実施形態のＭＲＡＭにおける磁界強度を求めるための断面図である。
【図４】本発明の第１の実施形態のＭＲＡＭにおいてｙセンス線のアスペクト比と点Ａに対する点Ｂの磁界強度比を示すグラフである。
【図５】本発明の第２の実施形態のＭＲＡＭの構造を示す断面図である。
【図６】本発明の第２の実施形態のＭＲＡＭを図５の線分Ａ−Ａ’で切断した場合の断面図である。
【図７】本発明の第２の実施形態のＭＲＡＭの加工プロセスを示す断面図である。
【図８】貼り合わせ法のＭＲＡＭの加工プロセスを示す断面図である。
【図９】本発明の第３の実施形態のＭＲＡＭの構造を示す断面図である。
【図１０】本発明の第３の実施形態のＭＲＡＭを図９の線分Ａ−Ａ’で切断した場合の断面図である。
【図１１】本発明の第４の実施形態のＭＲＡＭの構造を示す断面図である。
【図１２】本発明の第４の実施形態のＭＲＡＭを図１１の線分Ｃ−Ｃ’で切断した場合の断面図である。
【図１３】本発明の第５の実施形態のＭＲＡＭの構造を示す断面図である。
【図１４】本発明の第５の実施形態のＭＲＡＭを図１３の線分Ｄ−Ｄ’で切断した場合の断面図である。
【図１５】従来のＭＲＡＭの構造を示す断面図である。
【図１６】従来のＭＲＡＭを図１５の線分Ｂ−Ｂ’で切断した場合の断面図である。
【符号の説明】
１ 基板
２ 第２基板
１１、２１、３１ 第１の強磁性層
１２、２２、３２ 非磁性層
１３、２３、３３ 第２の強磁性層
４１、４２、４３、８０ 導体ビア
５０ ｎ＋ドープ領域
６０ ゲート電極
６１ ゲート酸化膜
６２ ソース電極
１１０、１２０、１３０、１４０、１５０ ｙセンス線
１４１〜１４５ ダイオード
２１０、２２０、２３０、３２０ ｘセンス線
８０１ センス電流源
８０２、８０３ パルス電源
１１１０、１１３０ 書込み線
ｃ１１〜ｃ１５、ｃ２１〜ｃ２５、ｃ３１〜ｃ３５、ｃ７０ メモリセル
Ｐ１ 基板
Ｐ２ ｘセンス線
Ｐ３ 第２の基板
Ｐ４、Ｐ４’ 導体ビア
Ｐ５、Ｐ５’ 第１の強磁性層
Ｐ６、Ｐ６’ 非磁性層
Ｐ７、Ｐ７’ 第２の強磁性層
Ｐ８、Ｐ８’ 磁気抵抗膜
Ｐ１０ ｙセンス線
Ｐ１１、Ｐ１１’ 絶縁膜
【発明の属する技術分野】
本発明は、垂直磁化膜の磁気抵抗効果素子を用いたメモリに関する。
【０００２】
【従来の技術】
ここ数年、コンピュータや電子機器に利用されるメモリの激しい技術開発競争が繰り広げられており、メモリの技術は日進月歩のスピードで進展している。また、その技術開発競争の中で、様々な新しいメモリデバイスが提案されている。近年、非磁性層を２つの強磁性層の間にはさみ込んだ磁気抵抗膜に巨大な磁気抵抗効果（Ｇｉａｎｔ Ｍａｇｎｅｔ Ｒｅｇｉｓｔａｎｃｅ）が発見され、この現象を利用した磁気センサや磁気メモリ（以降ＭＲＡＭ）が注目を集めている。磁気抵抗効果とは、保磁力が異なる強磁性層の組み合わせから成る磁気抵抗膜に対し磁界を印加すると、両磁性層の磁化の回転角度に依存した抵抗の変化が得られる現象のことである。このような磁気抵抗膜では、両磁性層の磁化の向きが逆方向となった場合には磁気抵抗膜の抵抗値は高くなり、両磁性層の磁化の向きが同一方向となった場合には磁気抵抗膜の抵抗値は低くなる。
【０００３】
こうした磁気抵抗膜の近傍に導体線を配置することによって、その導体線に流れる電流によって発生する磁界である電流磁界により磁気抵抗膜への電気的な信号の記録が可能になり、磁気抵抗膜をメモリ素子すなわちメモリセルとして用いることができる。信号の再生は、磁気抵抗膜に電流を導通し、磁気抵抗膜の抵抗値を検出することにより「０」「１」を識別する絶対検出か、電流磁界を印加した際の抵抗変化を磁気抵抗膜に導通した電流を通じて検出することにより「０」「１」を識別する差動検出で行う。
【０００４】
このようなメモリセルには、非磁性層をＣｕ等の導体とするスピン依存性散乱素子と、非磁性層をＡｌ、Ｓｉ、Ｃｕ、Ｍｇ等の酸化物や窒素物の絶縁体とするスピントンネル素子とがある。スピントンネル素子としては、絶縁体として、フェルミ準位が他の磁性層に近いＡｌの酸化物（ＡｌＯX）が好適に用いられる。
【０００５】
このうち、スピン依存性散乱素子は、素子の抵抗値が小さく、磁気抵抗比も８％程度と小さいため、ＭＲＡＭには不向きである。一方、スピントンネル素子は、スピン依存性散乱素子と比べて素子の抵抗値が大きいため、ＭＲＡＭ向けとして用いられており、実用化に向けて開発が進められている。
【０００６】
一般に、磁気抵抗膜に用いられる薄膜磁性材料の磁化方向は材料によって異なり、膜面の面内方向と垂直方向とに大別される。現在ＭＲＡＭの薄膜磁性材料として主流をなすニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）といったフェロ強磁性材料は、主たる磁化方向が面内方向である面内磁化膜である。メモリ集積度を高めるために、面内磁化膜の微細化を行った場合には、反磁界が増加するため磁化方向の分散が生じる。それに対し、主たる磁化方向が垂直方向である垂直磁化膜は、微細化を行った場合に逆に反磁界が小さくなるため、面内磁化膜に対して磁化の方向を保ちやすいという利点を有する。
【０００７】
また、メモリセルに面内磁化膜を用いた場合には、１軸異方性を維持するために情報を格納するメモリセルの形状を、磁化困難軸方向に比べて磁化容易軸方向を長くする必要がある。一方、メモリセルに垂直磁化膜を用いた場合には、そのようなメモリセルの形状についての制約がないので、平面的なメモリの集積度を高めることができる。
【０００８】
以上述べたように、メモリセルに垂直磁化膜を用いた場合には、面内磁化膜を用いた場合に比べ、微細化を行った場合の磁化保存性が強く、メモリセルの形状が集積度を高めやすい形状にすることができるという利点がある。
【０００９】
しかし、磁気抵抗膜の近傍に書込み線と呼ばれる導体線を配設する場合、メモリセルに面内磁化膜を用いた場合には、絶縁膜を介して書込み線を重畳する構造とすることができるが、メモリセルに垂直磁化膜を用いた場合には、磁化抵抗膜の膜面垂直方向に平行に磁界を印加することが必要となるため、書込み線をメモリセルの横に平面的に配置しなければならない。そのため、メモリセルに垂直磁化膜を用いた場合には、メモリの集積度を上げることができないという問題がある。
【００１０】
図１５は、垂直磁化膜を用いた従来のＭＲＡＭの構造を示す断面図である。図１６は、図１５の線分Ｂ−Ｂ’に沿ってＭＲＡＭを切断した場合の断面図である。図１５、図１６には、従来のＭＲＡＭと本発明のＭＲＡＭとの差異を明確にする上で説明に必要な部分だけが抜粋して記載されている。
【００１１】
図１５、図１６に示すように、このＭＲＡＭは、基板１と、メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３と、導体ビア４１〜４３と、ｘセンス線２１０、２２０、２３０と、ｙセンス線１１０、１２０、１３０と、センス電流源８０１と、パルス電源８０３とを備えている。図１５に示すように、メモリセルｃ２１〜ｃ２３は、それぞれが第１の強磁性層１１、２１、３１と、非磁性層１２、２２、３２と、第２の強磁性層１３、２３、３３とから構成される磁気抵抗膜である。メモリセルｃ１１〜ｃ１３、ｃ３１〜ｃ３３も同様な構成の磁気抵抗膜である。また、図１６に示すように、ｘセンス線はｘ軸に平行な線であり、ｙセンス線はｙ軸に平行な線である。このＭＲＡＭには、各構成要素を絶縁するための絶縁膜（不図示）も設けられている。
【００１２】
このＭＲＡＭは、別体の書込み線を設けずに、隣接するメモリセルに接続されているセンス線を用いてメモリセルに磁界を印加するものである。このＭＲＡＭは、ｘセンス線２１０、２２０、２３０からメモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３のいずれかを通り、ｙセンス線１１０、１２０、１３０のいずれかにセンス電流が流れるＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ ｔｈｅ Ｐｌａｎｅ）構造となっている。
【００１３】
基板１には、Ｓｉウエハ、石英、ＳＯＩ等平坦性の高いものが用いられる。ＳＯ基板の作製方法としては、ＥＬＴＲＡＮ法、ＳＩＭＯＸ法が用いられる。なお、Ｓｉの結晶方位は（１、０、０）であることが望ましい。
【００１４】
各メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３の両強磁性層の組み合わせは、軟磁性材料と硬磁性材料とから成る。ここで、軟磁性材料、硬磁性材料とは、２つの強磁性層間における保磁力の大小関係で定義されるものであり、保磁力が大きい方を硬磁性材料とし、保磁力が小さい方を軟磁性材料としている。軟磁性材料と硬磁性材料との積層順は、どちらが先であってもよい。軟磁性材料は、容易に磁化が反転するため再生層として機能する。硬磁性材料は、軟磁性材料と比べて磁化が反転しにくいため、メモリ層として機能する。各磁性層は、単一元素から成る単層であっても良いが、各種合金の多層構造となっていてもよい。強磁性層としては、遷移金属と希土類元素から成るフェリ磁性体であるＧｄ−Ｆｅ、Ｇｄ−Ｃｏ、Ｇｄ−ＦｅＣｏ等といった材料が用いられる。これら強磁性層の組成は、保磁力が異なるよう適宜調整され、膜厚は２〜１００ｎｍとなっている。
【００１５】
非磁性層の膜厚は、０．５〜５ｎｍである。非磁性層の膜厚が０．５ｎｍ以下であった場合には、垂直磁化膜の成膜方法によっては島状成長によるピンホール発生の恐れがあり、両強磁性層の相互作用により磁気抵抗が発現しない場合がある。非磁性層の膜厚が５ｎｍ以上であった場合には、両強磁性層間の間隔が電子の平均自由行程に対して広くなりすぎ、トンネリング確率が減るため磁気抵抗が小さくなってしまう。
【００１６】
また、絶縁膜にはＳｉＯ2やＳｉＮ、Ａｌ2Ｏ3などの無機材料や、ノボラック樹脂などの有機材料が用いられる。絶縁膜の膜厚は、センス線や書込み線に印加される電力に対して必要な絶縁耐圧で決まり、５〜１０００ｎｍとなる。ｘセンス線２１０、２２０、２３０およびｙセンス線１１０、１２０、１３０はＡｌやＣｕ、Ａｕなど導電性の高い材料が用いられる。ｘセンス線２１０、２２０、２３０およびｙセンス線１１０、１２０、１３０の膜厚は、印加される電流や線幅等で決まり、１００〜１００００ｎｍとなる。このようなＭＲＡＭの加工は、フォトリソグラフィーに代表される微細加工パターニング技術で容易に行うことができる。成膜工程としては、蒸着、スパッタリング、ＭＢＥ等の各種方法が適用できる。
【００１７】
また、このようなＭＲＡＭでは、ｘセンス線の上に積層する第１の強磁性層より下面の表面自由エネルギを調整し、より平坦性の高い界面構造を実現する目的でバッファ層が挿入されることがある。このバッファ層には、Ｔａ、Ｃｕ、Ｃｒ等の各種金属が用いられ、バッファ層の膜厚が２ｎｍよりも薄いと、成膜方法によっては、島状成長によってバッファ層の膜質が不均一になってしまうという問題があり、バッファ層の膜厚が１０ｎｍよりも厚い場合には、ＭＲＡＭの生産性が低下してしまうという問題があるため、バッファ層の膜厚は２〜１０ｎｍであるのが望ましい。
【００１８】
図１６に示すように、各メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３は、交差するｙセンス線１１０、１２０、１３０とｘセンス線２１０、２２０、２３０とに接続されている単純マトリクス構造となっている。例えば、メモリセルｃ２２は、ｘセンス線２２０とｙセンス線１２０とに接続されている。センス電流源８０１とパルス電源８０３とは、メモリセルｃ２２に対する記録動作と差動検出による再生動作を説明するために図中に示されている。なお、図１６では、センス線の選択に用いられるデコーダ等の回路は省略されている。
【００１９】
メモリセルｃ２２から信号を読み出す場合、まず、センス電流源８０１からｘセンス線２２０に電流を流す。その電流は、ｘセンス線２２０からメモリセルｃ２２に流れ、ｙセンス線１２０へ流れる。そして、この電流を流した状態で、ｙセンス線１１０を導体線として、パルス電源８０３からｙセンス線１１０に読み出し用のパルス電流を印加して磁界を発生させ、そのときのメモリセルｃ２２の電圧の変化からメモリセルｃ２２に記録されている内容が１であるか０であるかを判定する。図１５の矢印は、ｙセンス線１１０によってパルス電流によって発生する磁界の方向を表している。
【００２０】
また、メモリセルｃ２２に信号を記録する場合には、読み出しの場合と同様に、まず、センス電流源８０１からｘセンス線２２０に電流を流す。そして、この電流をｘセンス線２２０、メモリセルｃ２２、ｙセンス線１２０と流した状態で、パルス電源８０３からｙセンス線１１０に、読み出し用のパルス電流より大きい書込み用のパルス電流を流して磁界を発生させることによって、メモリセルｃ２２への記録が行われる。記録内容が０であるか１であるかは、そのときの磁界の向きによる。
【００２１】
このパルス電流によって発生する磁界は、ｙセンス線１１０の下のメモリセルｃ１１、ｃ２１、ｃ３１にも印加されるが、これらのメモリセルｃ１１、ｃ２１、ｃ３１に印加される磁界の方向は面内方向となるため、この磁界によるメモリセルｃ１１、ｃ２１、ｃ３１への誤記録は発生しない。また、その磁界は、ｙセンス線１２０の下のメモリセルｃ２２以外のメモリセルにも印加されるが、メモリセルへの記録は、ｙセンス線１１０に流れるパルス電流による磁界とセンス電流による磁界との合成された磁界によって始めて可能となるので、ｙセンス線１２０の下のメモリセルのうちメモリセルｃ２２だけが選択されて記録されるようになる。
【００２２】
上述の説明では、メモリセルｃ２２への情報の記録・再生にｙセンス線１１０が用いられる場合を示したが、ｙセンス線１３０を用いても、メモリセルｃ２２への同様の記録・再生が可能である。さらには、ｙセンス線１１０、１３０両方を用いてメモリセルｃ２２への情報の記録・再生を行うことも可能である。なお、ｙセンス線１１０、１３０両方を用いた場合には、ｙセンス線１１０、１３０に流す電流の電流密度を約１／２に下げることができるため、メモリセルｃ２２へ印加される磁界のメモリセルｃ２２における面内均一性が向上する。
【００２３】
また、センス電流源８０１が接続されるｘセンス線をｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１２あるいはメモリセルｃ３２について情報の記録・再生を行うことが可能となる。実際のＭＲＡＭでは、メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３のようなメモリセルが多数存在し、全てのメモリセルに対し同様な手法を用いて情報の記録・再生が可能である。
【００２４】
上述したように、図１５、図１６に示すＭＲＡＭでは、導体線であるｙセンス線１１０に流れるパルス電流により発生する磁界によって、メモリセルｃ２２への情報の記録・再生が行われる。ｙセンス線１１０に流れるパルス電流によって発生する膜面垂直方向の磁界の強さは、図１５に示すｙセンス線１１０、１２０、１３０の中心軸Ｂ−Ｂ’上において最も強くなる。しかし、ｙセンス線１１０の厚さのため、メモリセルｃ２２の配設位置は、中心軸Ｂ−Ｂ’からｙセンス線１１０の厚さの１／２以上のオフセットを有しており、メモリセルｃ２２が配設されている位置の膜面垂直方向の磁界の強さは、中心軸Ｂ−Ｂ’における磁界の強さよりも弱くなっている。つまり、メモリセルｃ２２の配設位置が、膜面垂直方向の磁界が最も強い位置からずれているため、パルス電流によって発生する電流磁界の使用効率が低くなってしまうという問題があった。
【００２５】
ｙセンス線１１０の厚さが薄く、前述のオフセットがほとんど無視できる場合には上述の問題は発生しないが、この場合には、ｙセンス線１１０に流れる電流密度が高くなり、エレクトロマイグレーションやストレスマイグレーション等によってｙセンス線が破断してしまう恐れがある。また、ＭＲＡＭのセル構造全体を微細化していく場合では、電流密度や寄生容量による配線遅延といった問題から配線の厚さ方向のスケーリングは困難となっている。したがって、最近では、ｙセンス線の線幅に対する厚さのアスペクト比は大きくなる傾向にあり、前述のオフセットによる電流磁界の利用効率の低下はますます強まる傾向にある。
【００２６】
【発明が解決しようとする課題】
以上述べたように、垂直磁化膜を用いた従来のＭＲＡＭでは、導体線に流れる電流によって発生する磁界によって、メモリセルへの情報の記録が行われる。また、差動検出法においてはメモリセルからの情報の再生も電流磁界を利用することにより行われる。導体線に流れるパルス電流によって発生する膜面垂直方向の磁界の強さは、導体線の中心軸上において最も強くなる。しかし、導体線の厚さのため、メモリセルの配設位置は、その中心軸から導体線の厚さの１／２以上のオフセットを有しており、メモリセルが配設されている位置の磁界の強さは、その中心軸における磁界の強さよりも弱くなっている。つまり、従来のＭＲＡＭでは、メモリセルの配設位置が膜面垂直方向の磁界が最も強い位置からずれているため、パルス電流によって発生する電流磁界の使用効率が低くなってしまうという問題があった。
【００２７】
本発明は、電流磁界の利用効率が高いＭＲＡＭを提供することを目的とする。
【００２８】
【課題を解決するための手段】
上記課題を解決するために、本発明では、主たる磁化方向が膜面垂直方向である２つの強磁性層が非磁性層を挟むことによって構成される垂直磁化膜から成る磁気抵抗効果素子を含むメモリセルがマトリクス状に配され、
メモリセルの情報を読み出すためのセンス線を複数備え、
該センス線に流れる電流によって発生する磁界によって前記メモリセルへの信号の記録が行われるメモリにおいて、
第１のメモリセル列に含まれるメモリセルの情報を読み出すための第１のセンス線が前記第１のメモリセル列に含まれるメモリセルの磁気抵抗効果素子の下部に配され、前記第１のメモリセル列に隣接して平行に配された第２のメモリセル列に含まれるメモリセルの情報を読み出すための第２のセンス線が、前記磁気抵抗効果素子の上部に配され、
前記第１のメモリセル列に含まれるメモリセルの膜面に平行な当該メモリセルの磁気的な中心軸と前記膜面に平行な前記第２のセンス線の中心軸との前記膜面垂直方向のずれ量が前記第２のセンス線の厚さの１／２未満であり、前記第２のメモリセル列に含まれるメモリセルの膜面に平行な当該メモリセルの磁気的な中心軸と前記膜面に平行な前記第１のセンス線の中心軸との前記膜面垂直方向のずれ量が前記第１のセンス線の厚さの１／２未満であり、
前記第１のメモリセル列に含まれるメモリセルに情報の記録を行なう際に、記録を行なうメモリセルに電流を流し、且つ、前記第２のセンス線に、該第２のメモリセル列に含まれるメモリセルから情報を読み出すときの第１の電流よりも大きい第２の電流を流すことにより生じる磁界によって記録を行ない、
前記第２のメモリセル列に含まれるメモリセルに情報の記録を行なう際に、記録を行なうメモリセルに電流を流し、且つ、前記第１のセンス線に、該第１のメモリセル列に含まれるメモリセルから情報を読み出すときの第３の電流よりも大きい第４の電流を流すことにより生じる磁界によって記録を行なうことを特徴とする。
【００２９】
本発明の磁気抵抗効果素子を用いたメモリでは、導体線に流れる電流によって発生する磁界が最も強い導体線の磁気的な中心軸にメモリセルを近づけて配置することによって、メモリセルに印加される磁界の強さを強くすることができるため、電流磁界の利用効率を向上させることができる。
【００３０】
【発明の実施の形態】
次に、本発明の一実施形態の磁気抵抗効果素子を用いたメモリ（ＭＲＡＭ）について図面を参照して詳細に説明する。なお、全図において同一の符号がつけられている構成要素はすべて同一のものを示す。
【００３１】
（第１の実施形態）
まず、本発明の第１の実施形態のＭＲＡＭについて説明する。図１は、本実施形態のＭＲＡＭの構造を示す断面図である。
【００３２】
本実施形態のＭＲＡＭでは、（１、０、０）のＳｉウエハの基板１の上に、ｘセンス線２２０が設けられている。さらに、ｘセンス線２２０の上に導体ビア４２が設けられ、導体ビア４２の上にメモリセルｃ２２が設けられ、メモリセルｃ２２の上にｙセンス線１２０が設けられている。
【００３３】
本実施形態のＭＲＡＭは、ｘセンス線２２０、導体ビア４２、メモリセルｃ２２、ｙセンス線１２０にセンス電流が流れるＣＰＰ構造となっている。また、本実施形態のＭＲＡＭでは、メモリセルｃ２２の近傍に、メモリセルｃ２２に電流磁界を印加するための導体線として、書込み線１１１０、１１３０が設けられている。
【００３４】
メモリセルｃ２２は、第１の強磁性層２１と、非磁性層２２と、第２の強磁性層２３とから成る磁気抵抗膜である。第１の強磁性層２１としてはＧｄ25Ｆｅ75が用いられ、非磁性層２２としてはＡｌＯXが用いられ、第２の強磁性層２３としてはＧｄ26Ｆｅ74が用いられている。また、各層の膜厚は、第１の強磁性層２１が２０ｎｍで、非磁性層２２が２ｎｍで、第２の強磁性層２３が２０ｎｍとなっている。ｘセンス線２２０、ｙセンス線１２０、書込み線１１１０、１１３０、導体ビア４２にはＡｌＣｕが用いられ、ｘセンス線の膜厚は５０ｎｍであり、ｙセンス線１２０および書込み線１１１０、１１３０の膜厚は１０００ｎｍであり、導体ビアの膜厚は６８０ｎｍである。書込み線１１１０、１１３０の線幅は０．５μｍであるのでアスペクト比αは２となる。
【００３５】
また、本実施形態のＭＲＡＭには、電気的に絶縁されるべき各構成要素の間に、絶縁膜（不図示）が挿入されている。このような絶縁膜の材料としては、ＳｉＯ2や、ＳｉＮ、Ａｌ2Ｏ3などの無機材料や、ノボラック樹脂などの有機材料が用いられる。絶縁膜の膜厚は、センス線や書込み線に印加される電力に対して必要な絶縁耐圧で決まり５〜１０００ｎｍとなる。
【００３６】
線分ｋは書込み線１１１０の中心軸である。線分ｍは、メモリセルｃ２２の磁気的な中心軸である。メモリセルの磁気的な中心軸とは記録した情報を消去、再記録するうえで必要な磁界を最も少なくする位置にある軸を指す。なお、図１では、磁気的な中心軸ｍはメモリセルｃ２２の非磁性層２２の中央に図示されているが、実際には、メモリセルｃ２２の磁性層の構成によりその位置は変化し、メモリセルｃ２２の中央ではない場合もある。また、書込み線１１１０の中心軸ｋと、メモリセルｃ２２の磁気的な中心軸ｍの間隔をずれ量δとする。なお、図中の矢印は、書込み線１１１０に流れる電流によって発生する磁界の向きである。
【００３７】
図２は、図１の本実施形態のＭＲＡＭを線分ｋで切断した場合の断面図である。図２では、駆動回路等の周辺回路やセンス線の選択に用いられるデコーダ等の回路は省略されており、本発明の説明に必要な部分だけが抜粋されて記載されている。本実施形態のＭＲＡＭは、各メモリセルｃ１２、ｃ２２、ｃ３２がそれぞれ交差するｘセンス線２１０、２２０、２３０とｙセンス線１１０、１２０、１３０とに接続される単純マトリクス構造となっている。センス電流源８０１、パルス電流源８０３は、いずれもメモリセルｃ２２に対して情報の記録と差動検出による再生を行うためのものである。
【００３８】
本実施形態のＭＲＡＭでは、メモリセルｃ２２に記録された情報を読み出す場合には、センス電流源８０１からｘセンス線２２０、メモリセルｃ２２、ｙセンス線１２０へとセンス電流を流した状態で、書込み線１１１０に対し読み出し用のパルス電流を流して磁界を発生させ、磁界の向きによるセンス線電圧の変化を計測することによって、記録された情報が「０」であるか「１」であるかを判定する。
【００３９】
また、メモリセルｃ２２に情報を記録する場合には、読み出しの場合と同様にセンス電流源８０１からｘセンス線２２０、メモリセルｃ２２、ｙセンス線１２０へとセンス電流を流した状態で、書込み線１１１０に対し読み出し用のパルス電流よりもより大きな書込み用のパルス電流を流して磁界を発生させる。記録内容は印加される磁界の向きによる。このパルス電流によって発生する磁界は、ｙセンス線１２０の下に存在する他のメモリセルｃ１２、ｃ３２にも印加されるが、各メモリセルに対する情報の記録は、そのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２２だけに情報が記録される。
【００４０】
本実施形態のＭＲＡＭでは、センス電流源８０１を接続するｘセンス線を図２に示すｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１２あるいはメモリセルｃ３２への情報の記録・再生を行うことができる。
【００４１】
なお、図２では、メモリセルｃ１２、ｃ２２、ｃ３２しか図示されていないが、実際には多数のメモリセルが、メモリセルｃ１２、ｃ２２、ｃ３２とともにマトリクス状に配置されている。
【００４２】
本実施形態のＭＲＡＭでは、書込み線１１１０の磁気的な中心軸上に書き込み対象となるメモリセルｃ２２を近づけるように、書込み線１１１０もしくはメモリセルｃ２２の配置を書込み線１１１０の厚さ方向にオフセットさせることによって、ずれ量δを書込み線１１１０の厚さの１／２未満とする。こうすることによって、磁界の強さが最も強い書込み線１１１０の磁気的な中心軸にメモリセルｃ２２を近づけて配置することができ、メモリセルｃ２２に印加される磁界の強さを強くすることができるため、本実施形態のＭＲＡＭでは、従来よりも電流磁界の利用効率を向上させることができる。
【００４３】
また、本実施形態のＭＲＡＭでは、書込み線１１１０の線幅に対する厚さの比であるアスペクト比αを０．５より大きくし、望ましくは２以上１０以下とする。図３に示すように、書込み線１１１０の線幅をａとし、書込み線１１１０のアスペクト比をαとすると、書込み線１１１０の厚さはαａとなる。また、書込み線１１１０の端面から、ｙセンス線１２０の中心までのＸ軸方向の距離は、書込み線幅と書込み線間の間隔との比であるライン・アンド・スペース比を１：１とするために１．５ａであるとする。点Ａは、ｙセンス線１２０の中心に位置する点である。点Ｂは、点Ａから書込み線１１１０の厚さの半分（αａ／２）だけ下の位置にある点である。点Ｂの磁界強度に対する点Ａの磁界強度の比である磁界強度比をＰとする。
【００４４】
図４は、本実施形態のＭＲＡＭにおけるアスペクト比αと磁界強度比Ｐの変動の様子を示すグラフである。図４（ａ）に示すように、アスペクト比αの増加とともに磁界強度比Ｐは単調増加するが、その値は２で飽和する。また、図４（ｂ）に示すように、アスペクト比αが２以上１０以下である場合には、磁界強度比Ｐは、１．２〜１．８となる。また、図４（ｃ）に示すように、αが０．５未満の場合にはＰは５％も増加しない。したがって、α＜０．５では、点Ｂにおける磁界強度と点Ａにおける磁界強度にはほとんど違いがない。
【００４５】
一方、本実施形態のＭＲＡＭでは、アスペクト比αが２未満である場合には、ＭＲＡＭの作製工程が複雑になり、アスペクト比αが１０より大きい場合にもその加工性が著しく低下する。したがって、本実施形態のＭＲＡＭでは、書込み線１１０の線幅に対する厚さのアスペクト比αを０．５より大きい値とし、望ましくは２≦α≦１０とする。本実施形態のＭＲＡＭでは、アスペクト比αの値が大きければ大きいほど、書込み線１１１０とｙセンス線１２０とのずれ量δを書込み線１１１０の厚さの１／２未満としたときの効果が大きくなる。
【００４６】
なお、本実施形態のＭＲＡＭでは、メモリセルｃ２２に電流磁界を印加する導体線として書込み線１１１０を用いたが、書込み線１１３０を用いてもよいし、書込み線１１１０と書込み線１１３０とを両方用いてもよいし、メモリセルｃ２２に印加する電流磁界を図示しないメモリセルｃ２２の近傍にある複数の導体線の合成磁界としてもよい。なお、メモリセルｃ２２に磁界を印加するのは、隣接するメモリセルにセンス電流を供給するｙセンス線であってもよい。本実施形態のＭＲＡＭでは、隣接するセンス線を用いてメモリセルに磁界を印加するとした方が、ＭＲＡＭの集積度を向上させることができる。
【００４７】
（第２の実施形態）
次に、本発明の第２の実施形態のＭＲＡＭについて説明する。図５は、本実施形態のＭＲＡＭの構造を示す断面図である。本実施形態のＭＲＡＭは、隣接するｙセンス線を用いてメモリセルの記録・再生を行うものである。そして、本実施形態のＭＲＡＭは、メモリセルが奇数列、偶数列に分割して成膜されたものである。各メモリセルの構造、材質、膜厚とｘセンス線、ｙセンス線、導体ビアの材質、膜厚と、ｙセンス線の線幅、アスペクト比とは、第１の実施形態のＭＲＡＭと同じである。また、本実施形態のＭＲＡＭは、第１の実施形態のＭＲＡＭと同様に、センス電流がｘセンス線から各メモリセルを通り、ｙセンス線に電流が流れるＣＰＰ構造となっている。図６の矢印は、ｙセンス線１２０に流れる電流によって発生する磁界の向きを示す。
【００４８】
図６は、本実施形態のＭＲＡＭを線分Ａ−Ａ’で切断した場合の断面図である。図６では、駆動回路等の周辺回路は省略され、本発明の説明に必要な部分だけ抜粋して示されている。各メモリセルｃ１１〜ｃ１５、ｃ２１〜ｃ２５、ｃ３１〜ｃ３５は、それぞれが交差するｘセンス線およびｙセンス線に接続する単純マトリクス構造となっている。センス電流源８０１とパルス電源８０３とは、メモリセルｃ２３に対する記録動作と作動検出による再生動作を説明するために図中に示されている。なお、図６では、センス線の選択に用いられるデコーダ等の回路は省略されている。
【００４９】
本実施形態のＭＲＡＭでは、メモリセルｃ２３に記録された情報を読み出す場合には、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０へとセンス電流を流した状態で、隣接するｙセンス線１２０に対し読み出し用のパルス電流を印加して磁界を発生させ、磁界の有無によるセンス線電圧の変化を計測することによって、記録された情報が「０」であるか「１」であるかを判定する。
【００５０】
また、メモリセルｃ２３に情報を記録する場合には、読み出しの場合と同様にセンス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０へとセンス電流を流した状態で、ｙセンス線１２０に対し読み出し用のパルス電流よりもより大きな書込み用のパルス電流を印加して磁界を発生させる。記録内容は印加される磁界の向きによる。このパルス電流によって発生する磁界は、ｙセンス線１３０の下に存在する他のメモリセルｃ１３、ｃ３３にも印加されるが、各メモリセルに対する情報の記録はそのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２３だけに情報が記録される。
【００５１】
本実施形態のＭＲＡＭでは、センス電流源８０１を接続するｘセンス線を図６に示すｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１３あるいはメモリセルｃ３３への情報の記録・再生を行うことができる。また、メモリセルｃ１２、ｃ２２、ｃ３２への情報の記録・再生を行う場合には、パルス電流を流すｙセンス線を、ｙセンス線１２０からｙセンス線１１０に変更する。上述のようにして、全てのメモリセルに対し同様な手法を用いて情報の記録・再生を行うことができる。
【００５２】
図７は、本実施形態のＭＲＡＭの加工プロセスを示す断面図である。まず、図７（ａ）に示すように、基板Ｐ１の上にｘセンス線Ｐ２、導体ビアＰ４を作製し、さらに、第１の強磁性層Ｐ５、非磁性層Ｐ６、第２の強磁性層Ｐ７からなる偶数番の磁気抵抗膜Ｐ８を作製する。次に、ｘセンス線Ｐ２が所望の形状となるように微細加工を施し、図面に向かって左から奇数番のメモリセルが設けられる領域を規定する微細加工を施し、同じマスクを使うセルフアライメントによって絶縁膜Ｐ１１の成膜及び加工を行う。図７（ｂ）には、絶縁膜Ｐ１１の加工まで終了したときのＭＲＡＭが示されている。
【００５３】
次に、図７（ｃ）に示すように、ｙセンス線Ｐ１０を作製する。そして、図７（ｄ）に示すように、第１の強磁性層Ｐ５’、非磁性層Ｐ６’、第２の強磁性層Ｐ７’からなる磁気抵抗膜Ｐ８’、導体ビアＰ４’を作製する。そして、図面左から偶数番のメモリセルが設けられる領域を規定する微細加工を施し、同一マスクを使うセルフアライメントによって絶縁膜Ｐ１１’の成膜及び加工を行う。図７（ｅ）には、絶縁膜Ｐ１１’の加工まで終了したときのＭＲＡＭが示されている。図７（ｆ）に示すように、最後にｘセンス線Ｐ３が作製され、本実施形態のＭＲＡＭが完成する。この加工プロセスでは、ＣＭＰ等による平坦化プロセスや剥離を完全に行うための洗浄プロセス等も適宜導入される。
【００５４】
以上述べたように、本実施形態のＭＲＡＭでは、各メモリセルに磁界を印加するための導体線を、別体の書込み線でなく隣接するメモリセルに接続されているｙセンス線としている。こうすることによって、本実施形態のＭＲＡＭでは、別体の書込み線を設ける必要がなくなるため、メモリの集積度を向上させることができる。また、本実施形態のＭＲＡＭでは、上述の加工プロセスのように、隣接するメモリセル同士の配設位置に段差を付けて、メモリセルと導体線とのずれ量δを導体線の厚さの１／２未満としたが、図８に示すような２枚の基板を互いに貼り合わせることによって、隣接するメモリセル同士の配設位置に段差を付けてメモリセルと導体線とのずれ量δを導体線の厚さの１／２未満としてもよい。このような貼り合わせの精度がパターニングの精度を上回るレベルになれば、本実施形態のＭＲＡＭでは、リソグラフィーによるパターニングの解像度を上回る間隔でｙセンス線を林立させることができるようになる。つまり、貼り合わせ法を用いたＭＲＡＭでは、より一層の集積度の向上が見込めるうえ、集積度が高まっただけ電流磁界の利用効率も高まり、消費電力の低減も見込める。
【００５５】
（第３の実施形態）
次に、本発明の第３の実施形態のＭＲＡＭについて説明する。図９は、本実施形態のＭＲＡＭ構造および加工プロセスは、第２の実施形態のＭＲＡＭの構造および加工プロセスと同じであり、各構成要素に用いられている材料も第２の実施形態のＭＲＡＭと同じである。
【００５６】
本実施形態のＭＲＡＭでは、メモリセルｃ２３への情報の記録・再生を行う場合にはｙセンス線１２０だけにパルス電流を流していたのに対し、本実施形態のＭＲＡＭでは、ｙセンス線１２０およびｙセンス線１４０の両方にパルス電流を流してメモリセルｃ２３への情報の記録・再生を行う。こうすることによって、本実施形態のＭＲＡＭでは、ｙセンス線１２０、１４０への電流密度を約１／２とすることができるため、メモリセルに印加される磁界の面内均一性を向上させることができる。図中の矢印は、ｙセンス線１２０、１４０に流れるパルス電流によって発生する磁界の向きを表す。
【００５７】
図１０は、本実施形態のＭＲＡＭを線分Ａ−Ａ’に沿って切断した場合の断面図である。図１０では、駆動回路等の周辺回路は省略され、説明に必要な部分だけ抜粋して記載されている。
【００５８】
メモリセルｃ２３に記録されている情報を読み出すには、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、ｙセンス線１２０、１４０に対し読み出し用のパルス電流を同期印加して磁界を発生させ、磁界の有無によるセンス線電圧の変化からの記録されている情報が「０」であるか「１」であるかを判定する。
【００５９】
メモリセルｃ２３に情報を記録するには、読み出しの場合と同様に、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、メモリセルｃ２３に隣接するｙセンス線１２０、１４０に対し、より大きな記録用のパルス電流を同期印加して磁界を発生させて、メモリセルｃ２３への記録を行う。記録される情報が「０」であるか「１」であるかは、発生する磁界の向きによる。
【００６０】
このパルス電流によって発生する磁界は、ｙセンス線１２０、１４０の下に存在する他のメモリセルｃ１２、ｃ２２、ｃ３２、ｃ１４、ｃ２４、ｃ３４にも印加されるが、その磁界の方向は、面内方向であるため、それらのメモリセルへの誤記録は発生しない。さらに、このパルス電流によって発生する磁界は、ｙセンス線１３０の下に存在する他のメモリセルｃ１３、ｃ３３にも印加されるが、各メモリセルに対する情報の記録は、そのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２３だけに情報が記録される。本実施形態のＭＲＡＭでは、センス電流源８０１を接続するｘセンス線を、図１０に示すｘセンス線２１０あるいはｘセンス線２３０に変更すれば、メモリセルｃ１３あるいはメモリセルｃ３３への情報の記録・再生を行うことができる。また、メモリセルｃ１２、ｃ２２、ｃ３２への情報の記録・再生を行う場合には、パルス電流を流すｙセンス線を、ｙセンス線１２０、１４０からｙセンス線１１０、１３０に変更する。上述のようにして、全てのメモリセルに対し同様な手法を用いて情報の記録・再生を行うことができる。
【００６１】
以上述べたように、本実施形態のＭＲＡＭでは、導体線として、隣接する２本のｙセンス線１２０、１４０という複数のｙセンス線にパルス電流を流すことによって、メモリセルｃ２３への記録・再生を行う。こうすることによって、本実施形態のＭＲＡＭでは、ｙセンス線１２０、１４０への電流密度を約１／２とすることができるため、メモリセルに印加される磁界のメモリセルの面内における均一性を向上させることができる。
【００６２】
（第４の実施形態）
次に、本発明の第４の実施形態のＭＲＡＭについて説明する。図１１は、本実施形態のＭＲＡＭの構造を示す断面図である。本実施形態のＭＲＡＭは、メモリセルを奇数列と偶数列とに分割して成膜が行われたものではなく、基板同士を貼り合わせることによって成膜が行われたものである。このＭＲＡＭは、図１１に示す基板１に基づいて構成されているＭＲＡＭと第２基板２に基づいて構成されているＭＲＡＭとを２枚貼り合わせることによって形成されている。第２基板２は、（１、０、０）Ｓｉウエハである。各メモリセルの構造、材質、寸法やｙセンス線の材質、寸法は、第１〜第３の実施形態のＭＲＡＭと同じである。
【００６３】
図１２は、本実施形態のＭＲＡＭが図１１の線分Ｃ−Ｃ’に沿って画面奥のｙ方向に切断された場合の断面図である。本実施形態のＭＲＡＭでは、ｘセンス線が設けられておらず、メモリセル選択デバイスとしてＭＯＳＦＥＴが形成されている。本実施形態のＭＲＡＭでは、このようなＭＯＳＦＥＴを挿入することにより、メモリセルの選択動作を行うことができるアクティブマトリクス構造が可能になる。
【００６４】
基板１は（１、０、０）ｐ−Ｓｉウエハであり、５０はｎ＋ドープ領域であり、６０はゲート電極、６１はゲート酸化膜、６２はソース電極、８０は導体ビア、ｃ７０はメモリセルである。本実施形態のＭＲＡＭでは、ゲート電極６０にセル選択信号を与えると、そのメモリセルに対してソース電極６２、ｎ＋ドープ領域５０、導体ビア８０、メモリセルｃ７０、ｙセンス線１３０の順でセンス電流が流れるようになっており、そのようにＭＯＳＦＥＴを駆動することにより個々のメモリセルを選択することができる。
【００６５】
（第５の実施形態）
次に、本発明の第５の実施形態のＭＲＡＭについて説明する。図１３は、本実施形態のＭＲＡＭの構造を示すブロック図である。本実施形態のＭＲＡＭは、第２の実施形態のＭＲＡＭの導体ビア４２〜４５の代わりに、メモリ選択デバイスとしてダイオード１４１〜１４５が設けられている。このダイオード１４１〜１４５のＰＮ接合は、プラズマＣＶＤで作製されている。本実施形態のＭＲＡＭでは、ｙセンス線とメモリセルとの間のオフセットのために生じた空間にダイオード１４１〜１４５を設けることによって、大きさを第２の実施形態のＭＲＡＭと同じ大きさとすることができる。また、本実施形態のＭＲＡＭの加工プロセスも、図７に示す加工プロセスとほぼ同じであり、デバイスの作製には、イオン注入等の半導体プロセスが用いられる。
【００６６】
図１４は、本実施形態のＭＲＡＭを図１１の線分Ｄ−Ｄ’で切断した場合の断面図である。図１４では、駆動回路等の周辺回路は省略され、説明に必要な部分だけ抜粋して記載されている。
【００６７】
メモリセルｃ２３に記録されている情報を読み出すには、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、ｙセンス線１２０に対し読み出し用のパルス電流を印加して磁界を発生させ、磁界の有無によるセンス線電圧の変化から記録されている情報が「０」であるか「１」であるかを判定する。
【００６８】
メモリセルｃ２３に情報を記録するには、読み出しの場合と同様に、センス電流源８０１からｘセンス線２２０、メモリセルｃ２３、ｙセンス線１３０にセンス電流を流した状態で、メモリセルｃ２３に隣接するｙセンス線１２０に対し、より大きな記録用のパルス電流を印加して磁界を発生させて、メモリセルｃ２３への記録を行う。記録される情報が「０」であるか「１」であるかは、発生する磁界の向きによる。
【００６９】
このパルス電流によって発生する磁界は、ｙセンス線１２０の下に存在する他のメモリセルｃ１２、ｃ２２、ｃ３２にも印加されるが、その磁界の方向が面内方向となっているため、メモリセルｃ１２、ｃ２２、ｃ３２への誤記録は発生しない。さらに、このパルス電流によって発生する磁界は、ｙセンス線１３０の下に存在する他のメモリセルｃ１３、ｃ３３にも印加されるが、各メモリセルに対する情報の記録は、そのパルス電流によって発生する磁界とセンス電流によって発生する磁界との合成磁界を各メモリセルに印加することによって始めて可能となるため、メモリセルｃ２３だけに情報が記録される。
【００７０】
本実施形態のＭＲＡＭでは、ダイオード１４１〜１４５を設けることによって、隣接するｙセンス線に流す記録・再生用のパルス電流がメモリセルを介してセンス電流に流れこまないようにすることができるため、第２の実施形態のＭＲＡＭに比べて、センス電流のＳＮ比を向上させることができる。
【００７１】
なお、本実施形態のＭＲＡＭのように、メモリセルを奇数列と偶数列とに分割して成膜する方法を用いて作製されたＭＲＡＭである場合には、基板が片方にしかないため、電流規制デバイスとしてダイオードを用いることはできるが、メモリ選択デバイスとしてＭＯＳＦＥＴを用いるのは適当ではない。また、第４の実施形態のＭＲＡＭのように、貼り合わせ法を用いて作製されたＭＲＡＭでは、両側に基板があるので、電流規制デバイスとしてダイオードを用いることもでき、メモリ選択デバイスとしてＭＯＳＦＥＴを用いることもできる。
【００７２】
また、第１〜第５の実施形態のＭＲＡＭに用いられる磁気抵抗膜の接合面積の大きさは、作製される際の加工プロセスやその用途に応じて適宜変更されるが、磁気抵抗膜の面積で規格化した抵抗率が１０-5Ωｃｍ2程度であるので、メモリセルを駆動するトランジスタのオン抵抗の値（数ｋΩ）に対し適合する１μｍ2以下が好適である。
【００７３】
なお、第１〜第５の実施形態のＭＲＡＭにおいて、オフセット有り（δ＝０）とした場合と、オフセット無し（δ＝αａ／２）とした場合とにおける、同じ大きさのセンス電流およびパルス電流を流した場合に発生する磁界の強度を表１に示す。（１）は第１の実施形態のＭＲＡＭにおける磁界の強度であり、（２）は第２の実施形態のＭＲＡＭにおける磁界の強度であり、（３）は第３の実施形態のＭＲＡＭにおける磁界の強度であり、（４）は第４の実施形態のＭＲＡＭにおける磁界の強度であり、（５）は第４の実施形態のＭＲＡＭと同じの構造のＭＲＡＭであって、ｙセンス線の厚さが２．５μｍでアスペクト比α＝５となっているＭＲＡＭの磁界の強度であり、（６）は第５の実施形態のＭＲＡＭにおける磁界の強度である。なお、表１において、比較例となっているのは、第１の実施形態のＭＲＡＭの構造と同じ構造のＭＲＡＭであって、書き込み線の線幅が１μｍで厚さが０．５μｍでアスペクト比が０．５のＭＲＡＭにおいて（δ＝０）とした場合および（δ＝αａ／２）とした場合の、同じ大きさのセンス電流およびパルス電流を流した場合に発生する磁界の強度の値である。
【００７４】
表１に示すように、第１〜第５の実施形態のＭＲＡＭでは、δ＝０、つまりオフセットがある場合の磁界の強度がオフセットなしの場合の磁界の強度に比べて高くなっているのに対し、比較例のＭＲＡＭでは、δ＝０での磁界の強度とδ＝αａ／２での磁界の強度は同じとなっている。この状態では本発明の効果が期待できないため、第１〜第５の実施形態のＭＲＡＭでは、アスペクト比α＞０．５となっている。また、表１に示すように、（５）におけるオフセットなしの磁界強度に対するオフセット有りの磁界強度の比の方が（４）におけるオフセットなしの磁界強度に対するオフセット有りの磁界強度の比よりも大きい。このことは、アスペクト比αの値が大きいほど、本実施形態のＭＲＡＭが有する電流磁界の利用効率の向上の効果が有効になることを示している。
【００７５】
【表１】
【発明の効果】
本発明のＭＲＡＭでは、メモリセル近傍に配置された導体線の磁気的な中心軸上に書き込み対象となるメモリセルを近づけるように導体線もしくはメモリセルの配置を導体線の厚さ方向にオフセットさせることによって、メモリセルと、メモリセル近傍に配置した導体線の厚さ方向のずれ量を導体線厚さの１／２未満とする。こうすることによって、導体線の発生する磁界が最も強い導体線の磁気的な中心軸にメモリセルを近づけて配置し、メモリセルに印加される磁界の強さを強くすることができるため、本発明のＭＲＡＭでは、従来よりも電流磁界の利用効率を向上させることができる。また、本発明によって消費電力の低い大容量のメモリを実現することができるため、モバイル端末やコンピュータ向けのメモリを安価に提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＭＲＡＭの構造を示す断面図である。
【図２】本発明の第１の実施形態のＭＲＡＭを図１の線分ｋで切断した場合の断面図である。
【図３】本発明の第１の実施形態のＭＲＡＭにおける磁界強度を求めるための断面図である。
【図４】本発明の第１の実施形態のＭＲＡＭにおいてｙセンス線のアスペクト比と点Ａに対する点Ｂの磁界強度比を示すグラフである。
【図５】本発明の第２の実施形態のＭＲＡＭの構造を示す断面図である。
【図６】本発明の第２の実施形態のＭＲＡＭを図５の線分Ａ−Ａ’で切断した場合の断面図である。
【図７】本発明の第２の実施形態のＭＲＡＭの加工プロセスを示す断面図である。
【図８】貼り合わせ法のＭＲＡＭの加工プロセスを示す断面図である。
【図９】本発明の第３の実施形態のＭＲＡＭの構造を示す断面図である。
【図１０】本発明の第３の実施形態のＭＲＡＭを図９の線分Ａ−Ａ’で切断した場合の断面図である。
【図１１】本発明の第４の実施形態のＭＲＡＭの構造を示す断面図である。
【図１２】本発明の第４の実施形態のＭＲＡＭを図１１の線分Ｃ−Ｃ’で切断した場合の断面図である。
【図１３】本発明の第５の実施形態のＭＲＡＭの構造を示す断面図である。
【図１４】本発明の第５の実施形態のＭＲＡＭを図１３の線分Ｄ−Ｄ’で切断した場合の断面図である。
【図１５】従来のＭＲＡＭの構造を示す断面図である。
【図１６】従来のＭＲＡＭを図１５の線分Ｂ−Ｂ’で切断した場合の断面図である。
【符号の説明】
１ 基板
２ 第２基板
１１、２１、３１ 第１の強磁性層
１２、２２、３２ 非磁性層
１３、２３、３３ 第２の強磁性層
４１、４２、４３、８０ 導体ビア
５０ ｎ＋ドープ領域
６０ ゲート電極
６１ ゲート酸化膜
６２ ソース電極
１１０、１２０、１３０、１４０、１５０ ｙセンス線
１４１〜１４５ ダイオード
２１０、２２０、２３０、３２０ ｘセンス線
８０１ センス電流源
８０２、８０３ パルス電源
１１１０、１１３０ 書込み線
ｃ１１〜ｃ１５、ｃ２１〜ｃ２５、ｃ３１〜ｃ３５、ｃ７０ メモリセル
Ｐ１ 基板
Ｐ２ ｘセンス線
Ｐ３ 第２の基板
Ｐ４、Ｐ４’ 導体ビア
Ｐ５、Ｐ５’ 第１の強磁性層
Ｐ６、Ｐ６’ 非磁性層
Ｐ７、Ｐ７’ 第２の強磁性層
Ｐ８、Ｐ８’ 磁気抵抗膜
Ｐ１０ ｙセンス線
Ｐ１１、Ｐ１１’ 絶縁膜
Claims (7)
- 主たる磁化方向が膜面垂直方向である２つの強磁性層が非磁性層を挟むことによって構成される垂直磁化膜から成る磁気抵抗効果素子を含むメモリセルがマトリクス状に配され、
メモリセルの情報を読み出すためのセンス線を複数備え、
該センス線に流れる電流によって発生する磁界によって前記メモリセルへの信号の記録が行われるメモリにおいて、
第１のメモリセル列に含まれるメモリセルの情報を読み出すための第１のセンス線が前記第１のメモリセル列に含まれるメモリセルの磁気抵抗効果素子の下部に配され、前記第１のメモリセル列に隣接して平行に配された第２のメモリセル列に含まれるメモリセルの情報を読み出すための第２のセンス線が、前記磁気抵抗効果素子の上部に配され、
前記第１のメモリセル列に含まれるメモリセルの膜面に平行な当該メモリセルの磁気的な中心軸と前記膜面に平行な前記第２のセンス線の中心軸との前記膜面垂直方向のずれ量が前記第２のセンス線の厚さの１／２未満であり、前記第２のメモリセル列に含まれるメモリセルの膜面に平行な当該メモリセルの磁気的な中心軸と前記膜面に平行な前記第１のセンス線の中心軸との前記膜面垂直方向のずれ量が前記第１のセンス線の厚さの１／２未満であり、
前記第１のメモリセル列に含まれるメモリセルに情報の記録を行なう際に、記録を行なうメモリセルに電流を流し、且つ、前記第２のセンス線に、該第２のメモリセル列に含まれるメモリセルから情報を読み出すときの第１の電流よりも大きい第２の電流を流すことにより生じる磁界によって記録を行ない、
前記第２のメモリセル列に含まれるメモリセルに情報の記録を行なう際に、記録を行なうメモリセルに電流を流し、且つ、前記第１のセンス線に、該第１のメモリセル列に含まれるメモリセルから情報を読み出すときの第３の電流よりも大きい第４の電流を流すことにより生じる磁界によって記録を行なうことを特徴とするメモリ。 - 前記センス線の厚さと幅とのアスペクト比が０．５より大きい請求項１記載のメモリ。
- 前記センス線の厚さと幅とのアスペクト比が２以上１０以下である請求項１記載のメモリ。
- 前記センス線に流れる電流によって発生する磁界によって前記メモリセルの信号再生が行われる請求項１から３のいずれか１項記載のメモリ。
- 前記メモリセルに流れる電流方向を規制するデバイスとして、ダイオードが前記メモリセルに直列に接続されている請求項１から３のいずれか１項記載のメモリ。
- 前記メモリセルを選択するデバイスとしてＭＯＳＦＥＴが前記メモリセルに接続されている請求項１から３のいずれか１項記載のメモリ。
- 前記メモリセルがスピントンネル膜である請求項１から４のいずれか１項記載のメモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303729A JP3854793B2 (ja) | 2000-10-03 | 2000-10-03 | 磁気抵抗効果素子を用いたメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303729A JP3854793B2 (ja) | 2000-10-03 | 2000-10-03 | 磁気抵抗効果素子を用いたメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002117669A JP2002117669A (ja) | 2002-04-19 |
| JP3854793B2 true JP3854793B2 (ja) | 2006-12-06 |
Family
ID=18784888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303729A Expired - Fee Related JP3854793B2 (ja) | 2000-10-03 | 2000-10-03 | 磁気抵抗効果素子を用いたメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854793B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6385083B1 (en) * | 2001-08-01 | 2002-05-07 | Hewlett-Packard Company | MRAM device including offset conductors |
| JP2004119478A (ja) | 2002-09-24 | 2004-04-15 | Renesas Technology Corp | 半導体記憶装置、不揮発性記憶装置および磁気記憶装置 |
| JP6410004B1 (ja) * | 2017-10-16 | 2018-10-24 | Tdk株式会社 | トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ |
-
2000
- 2000-10-03 JP JP2000303729A patent/JP3854793B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002117669A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6480411B1 (en) | Magnetoresistance effect type memory, and method and device for reproducing information from the memory | |
| JP5283922B2 (ja) | 磁気メモリ | |
| TW550639B (en) | Semiconductor memory device and its manufacturing method | |
| EP1096500B1 (en) | Magnetization control method and information storage method | |
| KR100579686B1 (ko) | 자기 메모리 디바이스 | |
| TWI222230B (en) | Magnetic memory | |
| US7012832B1 (en) | Magnetic memory cell with plural read transistors | |
| JP3667244B2 (ja) | 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法 | |
| JP3854839B2 (ja) | 磁気抵抗素子を用いた不揮発固体メモリ | |
| JP2005019464A (ja) | 磁気ランダムアクセスメモリ、電子カードおよび電子装置 | |
| JP2004342241A (ja) | 磁気ヘッドおよびそれを用いた磁気記録再生装置 | |
| JP2004071897A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| TW200306026A (en) | Solid-state magnetic element and solid-state magnetic element array | |
| JP2004146688A (ja) | 磁気抵抗効果素子、磁気メモリ、及び磁気ヘッド | |
| JP4596230B2 (ja) | 磁気メモリデバイスおよびその製造方法 | |
| JP2003332535A (ja) | 半導体記憶装置 | |
| US8248847B2 (en) | Information storage element and method for driving the same | |
| JP2004146614A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP3854793B2 (ja) | 磁気抵抗効果素子を用いたメモリ | |
| JP2007095765A (ja) | 多値記録スピン注入磁化反転素子およびこれを用いた装置 | |
| JP2003142753A (ja) | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ | |
| JP2004022135A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| KR20040047688A (ko) | 자기 랜덤 액세스 메모리 | |
| JP2002280526A (ja) | 磁気抵抗記憶素子 | |
| JPH113585A (ja) | 磁性薄膜メモリ素子およびその記録再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |