JP2002117669A

JP2002117669A - 磁気抵抗効果素子を用いたメモリ

Info

Publication number: JP2002117669A
Application number: JP2000303729A
Authority: JP
Inventors: Akio Koganei; 昭雄小金井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2000-10-03
Filing date: 2000-10-03
Publication date: 2002-04-19
Anticipated expiration: 2020-10-03
Also published as: JP3854793B2

Abstract

(57)【要約】【課題】電流磁界の利用効率が高いＭＲＡＭを提供す
る。【解決手段】メモリセルｃ２２近傍に配置された書込
み線１１１０の磁気的な中心軸上に書き込み対象となる
メモリセルｃ２２を近づけるように書込み線１１１０も
しくは、メモリセルｃ２２の配置を書込み線１１１０の
厚さ方向にオフセットさせることによって、メモリセル
ｃ２２と、メモリセルｃ２２近傍に配置した書込み線１
１１０の厚さ方向のずれ量δを書込み線１１１０の厚さ
の１／２未満とする。こうすることによって、書込み線
１１１０の発生する磁界が最も強い書込み線１１１０の
磁気的な中心軸にメモリセルｃ２２を近づけて配置し、
メモリセルｃ２２に印加される磁界の強さを強くするこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、垂直磁化膜の磁気
抵抗効果素子を用いたメモリに関する。

【０００２】

【従来の技術】ここ数年、コンピュータや電子機器に利
用されるメモリの激しい技術開発競争が繰り広げられて
おり、メモリの技術は日進月歩のスピードで進展してい
る。また、その技術開発競争の中で、様々な新しいメモ
リデバイスが提案されている。近年、非磁性層を２つの
強磁性層の間にはさみ込んだ磁気抵抗膜に巨大な磁気抵
抗効果（ＧｉａｎｔＭａｇｎｅｔＲｅｇｉｓｔａｎ
ｃｅ）が発見され、この現象を利用した磁気センサや磁
気メモリ（以降ＭＲＡＭ）が注目を集めている。磁気抵
抗効果とは、保磁力が異なる強磁性層の組み合わせから
成る磁気抵抗膜に対し磁界を印加すると、両磁性層の磁
化の回転角度に依存した抵抗の変化が得られる現象のこ
とである。このような磁気抵抗膜では、両磁性層の磁化
の向きが逆方向となった場合には磁気抵抗膜の抵抗値は
高くなり、両磁性層の磁化の向きが同一方向となった場
合には磁気抵抗膜の抵抗値は低くなる。

【０００３】こうした磁気抵抗膜の近傍に導体線を配置
することによって、その導体線に流れる電流によって発
生する磁界である電流磁界により磁気抵抗膜への電気的
な信号の記録が可能になり、磁気抵抗膜をメモリ素子す
なわちメモリセルとして用いることができる。信号の再
生は、磁気抵抗膜に電流を導通し、磁気抵抗膜の抵抗値
を検出することにより「０」「１」を識別する絶対検出
か、電流磁界を印加した際の抵抗変化を磁気抵抗膜に導
通した電流を通じて検出することにより「０」「１」を
識別する差動検出で行う。

【０００４】このようなメモリセルには、非磁性層をＣ
ｕ等の導体とするスピン依存性散乱素子と、非磁性層を
Ａｌ、Ｓｉ、Ｃｕ、Ｍｇ等の酸化物や窒素物の絶縁体と
するスピントンネル素子とがある。スピントンネル素子
としては、絶縁体として、フェルミ準位が他の磁性層に
近いＡｌの酸化物（ＡｌＯ_X）が好適に用いられる。

【０００５】このうち、スピン依存性散乱素子は、素子
の抵抗値が小さく、磁気抵抗比も８％程度と小さいた
め、ＭＲＡＭには不向きである。一方、スピントンネル
素子は、スピン依存性散乱素子と比べて素子の抵抗値が
大きいため、ＭＲＡＭ向けとして用いられており、実用
化に向けて開発が進められている。

【０００６】一般に、磁気抵抗膜に用いられる薄膜磁性
材料の磁化方向は材料によって異なり、膜面の面内方向
と垂直方向とに大別される。現在ＭＲＡＭの薄膜磁性材
料として主流をなすニッケル（Ｎｉ）、鉄（Ｆｅ）、コ
バルト（Ｃｏ）といったフェロ強磁性材料は、主たる磁
化方向が面内方向である面内磁化膜である。メモリ集積
度を高めるために、面内磁化膜の微細化を行った場合に
は、反磁界が増加するため磁化方向の分散が生じる。そ
れに対し、主たる磁化方向が垂直方向である垂直磁化膜
は、微細化を行った場合に逆に反磁界が小さくなるた
め、面内磁化膜に対して磁化の方向を保ちやすいという
利点を有する。

【０００７】また、メモリセルに面内磁化膜を用いた場
合には、１軸異方性を維持するために情報を格納するメ
モリセルの形状を、磁化困難軸方向に比べて磁化容易軸
方向を長くする必要がある。一方、メモリセルに垂直磁
化膜を用いた場合には、そのようなメモリセルの形状に
ついての制約がないので、平面的なメモリの集積度を高
めることができる。

【０００８】以上述べたように、メモリセルに垂直磁化
膜を用いた場合には、面内磁化膜を用いた場合に比べ、
微細化を行った場合の磁化保存性が強く、メモリセルの
形状が集積度を高めやすい形状にすることができるとい
う利点がある。

【０００９】しかし、磁気抵抗膜の近傍に書込み線と呼
ばれる導体線を配設する場合、メモリセルに面内磁化膜
を用いた場合には、絶縁膜を介して書込み線を重畳する
構造とすることができるが、メモリセルに垂直磁化膜を
用いた場合には、磁化抵抗膜の膜面垂直方向に平行に磁
界を印加することが必要となるため、書込み線をメモリ
セルの横に平面的に配置しなければならない。そのた
め、メモリセルに垂直磁化膜を用いた場合には、メモリ
の集積度を上げることができないという問題がある。

【００１０】図１５は、垂直磁化膜を用いた従来のＭＲ
ＡＭの構造を示す断面図である。図１６は、図１５の線
分Ｂ−Ｂ’に沿ってＭＲＡＭを切断した場合の断面図で
ある。図１５、図１６には、従来のＭＲＡＭと本発明の
ＭＲＡＭとの差異を明確にする上で説明に必要な部分だ
けが抜粋して記載されている。

【００１１】図１５、図１６に示すように、このＭＲＡ
Ｍは、基板１と、メモリセルｃ１１〜ｃ１３、ｃ２１〜
ｃ２３、ｃ３１〜ｃ３３と、導体ビア４１〜４３と、ｘ
センス線２１０、２２０、２３０と、ｙセンス線１１
０、１２０、１３０と、センス電流源８０１と、パルス
電源８０３とを備えている。図１５に示すように、メモ
リセルｃ２１〜ｃ２３は、それぞれが第１の強磁性層１
１、２１、３１と、非磁性層１２、２２、３２と、第２
の強磁性層１３、２３、３３とから構成される磁気抵抗
膜である。メモリセルｃ１１〜ｃ１３、ｃ３１〜ｃ３３
も同様な構成の磁気抵抗膜である。また、図１６に示す
ように、ｘセンス線はｘ軸に平行な線であり、ｙセンス
線はｙ軸に平行な線である。このＭＲＡＭには、各構成
要素を絶縁するための絶縁膜（不図示）も設けられてい
る。

【００１２】このＭＲＡＭは、別体の書込み線を設けず
に、隣接するメモリセルに接続されているセンス線を用
いてメモリセルに磁界を印加するものである。このＭＲ
ＡＭは、ｘセンス線２１０、２２０、２３０からメモリ
セルｃ１１〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３
のいずれかを通り、ｙセンス線１１０、１２０、１３０
のいずれかにセンス電流が流れるＣＰＰ（Ｃｕｒｒｅｎ
ｔＰｅｒｐｅｎｄｉｃｕｌａｒｔｏｔｈｅＰｌ
ａｎｅ）構造となっている。

【００１３】基板１には、Ｓｉウエハ、石英、ＳＯＩ等
平坦性の高いものが用いられる。ＳＯ基板の作製方法と
しては、ＥＬＴＲＡＮ法、ＳＩＭＯＸ法が用いられる。
なお、Ｓｉの結晶方位は（１、０、０）であることが望
ましい。

【００１４】各メモリセルｃ１１〜ｃ１３、ｃ２１〜ｃ
２３、ｃ３１〜ｃ３３の両強磁性層の組み合わせは、軟
磁性材料と硬磁性材料とから成る。ここで、軟磁性材
料、硬磁性材料とは、２つの強磁性層間における保磁力
の大小関係で定義されるものであり、保磁力が大きい方
を硬磁性材料とし、保磁力が小さい方を軟磁性材料とし
ている。軟磁性材料と硬磁性材料との積層順は、どちら
が先であってもよい。軟磁性材料は、容易に磁化が反転
するため再生層として機能する。硬磁性材料は、軟磁性
材料と比べて磁化が反転しにくいため、メモリ層として
機能する。各磁性層は、単一元素から成る単層であって
も良いが、各種合金の多層構造となっていてもよい。強
磁性層としては、遷移金属と希土類元素から成るフェリ
磁性体であるＧｄ−Ｆｅ、Ｇｄ−Ｃｏ、Ｇｄ−ＦｅＣｏ
等といった材料が用いられる。これら強磁性層の組成
は、保磁力が異なるよう適宜調整され、膜厚は２〜１０
０ｎｍとなっている。

【００１５】非磁性層の膜厚は、０．５〜５ｎｍであ
る。非磁性層の膜厚が０．５ｎｍ以下であった場合に
は、垂直磁化膜の成膜方法によっては島状成長によるピ
ンホール発生の恐れがあり、両強磁性層の相互作用によ
り磁気抵抗が発現しない場合がある。非磁性層の膜厚が
５ｎｍ以上であった場合には、両強磁性層間の間隔が電
子の平均自由行程に対して広くなりすぎ、トンネリング
確率が減るため磁気抵抗が小さくなってしまう。

【００１６】また、絶縁膜にはＳｉＯ₂やＳｉＮ、Ａｌ₂
Ｏ₃などの無機材料や、ノボラック樹脂などの有機材料
が用いられる。絶縁膜の膜厚は、センス線や書込み線に
印加される電力に対して必要な絶縁耐圧で決まり、５〜
１０００ｎｍとなる。ｘセンス線２１０、２２０、２３
０およびｙセンス線１１０、１２０、１３０はＡｌやＣ
ｕ、Ａｕなど導電性の高い材料が用いられる。ｘセンス
線２１０、２２０、２３０およびｙセンス線１１０、１
２０、１３０の膜厚は、印加される電流や線幅等で決ま
り、１００〜１００００ｎｍとなる。このようなＭＲＡ
Ｍの加工は、フォトリソグラフィーに代表される微細加
工パターニング技術で容易に行うことができる。成膜工
程としては、蒸着、スパッタリング、ＭＢＥ等の各種方
法が適用できる。

【００１７】また、このようなＭＲＡＭでは、ｘセンス
線の上に積層する第１の強磁性層より下面の表面自由エ
ネルギを調整し、より平坦性の高い界面構造を実現する
目的でバッファ層が挿入されることがある。このバッフ
ァ層には、Ｔａ、Ｃｕ、Ｃｒ等の各種金属が用いられ、
バッファ層の膜厚が２ｎｍよりも薄いと、成膜方法によ
っては、島状成長によってバッファ層の膜質が不均一に
なってしまうという問題があり、バッファ層の膜厚が１
０ｎｍよりも厚い場合には、ＭＲＡＭの生産性が低下し
てしまうという問題があるため、バッファ層の膜厚は２
〜１０ｎｍであるのが望ましい。

【００１８】図１６に示すように、各メモリセルｃ１１
〜ｃ１３、ｃ２１〜ｃ２３、ｃ３１〜ｃ３３は、交差す
るｙセンス線１１０、１２０、１３０とｘセンス線２１
０、２２０、２３０とに接続されている単純マトリクス
構造となっている。例えば、メモリセルｃ２２は、ｘセ
ンス線２２０とｙセンス線１２０とに接続されている。
センス電流源８０１とパルス電源８０３とは、メモリセ
ルｃ２２に対する記録動作と差動検出による再生動作を
説明するために図中に示されている。なお、図１６で
は、センス線の選択に用いられるデコーダ等の回路は省
略されている。

【００１９】メモリセルｃ２２から信号を読み出す場
合、まず、センス電流源８０１からｘセンス線２２０に
電流を流す。その電流は、ｘセンス線２２０からメモリ
セルｃ２２に流れ、ｙセンス線１２０へ流れる。そし
て、この電流を流した状態で、ｙセンス線１１０を導体
線として、パルス電源８０３からｙセンス線１１０に読
み出し用のパルス電流を印加して磁界を発生させ、その
ときのメモリセルｃ２２の電圧の変化からメモリセルｃ
２２に記録されている内容が１であるか０であるかを判
定する。図１５の矢印は、ｙセンス線１１０によってパ
ルス電流によって発生する磁界の方向を表している。

【００２０】また、メモリセルｃ２２に信号を記録する
場合には、読み出しの場合と同様に、まず、センス電流
源８０１からｘセンス線２２０に電流を流す。そして、
この電流をｘセンス線２２０、メモリセルｃ２２、ｙセ
ンス線１２０と流した状態で、パルス電源８０３からｙ
センス線１１０に、読み出し用のパルス電流より大きい
書込み用のパルス電流を流して磁界を発生させることに
よって、メモリセルｃ２２への記録が行われる。記録内
容が０であるか１であるかは、そのときの磁界の向きに
よる。

【００２１】このパルス電流によって発生する磁界は、
ｙセンス線１１０の下のメモリセルｃ１１、ｃ２１、ｃ
３１にも印加されるが、これらのメモリセルｃ１１、ｃ
２１、ｃ３１に印加される磁界の方向は面内方向となる
ため、この磁界によるメモリセルｃ１１、ｃ２１、ｃ３
１への誤記録は発生しない。また、その磁界は、ｙセン
ス線１２０の下のメモリセルｃ２２以外のメモリセルに
も印加されるが、メモリセルへの記録は、ｙセンス線１
１０に流れるパルス電流による磁界とセンス電流による
磁界との合成された磁界によって始めて可能となるの
で、ｙセンス線１２０の下のメモリセルのうちメモリセ
ルｃ２２だけが選択されて記録されるようになる。

【００２２】上述の説明では、メモリセルｃ２２への情
報の記録・再生にｙセンス線１１０が用いられる場合を
示したが、ｙセンス線１３０を用いても、メモリセルｃ
２２への同様の記録・再生が可能である。さらには、ｙ
センス線１１０、１３０両方を用いてメモリセルｃ２２
への情報の記録・再生を行うことも可能である。なお、
ｙセンス線１１０、１３０両方を用いた場合には、ｙセ
ンス線１１０、１３０に流す電流の電流密度を約１／２
に下げることができるため、メモリセルｃ２２へ印加さ
れる磁界のメモリセルｃ２２における面内均一性が向上
する。

【００２３】また、センス電流源８０１が接続されるｘ
センス線をｘセンス線２１０あるいはｘセンス線２３０
に変更すれば、メモリセルｃ１２あるいはメモリセルｃ
３２について情報の記録・再生を行うことが可能とな
る。実際のＭＲＡＭでは、メモリセルｃ１１〜ｃ１３、
ｃ２１〜ｃ２３、ｃ３１〜ｃ３３のようなメモリセルが
多数存在し、全てのメモリセルに対し同様な手法を用い
て情報の記録・再生が可能である。

【００２４】上述したように、図１５、図１６に示すＭ
ＲＡＭでは、導体線であるｙセンス線１１０に流れるパ
ルス電流により発生する磁界によって、メモリセルｃ２
２への情報の記録・再生が行われる。ｙセンス線１１０
に流れるパルス電流によって発生する膜面垂直方向の磁
界の強さは、図１５に示すｙセンス線１１０、１２０、
１３０の中心軸Ｂ−Ｂ’上において最も強くなる。しか
し、ｙセンス線１１０の厚さのため、メモリセルｃ２２
の配設位置は、中心軸Ｂ−Ｂ’からｙセンス線１１０の
厚さの１／２以上のオフセットを有しており、メモリセ
ルｃ２２が配設されている位置の膜面垂直方向の磁界の
強さは、中心軸Ｂ−Ｂ’における磁界の強さよりも弱く
なっている。つまり、メモリセルｃ２２の配設位置が、
膜面垂直方向の磁界が最も強い位置からずれているた
め、パルス電流によって発生する電流磁界の使用効率が
低くなってしまうという問題があった。

【００２５】ｙセンス線１１０の厚さが薄く、前述のオ
フセットがほとんど無視できる場合には上述の問題は発
生しないが、この場合には、ｙセンス線１１０に流れる
電流密度が高くなり、エレクトロマイグレーションやス
トレスマイグレーション等によってｙセンス線が破断し
てしまう恐れがある。また、ＭＲＡＭのセル構造全体を
微細化していく場合では、電流密度や寄生容量による配
線遅延といった問題から配線の厚さ方向のスケーリング
は困難となっている。したがって、最近では、ｙセンス
線の線幅に対する厚さのアスペクト比は大きくなる傾向
にあり、前述のオフセットによる電流磁界の利用効率の
低下はますます強まる傾向にある。

【００２６】

【発明が解決しようとする課題】以上述べたように、垂
直磁化膜を用いた従来のＭＲＡＭでは、導体線に流れる
電流によって発生する磁界によって、メモリセルへの情
報の記録が行われる。また、差動検出法においてはメモ
リセルからの情報の再生も電流磁界を利用することによ
り行われる。導体線に流れるパルス電流によって発生す
る膜面垂直方向の磁界の強さは、導体線の中心軸上にお
いて最も強くなる。しかし、導体線の厚さのため、メモ
リセルの配設位置は、その中心軸から導体線の厚さの１
／２以上のオフセットを有しており、メモリセルが配設
されている位置の磁界の強さは、その中心軸における磁
界の強さよりも弱くなっている。つまり、従来のＭＲＡ
Ｍでは、メモリセルの配設位置が膜面垂直方向の磁界が
最も強い位置からずれているため、パルス電流によって
発生する電流磁界の使用効率が低くなってしまうという
問題があった。

【００２７】本発明は、電流磁界の利用効率が高いＭＲ
ＡＭを提供することを目的とする。

【００２８】

【課題を解決するための手段】上記課題を解決するため
に、本発明では、主たる磁化方向が膜面垂直方向である
２つの強磁性層が非磁性層を挟むことによって構成され
る垂直磁化膜から成るメモリセルと、該メモリセルの近
傍に配置された導体線とを備え、該導体線に流れる電流
によって発生する磁界によって前記メモリセルへの信号
の記録が行われる磁気抵抗効果素子を用いたメモリにお
いて、前記メモリセルの膜面に平行な前記メモリセルの
磁気的な中心軸と前記膜面に平行な前記導体線の中心軸
との前記膜面垂直方向のずれ量が前記導体線の厚さの１
／２未満であることを特徴とする。

【００２９】本発明の磁気抵抗効果素子を用いたメモリ
では、導体線に流れる電流によって発生する磁界が最も
強い導体線の磁気的な中心軸にメモリセルを近づけて配
置することによって、メモリセルに印加される磁界の強
さを強くすることができるため、電流磁界の利用効率を
向上させることができる。

【００３０】

【発明の実施の形態】次に、本発明の一実施形態の磁気
抵抗効果素子を用いたメモリ（ＭＲＡＭ）について図面
を参照して詳細に説明する。なお、全図において同一の
符号がつけられている構成要素はすべて同一のものを示
す。

【００３１】（第１の実施形態）まず、本発明の第１の
実施形態のＭＲＡＭについて説明する。図１は、本実施
形態のＭＲＡＭの構造を示す断面図である。

【００３２】本実施形態のＭＲＡＭでは、（１、０、
０）のＳｉウエハの基板１の上に、ｘセンス線２２０が
設けられている。さらに、ｘセンス線２２０の上に導体
ビア４２が設けられ、導体ビア４２の上にメモリセルｃ
２２が設けられ、メモリセルｃ２２の上にｙセンス線１
２０が設けられている。

【００３３】本実施形態のＭＲＡＭは、ｘセンス線２２
０、導体ビア４２、メモリセルｃ２２、ｙセンス線１２
０にセンス電流が流れるＣＰＰ構造となっている。ま
た、本実施形態のＭＲＡＭでは、メモリセルｃ２２の近
傍に、メモリセルｃ２２に電流磁界を印加するための導
体線として、書込み線１１１０、１１３０が設けられて
いる。

【００３４】メモリセルｃ２２は、第１の強磁性層２１
と、非磁性層２２と、第２の強磁性層２３とから成る磁
気抵抗膜である。第１の強磁性層２１としてはＧｄ₂₅Ｆ
ｅ₇₅が用いられ、非磁性層２２としてはＡｌＯ_Xが用い
られ、第２の強磁性層２３としてはＧｄ₂₆Ｆｅ₇₄が用い
られている。また、各層の膜厚は、第１の強磁性層２１
が２０ｎｍで、非磁性層２２が２ｎｍで、第２の強磁性
層２３が２０ｎｍとなっている。ｘセンス線２２０、ｙ
センス線１２０、書込み線１１１０、１１３０、導体ビ
ア４２にはＡｌＣｕが用いられ、ｘセンス線の膜厚は５
０ｎｍであり、ｙセンス線１２０および書込み線１１１
０、１１３０の膜厚は１０００ｎｍであり、導体ビアの
膜厚は６８０ｎｍである。書込み線１１１０、１１３０
の線幅は０．５μｍであるのでアスペクト比αは２とな
る。

【００３５】また、本実施形態のＭＲＡＭには、電気的
に絶縁されるべき各構成要素の間に、絶縁膜（不図示）
が挿入されている。このような絶縁膜の材料としては、
ＳｉＯ₂や、ＳｉＮ、Ａｌ₂Ｏ₃などの無機材料や、ノボ
ラック樹脂などの有機材料が用いられる。絶縁膜の膜厚
は、センス線や書込み線に印加される電力に対して必要
な絶縁耐圧で決まり５〜１０００ｎｍとなる。

【００３６】線分ｋは書込み線１１１０の中心軸であ
る。線分ｍは、メモリセルｃ２２の磁気的な中心軸であ
る。メモリセルの磁気的な中心軸とは記録した情報を消
去、再記録するうえで必要な磁界を最も少なくする位置
にある軸を指す。なお、図１では、磁気的な中心軸ｍは
メモリセルｃ２２の非磁性層２２の中央に図示されてい
るが、実際には、メモリセルｃ２２の磁性層の構成によ
りその位置は変化し、メモリセルｃ２２の中央ではない
場合もある。また、書込み線１１１０の中心軸ｋと、メ
モリセルｃ２２の磁気的な中心軸ｍの間隔をずれ量δと
する。なお、図中の矢印は、書込み線１１１０に流れる
電流によって発生する磁界の向きである。

【００３７】図２は、図１の本実施形態のＭＲＡＭを線
分ｋで切断した場合の断面図である。図２では、駆動回
路等の周辺回路やセンス線の選択に用いられるデコーダ
等の回路は省略されており、本発明の説明に必要な部分
だけが抜粋されて記載されている。本実施形態のＭＲＡ
Ｍは、各メモリセルｃ１２、ｃ２２、ｃ３２がそれぞれ
交差するｘセンス線２１０、２２０、２３０とｙセンス
線１１０、１２０、１３０とに接続される単純マトリク
ス構造となっている。センス電流源８０１、パルス電流
源８０３は、いずれもメモリセルｃ２２に対して情報の
記録と差動検出による再生を行うためのものである。

【００３８】本実施形態のＭＲＡＭでは、メモリセルｃ
２２に記録された情報を読み出す場合には、センス電流
源８０１からｘセンス線２２０、メモリセルｃ２２、ｙ
センス線１２０へとセンス電流を流した状態で、書込み
線１１１０に対し読み出し用のパルス電流を流して磁界
を発生させ、磁界の向きによるセンス線電圧の変化を計
測することによって、記録された情報が「０」であるか
「１」であるかを判定する。

【００３９】また、メモリセルｃ２２に情報を記録する
場合には、読み出しの場合と同様にセンス電流源８０１
からｘセンス線２２０、メモリセルｃ２２、ｙセンス線
１２０へとセンス電流を流した状態で、書込み線１１１
０に対し読み出し用のパルス電流よりもより大きな書込
み用のパルス電流を流して磁界を発生させる。記録内容
は印加される磁界の向きによる。このパルス電流によっ
て発生する磁界は、ｙセンス線１２０の下に存在する他
のメモリセルｃ１２、ｃ３２にも印加されるが、各メモ
リセルに対する情報の記録は、そのパルス電流によって
発生する磁界とセンス電流によって発生する磁界との合
成磁界を各メモリセルに印加することによって始めて可
能となるため、メモリセルｃ２２だけに情報が記録され
る。

【００４０】本実施形態のＭＲＡＭでは、センス電流源
８０１を接続するｘセンス線を図２に示すｘセンス線２
１０あるいはｘセンス線２３０に変更すれば、メモリセ
ルｃ１２あるいはメモリセルｃ３２への情報の記録・再
生を行うことができる。

【００４１】なお、図２では、メモリセルｃ１２、ｃ２
２、ｃ３２しか図示されていないが、実際には多数のメ
モリセルが、メモリセルｃ１２、ｃ２２、ｃ３２ととも
にマトリクス状に配置されている。

【００４２】本実施形態のＭＲＡＭでは、書込み線１１
１０の磁気的な中心軸上に書き込み対象となるメモリセ
ルｃ２２を近づけるように、書込み線１１１０もしくは
メモリセルｃ２２の配置を書込み線１１１０の厚さ方向
にオフセットさせることによって、ずれ量δを書込み線
１１１０の厚さの１／２未満とする。こうすることによ
って、磁界の強さが最も強い書込み線１１１０の磁気的
な中心軸にメモリセルｃ２２を近づけて配置することが
でき、メモリセルｃ２２に印加される磁界の強さを強く
することができるため、本実施形態のＭＲＡＭでは、従
来よりも電流磁界の利用効率を向上させることができ
る。

【００４３】また、本実施形態のＭＲＡＭでは、書込み
線１１１０の線幅に対する厚さの比であるアスペクト比
αを０．５より大きくし、望ましくは２以上１０以下と
する。図３に示すように、書込み線１１１０の線幅をａ
とし、書込み線１１１０のアスペクト比をαとすると、
書込み線１１１０の厚さはαａとなる。また、書込み線
１１１０の端面から、ｙセンス線１２０の中心までのＸ
軸方向の距離は、書込み線幅と書込み線間の間隔との比
であるライン・アンド・スペース比を１：１とするため
に１．５ａであるとする。点Ａは、ｙセンス線１２０の
中心に位置する点である。点Ｂは、点Ａから書込み線１
１１０の厚さの半分（αａ／２）だけ下の位置にある点
である。点Ｂの磁界強度に対する点Ａの磁界強度の比で
ある磁界強度比をＰとする。

【００４４】図４は、本実施形態のＭＲＡＭにおけるア
スペクト比αと磁界強度比Ｐの変動の様子を示すグラフ
である。図４（ａ）に示すように、アスペクト比αの増
加とともに磁界強度比Ｐは単調増加するが、その値は２
で飽和する。また、図４（ｂ）に示すように、アスペク
ト比αが２以上１０以下である場合には、磁界強度比Ｐ
は、１．２〜１．８となる。また、図４（ｃ）に示すよ
うに、αが０．５未満の場合にはＰは５％も増加しな
い。したがって、α＜０．５では、点Ｂにおける磁界強
度と点Ａにおける磁界強度にはほとんど違いがない。

【００４５】一方、本実施形態のＭＲＡＭでは、アスペ
クト比αが２未満である場合には、ＭＲＡＭの作製工程
が複雑になり、アスペクト比αが１０より大きい場合に
もその加工性が著しく低下する。したがって、本実施形
態のＭＲＡＭでは、書込み線１１０の線幅に対する厚さ
のアスペクト比αを０．５より大きい値とし、望ましく
は２≦α≦１０とする。本実施形態のＭＲＡＭでは、ア
スペクト比αの値が大きければ大きいほど、書込み線１
１１０とｙセンス線１２０とのずれ量δを書込み線１１
１０の厚さの１／２未満としたときの効果が大きくな
る。

【００４６】なお、本実施形態のＭＲＡＭでは、メモリ
セルｃ２２に電流磁界を印加する導体線として書込み線
１１１０を用いたが、書込み線１１３０を用いてもよい
し、書込み線１１１０と書込み線１１３０とを両方用い
てもよいし、メモリセルｃ２２に印加する電流磁界を図
示しないメモリセルｃ２２の近傍にある複数の導体線の
合成磁界としてもよい。なお、メモリセルｃ２２に磁界
を印加するのは、隣接するメモリセルにセンス電流を供
給するｙセンス線であってもよい。本実施形態のＭＲＡ
Ｍでは、隣接するセンス線を用いてメモリセルに磁界を
印加するとした方が、ＭＲＡＭの集積度を向上させるこ
とができる。

【００４７】（第２の実施形態）次に、本発明の第２の
実施形態のＭＲＡＭについて説明する。図５は、本実施
形態のＭＲＡＭの構造を示す断面図である。本実施形態
のＭＲＡＭは、隣接するｙセンス線を用いてメモリセル
の記録・再生を行うものである。そして、本実施形態の
ＭＲＡＭは、メモリセルが奇数列、偶数列に分割して成
膜されたものである。各メモリセルの構造、材質、膜厚
とｘセンス線、ｙセンス線、導体ビアの材質、膜厚と、
ｙセンス線の線幅、アスペクト比とは、第１の実施形態
のＭＲＡＭと同じである。また、本実施形態のＭＲＡＭ
は、第１の実施形態のＭＲＡＭと同様に、センス電流が
ｘセンス線から各メモリセルを通り、ｙセンス線に電流
が流れるＣＰＰ構造となっている。図６の矢印は、ｙセ
ンス線１２０に流れる電流によって発生する磁界の向き
を示す。

【００４８】図６は、本実施形態のＭＲＡＭを線分Ａ−
Ａ’で切断した場合の断面図である。図６では、駆動回
路等の周辺回路は省略され、本発明の説明に必要な部分
だけ抜粋して示されている。各メモリセルｃ１１〜ｃ１
５、ｃ２１〜ｃ２５、ｃ３１〜ｃ３５は、それぞれが交
差するｘセンス線およびｙセンス線に接続する単純マト
リクス構造となっている。センス電流源８０１とパルス
電源８０３とは、メモリセルｃ２３に対する記録動作と
作動検出による再生動作を説明するために図中に示され
ている。なお、図６では、センス線の選択に用いられる
デコーダ等の回路は省略されている。

【００４９】本実施形態のＭＲＡＭでは、メモリセルｃ
２３に記録された情報を読み出す場合には、センス電流
源８０１からｘセンス線２２０、メモリセルｃ２３、ｙ
センス線１３０へとセンス電流を流した状態で、隣接す
るｙセンス線１２０に対し読み出し用のパルス電流を印
加して磁界を発生させ、磁界の有無によるセンス線電圧
の変化を計測することによって、記録された情報が
「０」であるか「１」であるかを判定する。

【００５０】また、メモリセルｃ２３に情報を記録する
場合には、読み出しの場合と同様にセンス電流源８０１
からｘセンス線２２０、メモリセルｃ２３、ｙセンス線
１３０へとセンス電流を流した状態で、ｙセンス線１２
０に対し読み出し用のパルス電流よりもより大きな書込
み用のパルス電流を印加して磁界を発生させる。記録内
容は印加される磁界の向きによる。このパルス電流によ
って発生する磁界は、ｙセンス線１３０の下に存在する
他のメモリセルｃ１３、ｃ３３にも印加されるが、各メ
モリセルに対する情報の記録はそのパルス電流によって
発生する磁界とセンス電流によって発生する磁界との合
成磁界を各メモリセルに印加することによって始めて可
能となるため、メモリセルｃ２３だけに情報が記録され
る。

【００５１】本実施形態のＭＲＡＭでは、センス電流源
８０１を接続するｘセンス線を図６に示すｘセンス線２
１０あるいはｘセンス線２３０に変更すれば、メモリセ
ルｃ１３あるいはメモリセルｃ３３への情報の記録・再
生を行うことができる。また、メモリセルｃ１２、ｃ２
２、ｃ３２への情報の記録・再生を行う場合には、パル
ス電流を流すｙセンス線を、ｙセンス線１２０からｙセ
ンス線１１０に変更する。上述のようにして、全てのメ
モリセルに対し同様な手法を用いて情報の記録・再生を
行うことができる。

【００５２】図７は、本実施形態のＭＲＡＭの加工プロ
セスを示す断面図である。まず、図７（ａ）に示すよう
に、基板Ｐ１の上にｘセンス線Ｐ２、導体ビアＰ４を作
製し、さらに、第１の強磁性層Ｐ５、非磁性層Ｐ６、第
２の強磁性層Ｐ７からなる偶数番の磁気抵抗膜Ｐ８を作
製する。次に、ｘセンス線Ｐ２が所望の形状となるよう
に微細加工を施し、図面に向かって左から奇数番のメモ
リセルが設けられる領域を規定する微細加工を施し、同
じマスクを使うセルフアライメントによって絶縁膜Ｐ１
１の成膜及び加工を行う。図７（ｂ）には、絶縁膜Ｐ１
１の加工まで終了したときのＭＲＡＭが示されている。

【００５３】次に、図７（ｃ）に示すように、ｙセンス
線Ｐ１０を作製する。そして、図７（ｄ）に示すよう
に、第１の強磁性層Ｐ５’、非磁性層Ｐ６’、第２の強
磁性層Ｐ７’からなる磁気抵抗膜Ｐ８’、導体ビアＰ
４’を作製する。そして、図面左から偶数番のメモリセ
ルが設けられる領域を規定する微細加工を施し、同一マ
スクを使うセルフアライメントによって絶縁膜Ｐ１１’
の成膜及び加工を行う。図７（ｅ）には、絶縁膜Ｐ１
１’の加工まで終了したときのＭＲＡＭが示されてい
る。図７（ｆ）に示すように、最後にｘセンス線Ｐ３が
作製され、本実施形態のＭＲＡＭが完成する。この加工
プロセスでは、ＣＭＰ等による平坦化プロセスや剥離を
完全に行うための洗浄プロセス等も適宜導入される。

【００５４】以上述べたように、本実施形態のＭＲＡＭ
では、各メモリセルに磁界を印加するための導体線を、
別体の書込み線でなく隣接するメモリセルに接続されて
いるｙセンス線としている。こうすることによって、本
実施形態のＭＲＡＭでは、別体の書込み線を設ける必要
がなくなるため、メモリの集積度を向上させることがで
きる。また、本実施形態のＭＲＡＭでは、上述の加工プ
ロセスのように、隣接するメモリセル同士の配設位置に
段差を付けて、メモリセルと導体線とのずれ量δを導体
線の厚さの１／２未満としたが、図８に示すような２枚
の基板を互いに貼り合わせることによって、隣接するメ
モリセル同士の配設位置に段差を付けてメモリセルと導
体線とのずれ量δを導体線の厚さの１／２未満としても
よい。このような貼り合わせの精度がパターニングの精
度を上回るレベルになれば、本実施形態のＭＲＡＭで
は、リソグラフィーによるパターニングの解像度を上回
る間隔でｙセンス線を林立させることができるようにな
る。つまり、貼り合わせ法を用いたＭＲＡＭでは、より
一層の集積度の向上が見込めるうえ、集積度が高まった
だけ電流磁界の利用効率も高まり、消費電力の低減も見
込める。

【００５５】（第３の実施形態）次に、本発明の第３の
実施形態のＭＲＡＭについて説明する。図９は、本実施
形態のＭＲＡＭ構造および加工プロセスは、第２の実施
形態のＭＲＡＭの構造および加工プロセスと同じであ
り、各構成要素に用いられている材料も第２の実施形態
のＭＲＡＭと同じである。

【００５６】本実施形態のＭＲＡＭでは、メモリセルｃ
２３への情報の記録・再生を行う場合にはｙセンス線１
２０だけにパルス電流を流していたのに対し、本実施形
態のＭＲＡＭでは、ｙセンス線１２０およびｙセンス線
１４０の両方にパルス電流を流してメモリセルｃ２３へ
の情報の記録・再生を行う。こうすることによって、本
実施形態のＭＲＡＭでは、ｙセンス線１２０、１４０へ
の電流密度を約１／２とすることができるため、メモリ
セルに印加される磁界の面内均一性を向上させることが
できる。図中の矢印は、ｙセンス線１２０、１４０に流
れるパルス電流によって発生する磁界の向きを表す。

【００５７】図１０は、本実施形態のＭＲＡＭを線分Ａ
−Ａ’に沿って切断した場合の断面図である。図１０で
は、駆動回路等の周辺回路は省略され、説明に必要な部
分だけ抜粋して記載されている。

【００５８】メモリセルｃ２３に記録されている情報を
読み出すには、センス電流源８０１からｘセンス線２２
０、メモリセルｃ２３、ｙセンス線１３０にセンス電流
を流した状態で、ｙセンス線１２０、１４０に対し読み
出し用のパルス電流を同期印加して磁界を発生させ、磁
界の有無によるセンス線電圧の変化からの記録されてい
る情報が「０」であるか「１」であるかを判定する。

【００５９】メモリセルｃ２３に情報を記録するには、
読み出しの場合と同様に、センス電流源８０１からｘセ
ンス線２２０、メモリセルｃ２３、ｙセンス線１３０に
センス電流を流した状態で、メモリセルｃ２３に隣接す
るｙセンス線１２０、１４０に対し、より大きな記録用
のパルス電流を同期印加して磁界を発生させて、メモリ
セルｃ２３への記録を行う。記録される情報が「０」で
あるか「１」であるかは、発生する磁界の向きによる。

【００６０】このパルス電流によって発生する磁界は、
ｙセンス線１２０、１４０の下に存在する他のメモリセ
ルｃ１２、ｃ２２、ｃ３２、ｃ１４、ｃ２４、ｃ３４に
も印加されるが、その磁界の方向は、面内方向であるた
め、それらのメモリセルへの誤記録は発生しない。さら
に、このパルス電流によって発生する磁界は、ｙセンス
線１３０の下に存在する他のメモリセルｃ１３、ｃ３３
にも印加されるが、各メモリセルに対する情報の記録
は、そのパルス電流によって発生する磁界とセンス電流
によって発生する磁界との合成磁界を各メモリセルに印
加することによって始めて可能となるため、メモリセル
ｃ２３だけに情報が記録される。本実施形態のＭＲＡＭ
では、センス電流源８０１を接続するｘセンス線を、図
１０に示すｘセンス線２１０あるいはｘセンス線２３０
に変更すれば、メモリセルｃ１３あるいはメモリセルｃ
３３への情報の記録・再生を行うことができる。また、
メモリセルｃ１２、ｃ２２、ｃ３２への情報の記録・再
生を行う場合には、パルス電流を流すｙセンス線を、ｙ
センス線１２０、１４０からｙセンス線１１０、１３０
に変更する。上述のようにして、全てのメモリセルに対
し同様な手法を用いて情報の記録・再生を行うことがで
きる。

【００６１】以上述べたように、本実施形態のＭＲＡＭ
では、導体線として、隣接する２本のｙセンス線１２
０、１４０という複数のｙセンス線にパルス電流を流す
ことによって、メモリセルｃ２３への記録・再生を行
う。こうすることによって、本実施形態のＭＲＡＭで
は、ｙセンス線１２０、１４０への電流密度を約１／２
とすることができるため、メモリセルに印加される磁界
のメモリセルの面内における均一性を向上させることが
できる。

【００６２】（第４の実施形態）次に、本発明の第４の
実施形態のＭＲＡＭについて説明する。図１１は、本実
施形態のＭＲＡＭの構造を示す断面図である。本実施形
態のＭＲＡＭは、メモリセルを奇数列と偶数列とに分割
して成膜が行われたものではなく、基板同士を貼り合わ
せることによって成膜が行われたものである。このＭＲ
ＡＭは、図１１に示す基板１に基づいて構成されている
ＭＲＡＭと第２基板２に基づいて構成されているＭＲＡ
Ｍとを２枚貼り合わせることによって形成されている。
第２基板２は、（１、０、０）Ｓｉウエハである。各メ
モリセルの構造、材質、寸法やｙセンス線の材質、寸法
は、第１〜第３の実施形態のＭＲＡＭと同じである。

【００６３】図１２は、本実施形態のＭＲＡＭが図１１
の線分Ｃ−Ｃ’に沿って画面奥のｙ方向に切断された場
合の断面図である。本実施形態のＭＲＡＭでは、ｘセン
ス線が設けられておらず、メモリセル選択デバイスとし
てＭＯＳＦＥＴが形成されている。本実施形態のＭＲＡ
Ｍでは、このようなＭＯＳＦＥＴを挿入することによ
り、メモリセルの選択動作を行うことができるアクティ
ブマトリクス構造が可能になる。

【００６４】基板１は（１、０、０）ｐ−Ｓｉウエハで
あり、５０はｎ＋ドープ領域であり、６０はゲート電
極、６１はゲート酸化膜、６２はソース電極、８０は導
体ビア、ｃ７０はメモリセルである。本実施形態のＭＲ
ＡＭでは、ゲート電極６０にセル選択信号を与えると、
そのメモリセルに対してソース電極６２、ｎ＋ドープ領
域５０、導体ビア８０、メモリセルｃ７０、ｙセンス線
１３０の順でセンス電流が流れるようになっており、そ
のようにＭＯＳＦＥＴを駆動することにより個々のメモ
リセルを選択することができる。

【００６５】（第５の実施形態）次に、本発明の第５の
実施形態のＭＲＡＭについて説明する。図１３は、本実
施形態のＭＲＡＭの構造を示すブロック図である。本実
施形態のＭＲＡＭは、第２の実施形態のＭＲＡＭの導体
ビア４２〜４５の代わりに、メモリ選択デバイスとして
ダイオード１４１〜１４５が設けられている。このダイ
オード１４１〜１４５のＰＮ接合は、プラズマＣＶＤで
作製されている。本実施形態のＭＲＡＭでは、ｙセンス
線とメモリセルとの間のオフセットのために生じた空間
にダイオード１４１〜１４５を設けることによって、大
きさを第２の実施形態のＭＲＡＭと同じ大きさとするこ
とができる。また、本実施形態のＭＲＡＭの加工プロセ
スも、図７に示す加工プロセスとほぼ同じであり、デバ
イスの作製には、イオン注入等の半導体プロセスが用い
られる。

【００６６】図１４は、本実施形態のＭＲＡＭを図１１
の線分Ｄ−Ｄ’で切断した場合の断面図である。図１４
では、駆動回路等の周辺回路は省略され、説明に必要な
部分だけ抜粋して記載されている。

【００６７】メモリセルｃ２３に記録されている情報を
読み出すには、センス電流源８０１からｘセンス線２２
０、メモリセルｃ２３、ｙセンス線１３０にセンス電流
を流した状態で、ｙセンス線１２０に対し読み出し用の
パルス電流を印加して磁界を発生させ、磁界の有無によ
るセンス線電圧の変化から記録されている情報が「０」
であるか「１」であるかを判定する。

【００６８】メモリセルｃ２３に情報を記録するには、
読み出しの場合と同様に、センス電流源８０１からｘセ
ンス線２２０、メモリセルｃ２３、ｙセンス線１３０に
センス電流を流した状態で、メモリセルｃ２３に隣接す
るｙセンス線１２０に対し、より大きな記録用のパルス
電流を印加して磁界を発生させて、メモリセルｃ２３へ
の記録を行う。記録される情報が「０」であるか「１」
であるかは、発生する磁界の向きによる。

【００６９】このパルス電流によって発生する磁界は、
ｙセンス線１２０の下に存在する他のメモリセルｃ１
２、ｃ２２、ｃ３２にも印加されるが、その磁界の方向
が面内方向となっているため、メモリセルｃ１２、ｃ２
２、ｃ３２への誤記録は発生しない。さらに、このパル
ス電流によって発生する磁界は、ｙセンス線１３０の下
に存在する他のメモリセルｃ１３、ｃ３３にも印加され
るが、各メモリセルに対する情報の記録は、そのパルス
電流によって発生する磁界とセンス電流によって発生す
る磁界との合成磁界を各メモリセルに印加することによ
って始めて可能となるため、メモリセルｃ２３だけに情
報が記録される。

【００７０】本実施形態のＭＲＡＭでは、ダイオード１
４１〜１４５を設けることによって、隣接するｙセンス
線に流す記録・再生用のパルス電流がメモリセルを介し
てセンス電流に流れこまないようにすることができるた
め、第２の実施形態のＭＲＡＭに比べて、センス電流の
ＳＮ比を向上させることができる。

【００７１】なお、本実施形態のＭＲＡＭのように、メ
モリセルを奇数列と偶数列とに分割して成膜する方法を
用いて作製されたＭＲＡＭである場合には、基板が片方
にしかないため、電流規制デバイスとしてダイオードを
用いることはできるが、メモリ選択デバイスとしてＭＯ
ＳＦＥＴを用いるのは適当ではない。また、第４の実施
形態のＭＲＡＭのように、貼り合わせ法を用いて作製さ
れたＭＲＡＭでは、両側に基板があるので、電流規制デ
バイスとしてダイオードを用いることもでき、メモリ選
択デバイスとしてＭＯＳＦＥＴを用いることもできる。

【００７２】また、第１〜第５の実施形態のＭＲＡＭに
用いられる磁気抵抗膜の接合面積の大きさは、作製され
る際の加工プロセスやその用途に応じて適宜変更される
が、磁気抵抗膜の面積で規格化した抵抗率が１０^-5Ωｃ
ｍ²程度であるので、メモリセルを駆動するトランジス
タのオン抵抗の値（数ｋΩ）に対し適合する１μｍ²以
下が好適である。

【００７３】なお、第１〜第５の実施形態のＭＲＡＭに
おいて、オフセット有り（δ＝０）とした場合と、オフ
セット無し（δ＝αａ／２）とした場合とにおける、同
じ大きさのセンス電流およびパルス電流を流した場合に
発生する磁界の強度を表１に示す。（１）は第１の実施
形態のＭＲＡＭにおける磁界の強度であり、（２）は第
２の実施形態のＭＲＡＭにおける磁界の強度であり、
（３）は第３の実施形態のＭＲＡＭにおける磁界の強度
であり、（４）は第４の実施形態のＭＲＡＭにおける磁
界の強度であり、（５）は第４の実施形態のＭＲＡＭと
同じの構造のＭＲＡＭであって、ｙセンス線の厚さが
２．５μｍでアスペクト比α＝５となっているＭＲＡＭ
の磁界の強度であり、（６）は第５の実施形態のＭＲＡ
Ｍにおける磁界の強度である。なお、表１において、比
較例となっているのは、第１の実施形態のＭＲＡＭの構
造と同じ構造のＭＲＡＭであって、書き込み線の線幅が
１μｍで厚さが０．５μｍでアスペクト比が０．５のＭ
ＲＡＭにおいて（δ＝０）とした場合および（δ＝αａ
／２）とした場合の、同じ大きさのセンス電流およびパ
ルス電流を流した場合に発生する磁界の強度の値であ
る。

【００７４】表１に示すように、第１〜第５の実施形態
のＭＲＡＭでは、δ＝０、つまりオフセットがある場合
の磁界の強度がオフセットなしの場合の磁界の強度に比
べて高くなっているのに対し、比較例のＭＲＡＭでは、
δ＝０での磁界の強度とδ＝αａ／２での磁界の強度は
同じとなっている。この状態では本発明の効果が期待で
きないため、第１〜第５の実施形態のＭＲＡＭでは、ア
スペクト比α＞０．５となっている。また、表１に示す
ように、（５）におけるオフセットなしの磁界強度に対
するオフセット有りの磁界強度の比の方が（４）におけ
るオフセットなしの磁界強度に対するオフセット有りの
磁界強度の比よりも大きい。このことは、アスペクト比
αの値が大きいほど、本実施形態のＭＲＡＭが有する電
流磁界の利用効率の向上の効果が有効になることを示し
ている。

【００７５】

【表１】

【００７６】

【発明の効果】本発明のＭＲＡＭでは、メモリセル近傍
に配置された導体線の磁気的な中心軸上に書き込み対象
となるメモリセルを近づけるように導体線もしくはメモ
リセルの配置を導体線の厚さ方向にオフセットさせるこ
とによって、メモリセルと、メモリセル近傍に配置した
導体線の厚さ方向のずれ量を導体線厚さの１／２未満と
する。こうすることによって、導体線の発生する磁界が
最も強い導体線の磁気的な中心軸にメモリセルを近づけ
て配置し、メモリセルに印加される磁界の強さを強くす
ることができるため、本発明のＭＲＡＭでは、従来より
も電流磁界の利用効率を向上させることができる。ま
た、本発明によって消費電力の低い大容量のメモリを実
現することができるため、モバイル端末やコンピュータ
向けのメモリを安価に提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＭＲＡＭの構造を示
す断面図である。

【図２】本発明の第１の実施形態のＭＲＡＭを図１の線
分ｋで切断した場合の断面図である。

【図３】本発明の第１の実施形態のＭＲＡＭにおける磁
界強度を求めるための断面図である。

【図４】本発明の第１の実施形態のＭＲＡＭにおいてｙ
センス線のアスペクト比と点Ａに対する点Ｂの磁界強度
比を示すグラフである。

【図５】本発明の第２の実施形態のＭＲＡＭの構造を示
す断面図である。

【図６】本発明の第２の実施形態のＭＲＡＭを図５の線
分Ａ−Ａ’で切断した場合の断面図である。

【図７】本発明の第２の実施形態のＭＲＡＭの加工プロ
セスを示す断面図である。

【図８】貼り合わせ法のＭＲＡＭの加工プロセスを示す
断面図である。

【図９】本発明の第３の実施形態のＭＲＡＭの構造を示
す断面図である。

【図１０】本発明の第３の実施形態のＭＲＡＭを図９の
線分Ａ−Ａ’で切断した場合の断面図である。

【図１１】本発明の第４の実施形態のＭＲＡＭの構造を
示す断面図である。

【図１２】本発明の第４の実施形態のＭＲＡＭを図１１
の線分Ｃ−Ｃ’で切断した場合の断面図である。

【図１３】本発明の第５の実施形態のＭＲＡＭの構造を
示す断面図である。

【図１４】本発明の第５の実施形態のＭＲＡＭを図１３
の線分Ｄ−Ｄ’で切断した場合の断面図である。

【図１５】従来のＭＲＡＭの構造を示す断面図である。

【図１６】従来のＭＲＡＭを図１５の線分Ｂ−Ｂ’で切
断した場合の断面図である。

【符号の説明】

１基板２第２基板１１、２１、３１第１の強磁性層１２、２２、３２非磁性層１３、２３、３３第２の強磁性層４１、４２、４３、８０導体ビア５０ｎ＋ドープ領域６０ゲート電極６１ゲート酸化膜６２ソース電極１１０、１２０、１３０、１４０、１５０ｙセンス
線１４１〜１４５ダイオード２１０、２２０、２３０、３２０ｘセンス線８０１センス電流源８０２、８０３パルス電源１１１０、１１３０書込み線ｃ１１〜ｃ１５、ｃ２１〜ｃ２５、ｃ３１〜ｃ３５、ｃ
７０メモリセルＰ１基板Ｐ２ｘセンス線Ｐ３第２の基板Ｐ４、Ｐ４’ 導体ビアＰ５、Ｐ５’ 第１の強磁性層Ｐ６、Ｐ６’ 非磁性層Ｐ７、Ｐ７’ 第２の強磁性層Ｐ８、Ｐ８’ 磁気抵抗膜Ｐ１０ｙセンス線Ｐ１１、Ｐ１１’ 絶縁膜

Claims

【特許請求の範囲】

【請求項１】主たる磁化方向が膜面垂直方向である２
つの強磁性層が非磁性層を挟むことによって構成される
垂直磁化膜から成るメモリセルと、該メモリセルの近傍に配置された導体線とを備え、該導体線に流れる電流によって発生する磁界によって前
記メモリセルへの信号の記録が行われる磁気抵抗効果素
子を用いたメモリにおいて、前記メモリセルの膜面に平行な前記メモリセルの磁気的
な中心軸と前記膜面に平行な前記導体線の中心軸との前
記膜面垂直方向のずれ量が前記導体線の厚さの１／２未
満であることを特徴とする磁気抵抗効果素子を用いたメ
モリ。
【請求項２】前記導体線の厚さと幅とのアスペクト比
が０．５より大きい請求項１記載の磁気抵抗効果素子を
用いたメモリ。
【請求項３】前記導体線の厚さと幅とのアスペクト比
が２以上１０以下である請求項１記載の磁気抵抗効果素
子を用いたメモリ。
【請求項４】前記導体線は、前記メモリセルに隣接す
るメモリセルにセンス電流を流すセンス線である請求項
１から３のいずれか１項記載の磁気抵抗効果素子を用い
たメモリ。
【請求項５】前記メモリセルに隣接する複数の導体線
を用いて前記メモリセルへの情報の記録が行われる請求
項１から４のいずれか１項記載の磁気抵抗効果素子を用
いたメモリ。
【請求項６】前記導体線に流れる電流によって発生す
る磁界によって前記メモリセルの信号再生が行われる請
求項１から５のいずれか１項記載の磁気抵抗効果素子を
用いたメモリ。
【請求項７】前記メモリセルに流れる電流方向を規制
するデバイスとして、ダイオードが前記メモリセルに直
列に接続されている請求項１から５のいずれか１項記載
の磁気抵抗効果素子を用いたメモリ。
【請求項８】前記メモリセルを選択するデバイスとし
てＭＯＳＦＥＴが前記メモリセルに接続されている請求
項１から５のいずれか１項記載の磁気抵抗効果素子を用
いたメモリ。
【請求項９】前記メモリセルがスピントンネル膜であ
る請求項１から６のいずれか１項記載の磁気抵抗効果素
子を用いたメモリ。