JPH098064A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPH098064A
JPH098064A JP8177201A JP17720196A JPH098064A JP H098064 A JPH098064 A JP H098064A JP 8177201 A JP8177201 A JP 8177201A JP 17720196 A JP17720196 A JP 17720196A JP H098064 A JPH098064 A JP H098064A
Authority
JP
Japan
Prior art keywords
finger
contact surface
electrode terminal
belonging
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8177201A
Other languages
English (en)
Other versions
JP2922462B2 (ja
Inventor
Frederik Dr Ponse
ポンゼ フレデリク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH098064A publication Critical patent/JPH098064A/ja
Application granted granted Critical
Publication of JP2922462B2 publication Critical patent/JP2922462B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 フィンガ部分で電流搬送力と熱抵抗の低減寄
生ソース又はエミッタ−インダクタンスの低減させる半
導体デバイスを提供する。 【解決手段】 半導体基板１５上にゲート又はベース端
子の電極領域１６、ソース又はエミッタ端子の電極領域
１７及びドレイン又はコレクタ端子の電極領域１８を持
つトランジスタを有する半導体デバイスを形成する。そ
の際領域は夫々フィンガ１９、２０、２１とこれらと接
続される接触面部分２２、２３、２４から成る。更に電
極領域１７に属するフィンガ部分２７の接続を絶縁交差
箇所３３の形成下にゲート又はベース端子１６に属する
導線３２を介して行い、同時にフィンガ部分１９、２
０、２１に関し反対側で第３の電極領域１８に属する導
電部３４、３６の下方でウェブ（３０、３５）として絶
縁交差箇所の形成下に接続を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板及びこ
の半導体基板の上に形成された少なくとも１個のトラン
ジスタを有し、このトランジスタは半導体基板の主面上
に互いに電気的に絶縁されている電極端子領域を有し、
これらの領域はそれぞれゲート又はベース端子に属する
第１の電極端子領域、ソース又はエミッタ端子に属する
第２の電極端子領域及びドレイン又はコレクタ端子に属
する第３の電極端子領域を形成し、その際各電極端子領
域はそれぞれ少なくとも１個のフィンガ部分及び対応す
るフィンガ部分と導電接続されている接触面部分からな
る半導体デバイスに関する。この半導体デバイスでは特
に少なくとも１つのフィンガ部分は幅の広がりに対して
著しく長さの延びが大きく、接触面部分の面積面は電極
端子領域のそれぞれ個々のフィンガ部分の面積に比べて
著しく拡大されており、電極端子領域のフィンガ部分は
互いに少なくともほぼ並列に半導体基板上に配設されて
いる。
【０００２】
【従来の技術】従来公知のマルチフィンガ装置を有する
ＧａＡｓ電界効果形トランジスタ、特に高周波用に使用
されるようなトランジスタでは、通常本来のＦＥＴ能動
領域の側に一連のドレインボンドパッドを、またもう一
方の側に別の一連のゲートボンドパッド及び一連のソー
スバイア（準絶縁性基板を通して裏側への貫通接触のた
めの金属化された孔）が交互に設けられている。この種
の装置は例えばＮＥ９００４（ＮＥＣ）、ＪＳ８８５５
−ＡＳ（東芝）、ＣＦＸ９１（Ｐｈｉｌｉｐｓ）、ＦＬ
ＲＯ５６ＸＶ（富士通）のデータブックに記載されてお
り、図１に示されている概略平面図に基づき後に詳述す
る。この種の装置の目的は外部の回路に対してできるだ
け弱いインダクタンス（特に負帰還のソース−インダク
タンスに関して）で接続することにあり、さもなければ
高周波挙動に負の作用をすることになる。効果的に熱を
導出するために従来のチップはとりわけ薄く形成されて
いた。図１に示した従来の半導体デバイスの概略平面図
ではＧａＡｓ半導体基板１及びゲート又はベース端子に
属する電極端子領域２、ソース又はエミッタ端子に属す
る電極端子領域３、及びドレイン又はコレクタ端子に属
する電極端子領域４を有する半導体基板１上に形成され
た一連のトランジスタが示されている。各電極端子領域
２、３及び４は、互いに並列に中心線軸５の方向に延び
ているフィンガ部分６、７及び８、及びフィンガ部分
７、６及び８に比べて拡大された面を有する接触面部分
９、１１又はバイア接触面１０からなる。この公知の装
置の場合ゲート端子又はソース端子用の接触面部分９及
び１０は中心線軸５に対して一方の側に交互に一列に配
置されており、一方ドレイン端子用の接触面部分１１は
中心線軸５に対して反対側に整列している。その際ソー
ス接触面はソースバイアとしての他に通常の接触面とし
ても半導体基板の表面に形成可能である。
【０００３】
【発明が解決しようとする課題】本発明の課題は、場合
によってはごく僅かに拡大された所要面積で特にフィン
ガ部分に増大された導電性及び電流搬送力及び同時に効
果的な熱抵抗の低減並びに寄生ソース又はエミッタ−イ
ンダクタンスの著しい低減を可能にする半導体デバイス
を提供することにある。
【０００４】
【課題を解決するための手段】この課題は本発明によれ
ば請求項１の特徴部分に記載の半導体デバイスにより解
決される。
【０００５】本発明による半導体デバイスは、その接触
面部分がフィンガ部分に関して一方の側に配設されてい
る少なくとも１つの電極端子領域が、それに属するフィ
ンガ部分と導電接続されているフィンガ部分に関して反
対側に配設されているもう１つの接触面部分を有してい
る。これらの別の接触面部分はそれぞれ個々のフィンガ
部分に比べて拡大された面積を有していると有利であ
る。
【０００６】本発明による装置は特に、トランジスタの
能動領域に対して接触面部分の間隔が十分に小さく、電
極端子領域の金属化部特にバイアホールが十分に厚い場
合熱抵抗を著しく低減することができ、従って損失電力
によりとりわけトランジスタの能動領域内に生じる熱を
良好に導出できるという利点を提供する。この場合金属
の方が一般にＳｉ又はＧａＡｓのような通常の半導体材
料よりも桁違いに高い熱伝導性を有するので、薄い金属
層でも十分に熱抵抗を低減することができる。
【０００７】本発明の原理に基づく他の実施態様では、
接触面部分がフィンガ部分に関して一方の側に配設され
ている少なくとも１つの電極端子領域がこの接触面部分
及び／又はこれに属する別の接触面部分と導電接続され
ている別のフィンガ部分を有している。この別のフィン
ガ部分は、これと導電接続されておりかつフィンガ部分
に関して反対側に配設されこの別のフィンガ部分に比べ
て少なくとも若干幅を広げられている拡大部分につなが
っている。この場合この別のフィンガ部分がウェブを介
してフィンガ部分及び／又は別の接触面部分とその電極
端子領域のフィンガ部分に関して反対側で導電接続され
ていると有利である。更に詳細には隣接する電極端子領
域と対向する側及びウェブに隣接して配設されている接
触面部分のフィンガ部分がウェブを電気的に絶縁して交
差箇所を形成するようにしてもよい。
【０００８】更に本発明による有利な実施態様では、ト
ランジスタのゲート又はベース端子に属する電極端子領
域が多数のフィンガ部分を有しており、これらのフィン
ガ部分はトランジスタのゲート又はベース端子に属する
電極端子領域の接触面部分と導電接続され、トランジス
タのソース又はエミッタ端子及びドレイン又はコレクタ
端子に属する電極端子領域間に並列に延びるようにして
もよい。
【０００９】本発明による半導体デバイスの他の実施態
様では、トランジスタのゲート又はベース端子に属する
電極端子領域の多数のフィンガ部分が導線を介してその
ゲート又はベース端子の接触面部分と接続されるように
することもできる。この場合フィンガ部分に関して一方
の側に配設されている電極端子領域の接触面部分のフィ
ンガ部分がトランジスタのゲート又はベース端子に属す
る導線を電気的に絶縁して交差箇所を形成すると有利で
ある。
【００１０】この場合交差箇所を金属絶縁層−金属交差
箇所（ＭＩＭ交差部）として又はエアブリッジとして形
成してもよい。
【００１１】本発明の更に別の実施態様では、トランジ
スタのソース又はエミッタに属する電極端子領域の一方
の接触面部分とトランジスタのゲート又はベース端子に
属する電極端子領域の接触面部分とが交互に一列にフィ
ンガ部分に関して一方の側に並んでおり、トランジスタ
のソース又はエミッタ端子領域の他方の接触面部分とト
ランジスタのドレイン又はコレクタ端子に属する電極端
子領域の接触面部分とがフィンガ部分に関して反対側に
交互に一列に並んでいるようにすることも可能である。
【００１２】本発明による半導体デバイスの特に有利な
実施態様では、トランジスタのソース又はエミッタ端子
領域に属するフィンガ部分の接続が絶縁交差箇所の形成
下にトランジスタのゲート又はベース端子に属する導線
を介して行われ、また同時にフィンガ部分に関して反対
側で同様に絶縁交差箇所の形成下に第３の電極端子領域
（これはトランジスタのドレイン又はコレクタ端子に属
している）に属する導電部の下方でウェブとして接続が
行われるようにすることも可能である。
【００１３】本発明による半導体デバイスの接続又は交
差装置は極めて効果的な熱導出を可能にする。そうでな
ければ導電部に最大限の金属化層厚を使用することが必
要になる。本発明の原理により内部のＦＥＴセル（これ
は本来のＦＥＴ能動領域を構成する）の外部との接続
に、接触面部分、有利には２種類の導線交差部分が使用
される。その際ゲート又はベース端子側（即ちフィンガ
部分に関して一方の側）でソース又はエミッタ端子とし
ての接続金属面がゲート又はベース導線と交差し、ドレ
イン又はコレクタ端子側（即ちフィンガ部分に関して反
対側）で例えば同じ接続金属面が今度はドレイン又はコ
レクタ端子としてソース又はエミッタ導線と交差する。
この交差領域内では導線は例えばオーム金属からなるだ
けでよい。更に下方の交差金属は、抵抗又はエレクトロ
・マイグレーションの理由から重要であると思われる場
合には付加的接続金属面で補強してもよい。
【００１４】本発明の特に有利なもう１つの実施態様で
は、少なくとも１つのトランジスタのソース又はエミッ
タ端子に属する電極端子領域の一方の接触面部分及び／
又は他方の接触面部分に基板／貫通接触化部（バイアホ
ール）を設けるようにしてもよい。このようにして特に
高抵抗の基板の接触化には裏側に対するインダクタンス
を最低限に抑えることができるので有利である。基本イ
ンダクタンスは特に２列の基板貫通接触化部（バイアホ
ール列）をフィンガ部分に関し両側に形成した場合更に
最低限に抑えることができる。その際所要面積はフィン
ガ部分に関し一方の側だけにバイアホール列を有する従
来の装置よりもごく僅かに大きくなるに過ぎない。これ
らのバイアホールが能動領域の十分に近くに基板の厚さ
又はそれ以下の程度の間隔で配設されている場合、ヒー
トシンク（半導体基板の裏側）に対する熱抵抗は、特に
フィンガ部分又は中心線に対して本発明によりトランジ
スタのソース又はエミッタ端子に属する接触面部分を両
側に配列した場合に明らかに減少する。
【００１５】本発明による半導体デバイスをこのように
形成した場合、両方の効果、即ち接触化の際の裏側に対
するインダクタンスの最小化及び熱抵抗の低減化は共に
達成することができ、しかも互いに無関係にすることが
できる。例えば良好な熱の導出効果は特にパワーアップ
の際に重要になり、最小化されたソース−インダクタン
スは例えばローノイズデバイスで大きな役目を果たす。
【００１６】従って外部の接触面部分又はパッドに対す
る本発明による接続形式は、特に内部のＦＥＴセルでも
ソース又はエミッタ面でも、ドレイン又はコレクタ面で
も完全に１つ又は複数の接続金属面で覆うことを可能に
し、従って全てのフィンガ部分の導電性及び電流搬送力
は高められ、従ってエレクトロ・マイグレーションの問
題は少なくとも低減される。
【００１７】本発明による半導体デバイスはＦＥＴ、バ
イポーラトランジスタ及びこれらに類似のデバイス、特
に高周波を使用するもの、並びにこのようなデバイスを
含むモノリシック集積回路に使用される。原理的にはソ
ース又はエミッタ部分に属する構成要素はドレイン又は
コレクタ部分又はゲート又はベース端子に属する構成要
素と交換することができるので、例えば外部の接触面部
分又はパッドは相応するパッド列内でソース部分からな
る代わりにゲート部分又はドレイン部分からなっていて
もよい。ソースバイアホールの代わりにソースパッドも
使用することができ、その際当然のことながらバイアホ
ールでの熱抵抗は見られない。この場合にもなお比較的
大きな金属化面に基づく熱的利点並びにそれと関連した
半導体基板の表面の良好な熱分布が生じる。
【００１８】本発明による利点は（それぞれドレイン及
びゲートパッド又は端子だけの）基本チップにも、多数
のフィンガパターン（“任意”の数のゲート及びドレイ
ンパッド）を有する場合にも、また相応するＦＥＴセル
を有するＭＭＩＣ及び更に他の同様な半導体デバイスに
も有効である。
【００１９】
【実施例】本発明の実施例を図面に基づき以下に詳述す
る。
【００２０】図２に示されている本発明による半導体デ
バイス１３の実施例ではマルチフィンガ装置１４を有す
るＧａＡｓ電界効果形トランジスタがＧａＡｓ基板１５
上に形成されている。このトランジスタはトランジスタ
のゲートＧに属する第１の電極端子領域１６、トランジ
スタのソースＳに属する第２の電極端子領域１７、並び
にトランジスタのドレイン端子Ｄに属する第３の電極端
子領域１８を有しており、これらの電極端子領域は図２
に示されているように接続トポロジを有する。図２に基
づくこの接続トポロジは外部の電極端子領域１６、１
７、１８に関してほぼ縮尺通りに図示されており、その
際図中の１ｃｍは実物の５０μｍに相当する。この図示
されている接続トポロジは本願の開示内容全体について
詳細に形状及び他の特徴を示したものである。各電極端
子領域１６、１７、１８は、幅の広がりに対して極めて
長さが延びているフィンガ部分１９、２０、２１とこれ
らのフィンガ部分１９、２０、２１に導電接続されその
面積がそれぞれフィンガ部分１９、２０、２１の面積に
比べて著しく拡大されている接触面部分２２、２３、２
４とからなる。全ての電極端子領域１６、１７、１８の
フィンガ部分１９、２０、２１は互いに並列しており、
中心線２５（これはフィンガ軸に関してそれから左側及
び右側の配置を示す役目をし、必ずしも対称線を表すも
のではない）の方向に半導体基板１５上に上下に並置し
て配設されている。これらは縮尺通りに図示されていな
い。特に極めて多くの個々のフィンガ１９、２０、２１
が外部の端子領域１６、１７、１８にそれぞれ配設され
ていてもよい。ソース端子に属する電極端子領域１７は
中心線２５に関して一方の側に配設されている接触面部
分２３の他にもう１つの接触面部分２６を有しており、
この部分２６は中心線２５に関して対向する側に図２の
右側に配設されており、同時に図２に見られるようにフ
ィンガ部分２０に比べて拡げられた面を有している。更
にソース端子に属する電極端子領域１７は、接触面部分
２３から出発して折曲部分２８を経て別のフィンガ部分
１９、２０、２１に並列に延びているもう１つのフィン
ガ２７に接続されている。フィンガ２７は中心線２５に
関して反対側に配設されている部分２９に接続されてい
る。部分２９はウェブ３０を介してフィンガ部分２０と
接続されている。トランジスタのゲート端子に属する電
極端子領域１６は、中心線２５に並行に延び図２では左
側に配設されている個々のフィンガ部分１９と接触面部
分２２との導電接続を行う導線３２を有する。図示され
ているようにソース端子に属する電極端子領域１７の別
のフィンガ部分２７はブリッジ３３を介して導線３２上
に通じており、このブリッジ３３はフィンガ部分２７を
導線３２に対して電気的に絶縁する交差箇所を形成し、
この交差箇所は金属絶縁層−金属交差部として又はエア
ブリッジとして形成可能である。同様に図２によれば右
側に配設されている電極端子領域１８の接触面部分２４
から出発して左側に延びているフィンガ部分２１はブリ
ッジ３４を介して電極端子領域１７のウェブ３０上に通
じており、このブリッジ３４はフィンガ部分２１をウェ
ブ３０から電気的に絶縁する交差箇所を形成し、同様に
金属絶縁層−金属交差部として又はエアブリッジとして
形成可能である。電気端子領域１７のこれらの両方のフ
ィンガ部分２７は図２に見られるように接続部分３５を
介して互いに導電接続され、また図２の右側に配設され
電極端子領域１８の接触面部部分２４間に配設されてい
る電極端子領域１７の別の接触面部分２６ａに導電接続
されている。その間にある電極端子領域１８の接触面部
分２４ａは同様に接続部分３５の上方に通じているブリ
ッジ３６を介してフィンガ部分２１と接続可能である。
この半導体デバイスの製造の際ゲート端子Ｇに属する電
極端子領域１６は第１の金属化面を形成する処理工程と
共に形成されてもよく、ソース端子Ｓ及びドレイン端子
Ｄに属する電極端子領域１７及び１８は第２の金属化面
を形成する処理工程の作業過程で形成してもよい。特殊
な方法ではこれらの面は同じ金属化工程により得ること
ができる。
【００２１】図２により示されている実施例では電極端
子領域１６及び１８の接触面部分２２及び２４はいわゆ
るボンドパッドとして形成され、一方ソース端子Ｓに属
する接触面部分２３及び／又は別の接触面部分２６はい
わゆる貫通接触化部（バイアホール）として、即ち準絶
縁基板を通して基板の裏側に貫通接触するハッチング領
域３７により図２に示されている金属化された孔として
形成されている。特に両側にバイアホール列を有する利
点は、単に所要面積を最低限に高めた場合に基板の裏側
に対するインダクタンスを著しく低減することができ、
バイアホール３７の能動領域に対する間隔が十分小さい
場合及びバイアホール３７における金属化部が十分に厚
い場合熱抵抗を効果的に低減することが達成され、従っ
て損失電力の理由からとりわけ能動領域内に生じる熱を
良好に排除することができる。
【図面の簡単な説明】
【図１】従来のマルチフィンガ装置を有するＧａＡｓ電
界効果形トランジスタの概略平面図。
【図２】本発明による両側にバイアホール列及び特殊な
接続トポロジを有する半導体デバイスの概略平面図。
【符号の説明】
１、１５ 半導体基板 ２、１６ ゲート又はベース端子の電極端子領域（Ｇ） ３、１７ ソース又はエミッタ端子の電極端子領域
（Ｓ） ４、１８ ドレイン又はコレクタ端子の電極端子領域
（Ｄ） ５、２５ 中心線 ６、７、８、１９、２０、２１、２４ａ、２７ フィン
ガ部分 ９、１１、２２、２３、２４、２６、２６ａ 接触面部
分 １０、３７ バイアホール（Ｖ） １３ 半導体デバイス １４ マルチフィンガ装置

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板（１５）及びこの半導体基板
    （１５）の上に形成された少なくとも１個のトランジス
    タを有し、このトランジスタは半導体基板の主面上に互
    いに電気的に絶縁されている電極端子領域（１６、１
    ７、１８）を有し、これらの領域はそれぞれゲート又は
    ベース端子に属する第１の電極端子領域（１６）、ソー
    ス又はエミッタ端子に属する第２の電極端子領域（１
    ７）及びドレイン又はコレクタ端子に属する第３の電極
    端子領域（１８）を形成し、その際各電極端子領域はそ
    れぞれ少なくとも１個のフィンガ部分（１９、２０、２
    １）及び対応するフィンガ部分と導電接続されている接
    触面部分（２２、２３、２４）からなる半導体デバイス
    において、接触面部分（２３）がフィンガ部分（１９、
    ２０、２１）に関して一方の側に配設されている少なく
    とも１個の電極端子領域（１７）が、対応するフィンガ
    部分（２０）と導電接続されているもう１つの接触面部
    分（２６、２６ａ）を有しており、このもう１つの接触
    面部分（２６、２６ａ）がフィンガ部分（１９、２０、
    ２１）に関し反対側に配設されていることを特徴とする
    半導体デバイス。
  2. 【請求項２】 接触面部分（２３）がフィンガ部分（１
    ９、２０、２１）に関して一方の側に配設されている少
    なくとも１個の電極端子領域（１７）が、この接触面部
    分（２３）及び／又はそれに対応する別の接触面部分
    （２６、２６ａ）と導電接続されている別のフィンガ部
    分（２７）を有していることを特徴とする請求項１記載
    の半導体デバイス。
  3. 【請求項３】 この別のフィンガ部分（２７）がウェブ
    （３０）を介してフィンガ部分（２０）及び／又は別の
    接触面部分（２６、２６ａ）と電極端子領域（１７）の
    フィンガ部分（１９、２０、２１）に関して反対側で導
    電接続されていることを特徴とする請求項２記載の半導
    体デバイス。
  4. 【請求項４】 隣接する電極端子領域（１８）のフィン
    ガ部分（１９、２０、２１）に関して反対側にありウェ
    ブ（３０）に隣接して配設されている接触面部分（２
    ４）のフィンガ部分（２１）が、ウェブ（３０）を電気
    的に絶縁して交差箇所（３４）を形成していることを特
    徴とする請求項３記載の半導体デバイス。
  5. 【請求項５】 トランジスタのゲート又はベース端子に
    属する電極端子領域（１６）が多数のフィンガ部分（１
    ９）を有しており、これらのフィンガ部分がトランジス
    タのゲート又はベース端子に属する電極端子領域（１
    ６）の接触面部分（２２）と導電接続されており、トラ
    ンジスタのソース又はエミッタ端子及びドレイン又はコ
    レクタ端子に属する電極端子領域（１７、１８）のフィ
    ンガ部分（２１、２７）の間に並行に延びていることを
    特徴とする請求項１ないし４の１つに記載の半導体デバ
    イス。
  6. 【請求項６】 トランジスタのゲート又はベース端子に
    属する電極端子領域（１６）の多数のフィンガ部分（１
    ９）が導線（３２）を介してゲート又はベース端子の接
    触面部分（２２）と接続されていることを特徴とする請
    求項５記載の半導体デバイス。
  7. 【請求項７】 フィンガ部分（１９、２０、２１）に関
    連して一方の側に配設されている電極端子領域（１７）
    の接触面部分（２３）のフィンガ部分（２７）がトラン
    ジスタのゲート又はベース端子に属する導線（３２）を
    電気的に絶縁して交差箇所（３３）を形成していること
    を特徴とする請求項６記載の半導体デバイス。
  8. 【請求項８】 交差箇所（３３、３４）が金属絶縁層−
    金属交差部又はエアブリッジとして形成されていること
    を特徴とする請求項４ないし７の１つに記載の半導体デ
    バイス。
  9. 【請求項９】 多数のトランジスタが設けられており、
    その際トランジスタのソース又はエミッタ端子に属する
    電極端子領域（１７）の接触面部分（２３）とトランジ
    スタのゲート又はベース端子に属する電極端子領域（１
    ６）の接触面部分（２２）が交互にフィンガ部分（１
    ９、２０、２１）に関して一方の側に一列に並んでお
    り、トランジスタのソース又はエミッタ端子に属する電
    極端子領域（１７）の別の接触面部分（２６）とトラン
    ジスタのドレイン又はコレクタ端子に属する電極端子領
    域（１８）の接触面部分（２４）とがフィンガ部分（１
    ９、２０、２１）に関し反対側で交互に一列に並んでい
    ることを特徴とする請求項１ないし８の１つに記載の半
    導体デバイス。
  10. 【請求項１０】 一方の電極端子領域（１７）に属する
    フィンガ部分（２７）の接続が絶縁交差箇所（３３）の
    形成下にゲート又はベース端子（１６）に属する導線
    （３２）を介して行われ、同時にフィンガ部分（１９、
    ２０、２１）に関し反対側で同様に絶縁交差箇所の形成
    下に第３の電極端子領域（１８）に属する導電部（３
    ４、３６）の下方にウェブ（３０、３５）として接続が
    行われることを特徴とする請求項１ないし９の１つに記
    載の半導体デバイス。
  11. 【請求項１１】 少なくとも１つのトランジスタのソー
    ス又はエミッタ端子に属する電極端子領域（１７）の一
    方の接触面部分（２３）及び／又は他方の接触面部分
    （２６、２６ａ）が基板貫通接触化部（３７）を有する
    ことを特徴とする請求項１ないし１０の１つに記載の半
    導体デバイス。
  12. 【請求項１２】 少なくとも１つのトランジスタが電界
    効果形トランジスタであり、半導体基板がＧａＡｓを含
    んでいることを特徴とする請求項１ないし１１の１つに
    記載の半導体デバイス。
  13. 【請求項１３】 半導体デバイスがモノリシックに集積
    された高周波回路であることを特徴とする請求項１ない
    し１２の１つに記載の半導体デバイス。
JP8177201A 1995-06-20 1996-06-19 半導体デバイス Expired - Lifetime JP2922462B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19522364A DE19522364C1 (de) 1995-06-20 1995-06-20 Halbleiter-Bauelement
DE19522364.0 1995-06-20

Publications (2)

Publication Number Publication Date
JPH098064A true JPH098064A (ja) 1997-01-10
JP2922462B2 JP2922462B2 (ja) 1999-07-26

Family

ID=7764785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8177201A Expired - Lifetime JP2922462B2 (ja) 1995-06-20 1996-06-19 半導体デバイス

Country Status (4)

Country Link
US (1) US6424006B1 (ja)
EP (1) EP0750352B1 (ja)
JP (1) JP2922462B2 (ja)
DE (2) DE19522364C1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080308A (ja) * 2004-09-09 2006-03-23 Eudyna Devices Inc 半導体装置及びその製造方法
WO2008007467A1 (fr) * 2006-07-12 2008-01-17 Kabushiki Kaisha Toshiba Transistor à effet de champ
DE112007000161B4 (de) 2006-07-12 2009-10-29 Kabushiki Kaisha Toshiba Multifinger-FET für Hochfrequenz
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器
WO2016098374A1 (ja) * 2014-12-16 2016-06-23 三菱電機株式会社 マルチフィンガトランジスタ及び半導体装置
WO2017098603A1 (ja) * 2015-12-09 2017-06-15 三菱電機株式会社 窒化物半導体装置
JP6246432B1 (ja) * 2017-01-24 2017-12-13 三菱電機株式会社 トランジスタ
WO2021193535A1 (ja) * 2020-03-26 2021-09-30 住友電工デバイス・イノベーション株式会社 半導体装置
WO2022102137A1 (ja) * 2020-11-16 2022-05-19 三菱電機株式会社 トランジスタ

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE520119C2 (sv) * 1998-10-13 2003-05-27 Ericsson Telefon Ab L M Förfarande och anordning för hopkoppling av radiofrekvens-SiC-fälteffekttransistorer för högeffekttillämpningar
EP1198006B1 (en) * 2000-10-10 2011-07-20 Sanyo Electric Co., Ltd. Compound semiconductor device
TWI234425B (en) * 2004-03-03 2005-06-11 Toppoly Optoelectronics Corp Electrostatic discharge protection method for display and device thereof
JP5127721B2 (ja) * 2006-11-02 2013-01-23 株式会社東芝 半導体装置
WO2008155084A1 (de) * 2007-06-18 2008-12-24 Microgan Gmbh Stromspiegel mit selbstleitendem transistor
DE102008045240A1 (de) * 2007-08-31 2009-03-05 Forschungsverbund Berlin E.V. Plaited-Signal-Manifold-Anschlussstruktur für ein Hochfrequenzbauelement und ein solches Hochfrequenzbauelement
JP2009176930A (ja) 2008-01-24 2009-08-06 Toshiba Corp 半導体装置およびその製造方法
GB2466313A (en) * 2008-12-22 2010-06-23 Cambridge Silicon Radio Ltd Radio Frequency CMOS Transistor
US8896034B1 (en) 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
US9236378B2 (en) 2010-08-11 2016-01-12 Sarda Technologies, Inc. Integrated switch devices
US8653565B1 (en) * 2010-08-11 2014-02-18 Sarda Technologies, Inc. Mixed mode multiple switch integration of multiple compound semiconductor FET devices
JP5733616B2 (ja) * 2011-04-21 2015-06-10 住友電工デバイス・イノベーション株式会社 半導体装置
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
CN103022004B (zh) * 2012-11-02 2015-06-17 电子科技大学 一种高压集成电路的互连结构
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法
US9774322B1 (en) 2016-06-22 2017-09-26 Sarda Technologies, Inc. Gate driver for depletion-mode transistors
CN108630677B (zh) * 2017-03-17 2022-03-08 智瑞佳（苏州）半导体科技有限公司 一种功率器件版图结构及制作方法
US11088074B2 (en) * 2017-04-04 2021-08-10 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251478A (ja) * 1992-03-09 1993-09-28 Murata Mfg Co Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4161740A (en) * 1977-11-07 1979-07-17 Microwave Semiconductor Corp. High frequency power transistor having reduced interconnection inductance and thermal resistance
JPH0821595B2 (ja) * 1987-07-28 1996-03-04 三菱電機株式会社 半導体装置
JPH04125941A (ja) * 1990-09-17 1992-04-27 Oki Electric Ind Co Ltd 電界効果トランジスタ
JPH04252036A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置
JPH0729919A (ja) * 1993-07-08 1995-01-31 Sumitomo Electric Ind Ltd 高出力電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251478A (ja) * 1992-03-09 1993-09-28 Murata Mfg Co Ltd 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080308A (ja) * 2004-09-09 2006-03-23 Eudyna Devices Inc 半導体装置及びその製造方法
JP2010183100A (ja) * 2005-01-06 2010-08-19 Mitsubishi Electric Corp 半導体増幅器
WO2008007467A1 (fr) * 2006-07-12 2008-01-17 Kabushiki Kaisha Toshiba Transistor à effet de champ
DE112007000161B4 (de) 2006-07-12 2009-10-29 Kabushiki Kaisha Toshiba Multifinger-FET für Hochfrequenz
US7755112B2 (en) 2006-07-12 2010-07-13 Kabushiki Kaisha Toshiba Field effect transistor with air bridge
US7763914B2 (en) 2006-07-12 2010-07-27 Kabushiki Kaisha Toshiba Semiconductor device for high frequency
DE112007000175B4 (de) * 2006-07-12 2013-05-23 Kabushiki Kaisha Toshiba Feldeffekttransistor eines Mehrfingertyps
DE112007000175B9 (de) * 2006-07-12 2013-06-20 Kabushiki Kaisha Toshiba Feldeffekttransistor eines Mehrfingertyps
WO2016098374A1 (ja) * 2014-12-16 2016-06-23 三菱電機株式会社 マルチフィンガトランジスタ及び半導体装置
JP6067151B2 (ja) * 2014-12-16 2017-01-25 三菱電機株式会社 マルチフィンガトランジスタ及び半導体装置
US10170400B2 (en) 2014-12-16 2019-01-01 Mitsubishi Electric Corporation Multi-finger transistor and semiconductor device
WO2017098603A1 (ja) * 2015-12-09 2017-06-15 三菱電機株式会社 窒化物半導体装置
JP6246432B1 (ja) * 2017-01-24 2017-12-13 三菱電機株式会社 トランジスタ
WO2018138764A1 (ja) * 2017-01-24 2018-08-02 三菱電機株式会社 トランジスタ
WO2021193535A1 (ja) * 2020-03-26 2021-09-30 住友電工デバイス・イノベーション株式会社 半導体装置
WO2022102137A1 (ja) * 2020-11-16 2022-05-19 三菱電機株式会社 トランジスタ

Also Published As

Publication number Publication date
US6424006B1 (en) 2002-07-23
JP2922462B2 (ja) 1999-07-26
EP0750352A3 (de) 1998-04-08
DE19522364C1 (de) 1996-07-04
EP0750352B1 (de) 2001-08-22
EP0750352A2 (de) 1996-12-27
DE59607521D1 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
JP2922462B2 (ja) 半導体デバイス
JP2905736B2 (ja) 半導体装置
US6653740B2 (en) Vertical conduction flip-chip device with bump contacts on single surface
US7821128B2 (en) Power semiconductor device having lines within a housing
US5708283A (en) Flip chip high power monolithic integrated circuit thermal bumps
JPS6118351B2 (ja)
JPH0362934A (ja) 集積回路パツケージ
JP2002094054A5 (ja)
US5319237A (en) Power semiconductor component
US4161740A (en) High frequency power transistor having reduced interconnection inductance and thermal resistance
JPH09506474A (ja) 無線周波電力トランジスタのレイアウト
JP3164658B2 (ja) 電子回路装置
JP3677346B2 (ja) 電界効果により制御可能の半導体デバイス
US5366932A (en) Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads
US20020171138A1 (en) Multilayer wiring board and semiconductor device
US5683919A (en) Transistor and circuit incorporating same
JPH04219937A (ja) パワー半導体素子
JP2669392B2 (ja) 半導体装置およびその実装構造
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
US8901671B2 (en) Scalable construction for lateral semiconductor components having high current-carrying capacity
KR100471520B1 (ko) 반도체디바이스
US7696626B2 (en) Semiconductor device and method of arranging pad thereof
JPH09223703A (ja) 電界効果トランジスタ
JP2540974Y2 (ja) 電子部品取付構造
WO2021177874A1 (en) High-current semiconductor components and systems

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990323

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term