JP6246432B1 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP6246432B1
JP6246432B1 JP2017533986A JP2017533986A JP6246432B1 JP 6246432 B1 JP6246432 B1 JP 6246432B1 JP 2017533986 A JP2017533986 A JP 2017533986A JP 2017533986 A JP2017533986 A JP 2017533986A JP 6246432 B1 JP6246432 B1 JP 6246432B1
Authority
JP
Japan
Prior art keywords
gate
dielectric substrate
bus bar
drain
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017533986A
Other languages
English (en)
Other versions
JPWO2018138764A1 (ja
Inventor
純 神岡
純 神岡
山中　宏治
宏治 山中
政毅 半谷
政毅 半谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6246432B1 publication Critical patent/JP6246432B1/ja
Publication of JPWO2018138764A1 publication Critical patent/JPWO2018138764A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

トランジスタ（１００）は、誘電体基板（１）の裏面部に設けられた金属層（２）と、誘電体基板（１）の表面部に設けられており、ゲートバスバー（３１）とゲートバスバー（３１）により互いに電気的に接続された複数本のゲートフィンガー（３２１〜３２１０）とを有するゲート電極（３）と、誘電体基板（１）の表面部に設けられており、誘電体基板（１）を貫通したビア（１１ａ，１１ｂ）により金属層（２）と電気的に接続されたソース電極（５）とを備え、ゲートバスバー（３１）の一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板（１）との間にソース電極（５）の一部が配置されている。

Description

本発明は、トランジスタに関するものであり、特に高周波用のトランジスタに関する。
従来、無線通信装置又はレーダ装置などにおいて、高周波信号の増幅にトランジスタが用いられている。具体的には、例えば、ソース接地型の電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ，ＦＥＴ）が用いられている。特許文献１には、略櫛型のゲート電極と略櫛型のドレイン電極とが互いに噛み合うように配置されたＦＥＴ、いわゆる「マルチフィンガー型」のＦＥＴが開示されている。
特開２００８−１０９２２７号公報
マルチフィンガー型のＦＥＴ（以下「マルチフィンガーＦＥＴ」という。）におけるゲート電極は、１本以上のゲートバスバーと、このゲートバスバーに対して略垂直に設けられた複数本のゲートフィンガーとを有している。また、マルチフィンガーＦＥＴにおけるドレイン電極は、１本以上のドレインバスバーと、このドレインバスバーに対して略垂直に設けられた複数本のドレインフィンガーとを有している。ゲート電極及びドレイン電極は誘電体基板の表面部に設けられており、誘電体基板の裏面部には金属層が設けられている。この金属層は電気的に接地されている。
すなわち、従来のマルチフィンガーＦＥＴにおいては、ゲートバスバーによりマイクロストリップ線路が構成されており、かつ、ドレインバスバーによりマイクロストリップ線路が構成されている。これらのマイクロストリップ線路を高周波信号が伝搬するとき、誘電体基板内に電磁界が発生するため、誘電正接に応じた誘電損失が生ずる。この誘電損失により、トランジスタの利得、出力電力及び効率が低下する問題があった。
本発明は、上記のような課題を解決するためになされたものであり、高利得、高出力電力かつ高効率なトランジスタを提供することを目的とする。
本発明のトランジスタは、誘電体基板の裏面部に設けられた金属層と、誘電体基板の表面部に設けられており、ゲートバスバーとゲートバスバーにより互いに電気的に接続された複数本のゲートフィンガーとを有するゲート電極と、誘電体基板の表面部に設けられており、互いに隣接するゲートフィンガー間に配置されたソース電極と、個々のソース電極の直下にのみ配置されており、誘電体基板を貫通して個々のソース電極と金属層とを電気的に接続したビアとを備え、ゲートバスバーの一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板との間に個々のソース電極の一端部に隣接した部分が配置されているものである。
本発明のトランジスタは、誘電体基板の裏面部に設けられた金属層と、誘電体基板の表面部に設けられており、ドレインバスバーとドレインバスバーにより互いに電気的に接続された複数本のドレインフィンガーとを有するドレイン電極と、誘電体基板の表面部に設けられており、互いに隣接するドレインフィンガー間に配置されたソース電極と、個々のソース電極の直下にのみ配置されており、誘電体基板を貫通して個々のソース電極と金属層とを電気的に接続したビアとを備え、ドレインバスバーの一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板との間に個々のソース電極の一端部に隣接した部分が配置されているものである。
本発明によれば、上記のように構成したので、高利得、高出力電力かつ高効率なトランジスタを得ることができる。
図１Ａは、本発明の実施の形態１に係るゲート電極を示す平面図である。図１Ｂは、本発明の実施の形態１に係るドレイン電極を示す平面図である。 図２Ａは、図１Ａに示すＡ−Ａ’線に沿う断面図である。図２Ｂは、図１Ｂに示すＢ−Ｂ’線に沿う断面図である。 本発明の実施の形態１に係るソース電極を示す平面図である。 本発明の実施の形態１に係るトランジスタの要部を示す平面図である。 図５Ａは、図４に示すＡ−Ａ’線に沿う断面図である。図５Ｂは、図４に示すＢ−Ｂ’線に沿う断面図である。図５Ｃは、図４に示すＣ−Ｃ’線に沿う断面図である。 本発明の実施の形態１に係るトランジスタとの比較対象となるトランジスタの要部を示す平面図である。 図７Ａは、図６に示すＣ−Ｃ’線に沿う断面図である。図７Ｂは、図４に示すＣ−Ｃ’線に沿う断面図である。 図８Ａは、本発明の実施の形態２に係るゲート電極を示す平面図である。図８Ｂは、本発明の実施の形態２に係るドレイン電極を示す平面図である。 図９Ａは、図８Ａに示すＡ−Ａ’線に沿う断面図である。図９Ｂは、図８Ｂに示すＢ−Ｂ’線に沿う断面図である。 本発明の実施の形態２に係るソース電極を示す平面図である。 本発明の実施の形態２に係るトランジスタの要部を示す平面図である。 図１２Ａは、図１１に示すＡ−Ａ’線に沿う断面図である。図１２Ｂは、図１１に示すＢ−Ｂ’線に沿う断面図である。図１２Ｃは、図１１に示すＣ−Ｃ’線に沿う断面図である。 図１３Ａは、本発明の実施の形態３に係るゲート電極を示す平面図である。図１３Ｂは、本発明の実施の形態３に係るドレイン電極を示す平面図である。 図１４Ａは、図１３Ａに示すＡ−Ａ’線に沿う断面図である。図１４Ｂは、図１３Ｂに示すＢ−Ｂ’線に沿う断面図である。 本発明の実施の形態３に係るソース電極を示す平面図である。 本発明の実施の形態３に係るトランジスタの要部を示す平面図である。 図１７Ａは、図１６に示すＡ−Ａ’線に沿う断面図である。図１７Ｂは、図１６に示すＢ−Ｂ’線に沿う断面図である。図１７Ｃは、図１６に示すＣ−Ｃ’線に沿う断面図である。 図１８Ａは、本発明の実施の形態４に係るゲート電極を示す平面図である。図１８Ｂは、本発明の実施の形態４に係るドレイン電極を示す平面図である。 図１９Ａは、図１８Ａに示すＡ−Ａ’線に沿う断面図である。図１９Ｂは、図１８Ｂに示すＢ−Ｂ’線に沿う断面図である。 本発明の実施の形態４に係るソース電極を示す平面図である。 本発明の実施の形態４に係るトランジスタの要部を示す平面図である。 図２２Ａは、図２１に示すＡ−Ａ’線に沿う断面図である。図２２Ｂは、図２１に示すＢ−Ｂ’線に沿う断面図である。図２２Ｃは、図２１に示すＣ−Ｃ’線に沿う断面図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１Ａは、本発明の実施の形態１に係るゲート電極を示す平面図である。図１Ｂは、本発明の実施の形態１に係るドレイン電極を示す平面図である。図２Ａは、図１Ａに示すＡ−Ａ’線に沿う断面図である。図２Ｂは、図１Ｂに示すＢ−Ｂ’線に沿う断面図である。図３は、本発明の実施の形態１に係るソース電極を示す平面図である。図４は、本発明の実施の形態１に係るトランジスタの要部を示す平面図である。図５Ａは、図４に示すＡ−Ａ’線に沿う断面図である。図５Ｂは、図４に示すＢ−Ｂ’線に沿う断面図である。図５Ｃは、図４に示すＣ−Ｃ’線に沿う断面図である。図１〜図５を参照して、実施の形態１のトランジスタ１００について説明する。
図中、１は誘電体基板である。誘電体基板１の裏面部には、電気的に接地された金属層２が設けられている。誘電体基板１の表面部には、ゲート電極３、ドレイン電極４及びソース電極５が設けられている。
ゲート電極３は、１本のゲートバスバー３１と、ゲートバスバー３１に対して略垂直に設けられた１０本のゲートフィンガー３２１〜３２１０とを有している。これにより、ゲート電極３の外形は略櫛型である。ゲートフィンガー３２１〜３２１０は、ゲートバスバー３１により互いに電気的に接続されている。また、ゲートフィンガー３２１〜３２１０の各々は、ゲートバスバー３１を介してゲート端子６と電気的に接続されている。
ドレイン電極４は、１本のドレインバスバー４１と、ドレインバスバー４１に対して略垂直に設けられた５本のドレインフィンガー４２１〜４２５とを有している。これにより、ドレイン電極４の外形は略櫛型である。ドレインフィンガー４２１〜４２５は、ドレインバスバー４１により互いに電気的に接続されている。また、ドレインフィンガー４２１〜４２５の各々は、ドレインバスバー４１を介してドレイン端子７と電気的に接続されている。
ゲート電極３及びドレイン電極４は、ゲートフィンガー３２１〜３２１０とドレインフィンガー４２１〜４２５とが噛み合うように互いに対向配置されている。より具体的には、互いに隣接するゲートフィンガー３２１，３２２間にドレインフィンガー４２１が配置され、互いに隣接するゲートフィンガー３２３，３２４間にドレインフィンガー４２２が配置され、互いに隣接するゲートフィンガー３２５，３２６間にドレインフィンガー４２３が配置され、互いに隣接するゲートフィンガー３２７，３２８間にドレインフィンガー４２４が配置され、互いに隣接するゲートフィンガー３２９，３２１０間にドレインフィンガー４２５が配置されている。すなわち、トランジスタ１００はマルチフィンガー型である。
ここで、図５Ａに示す如く、ゲートバスバー３１の一部はエアブリッジ配線により構成されている。より具体的には、互いに隣接するゲートフィンガー３２１，３２２間を接続する部位３３１と、互いに隣接するゲートフィンガー３２２，３２３間を接続する部位３３２と、互いに隣接するゲートフィンガー３２３，３２４間を接続する部位３３３と、互いに隣接するゲートフィンガー３２４，３２５間を接続する部位３３４と、互いに隣接するゲートフィンガー３２６，３２７間を接続する部位３３５と、互いに隣接するゲートフィンガー３２７，３２８間を接続する部位３３６と、互いに隣接するゲートフィンガー３２８，３２９間を接続する部位３３７と、互いに隣接するゲートフィンガー３２９，３２１０間を接続する部位３３８との各々がエアブリッジ配線により構成されている。
以下、ゲートバスバー３１のうちのエアブリッジ配線により構成された部位３３１〜３３８を「ゲートエアブリッジ」ということがある。なお、ゲートバスバー３１のうちの残余の部位はマイクロストリップ線路を構成している。
また、図５Ｂに示す如く、ドレインバスバー４１の一部はエアブリッジ配線により構成されている。より具体的には、互いに隣接するドレインフィンガー４２１，４２２間を接続する部位４３１と、互いに隣接するドレインフィンガー４２２，４２３間を接続する部位４３２と、互いに隣接するドレインフィンガー４２３，４２４間を接続する部位４３３と、互いに隣接するドレインフィンガー４２４，４２５間を接続する部位４３４との各々がエアブリッジ配線により構成されている。
以下、ドレインバスバー４１のうちのエアブリッジ配線により構成された部位４３１〜４３４を「ドレインエアブリッジ」ということがある。なお、ドレインバスバー４１のうちの残余の部位はマイクロストリップ線路を構成している。
ソース電極５は、一対の電極５ａ，５ｂにより構成されている。一方の電極５ａは、誘電体基板１を貫通したビア１１ａにより金属層２と電気的に接続されている。他方の電極５ｂは、誘電体基板１を貫通したビア１１ｂにより金属層２と電気的に接続されている。ビア１１ａ，１１ｂは、誘電体基板１におけるゲート端子６側の半部に配置されている。すなわち、ソース電極５は電気的に接地されており、トランジスタ１００はソース接地型である。
ソース電極５は、ゲートフィンガー３２１〜３２１０及びドレインフィンガー４２１〜４２５に対して並設された部位５１１〜５１６を有している。より具体的には、ソース電極５は、ゲートバスバー３１の一端部に設けられたゲートフィンガー３２１よりも外側に配置された部位５１１と、互いに隣接するゲートフィンガー３２２，３２３間に配置された部位５１２と、互いに隣接するゲートフィンガー３２４，３２５間に配置された部位５１３と、互いに隣接するゲートフィンガー３２６，３２７間に配置された部位５１４と、互いに隣接するゲートフィンガー３２８，３２９間に配置された部位５１５と、ゲートバスバー３１の他端部に設けられたゲートフィンガー３２１０よりも外側に配置された部位５１６とを有している。
また、ソース電極５は、ゲートエアブリッジの各々と誘電体基板１との間、すなわちゲートバスバー３１の部位３３１〜３３８の各々と誘電体基板１との間に配置された部位５２１〜５２８を有している。さらに、ソース電極５は、ドレインエアブリッジの各々と誘電体基板１との間、すなわちドレインバスバー４１の部位４３１〜４３４の各々と誘電体基板１との間に配置された部位５３１〜５３４を有している。
誘電体基板１、金属層２、ゲート電極３、ドレイン電極４、ソース電極５、ゲート端子６及びドレイン端子７により、トランジスタ１００の要部が構成されている。
次に、トランジスタ１００の動作について、高周波信号を増幅する動作を中心に説明する。まず、ゲート端子６に高周波信号が入力される。入力された高周波信号は、ゲートバスバー３１を介してゲートフィンガー３２１〜３２１０の各々に分配される。次いで、ドレインフィンガー４２１〜４２５の各々から、増幅された高周波信号が出力される。これらの高周波信号は、ドレインバスバー４１により合成されて、ドレイン端子７に出力される。
次に、図６及び図７を参照して、トランジスタ１００の効果について説明する。図６は、実施の形態１に係るトランジスタ１００との比較対象となるトランジスタ１００’の要部を示す平面図である。図７Ａは、図６に示すＣ−Ｃ’線に沿う断面図、すなわちトランジスタ１００’の断面図である。図７Ｂは、図４に示すＣ−Ｃ’線に沿う断面図、すなわちトランジスタ１００の断面図である。
図６及び図７Ａに示す如く、誘電体基板１’の裏面部には電気的に接地された金属層２’が設けられており、誘電体基板１’の表面部にはゲート電極３’及びドレイン電極４’が設けられている。図６及び図７Ａにおいて、ソース電極は図示を省略している。
ゲート電極３’は１本のゲートバスバー３１’と１０本のゲートフィンガー３２１’〜３２１０’とを有しており、ゲートフィンガー３２１’〜３２１０’の各々はゲートバスバー３１’を介してゲート端子６’と電気的に接続されている。ドレイン電極４’は１本のドレインバスバー４１’と５本のドレインフィンガー４２１’〜４２５’とを有しており、ドレインフィンガー４２１’〜４２５’の各々はドレインバスバー４１’を介してドレイン端子７’と電気的に接続されている。
ここで、ゲートバスバー３１’はエアブリッジ配線を有しておらず、ゲートバスバー３１’の略全体がマイクロストリップ線路を構成している。また、ドレインバスバー４１’はエアブリッジ配線を有しておらず、ドレインバスバー４１’の略全体がマイクロストリップ線路を構成している。
トランジスタ１００’のゲートバスバー３１’において、高周波信号はマイクロトリップモードにて伝送される。当該高周波信号に対応する電磁界は、ゲートバスバー３１’と金属層２’間に生ずる。図７Ａに示す６本の矢印Ａ１’は、ゲートバスバー３１’を伝搬する高周波信号の電力に対応する電気力線を示している。図７Ａに示す如く、電気力線Ａ１’の始端はゲートバスバー３１’であり、電気力線Ａ１’の終端は電気的に接地された金属層２’である。すなわち、電気力線Ａ１’は誘電体基板１’内を通過している。誘電体基板１’は有限のコンダクタンスを有しており、有限の誘電正接を有するため、この誘電正接に応じた誘電損失が生ずる。この誘電損失により、トランジスタ１００’の利得、出力電力及び効率が低下する。
これに対して、実施の形態１のトランジスタ１００は、ゲートバスバー３１の一部がエアブリッジ配線により構成されており、このエアブリッジ配線と誘電体基板１との間にソース電極５の一部が配置されている。図７Ｂに示す６本の矢印Ａ１は、ゲートエアブリッジを伝搬する高周波信号の電力に対応する電気力線を示している。図７Ｂに示す如く、電気力線Ａ１の始端はゲートバスバー３１（部位３３２）であり、電気力線Ａ１の終端は電気的に接地されたソース電極５（部位５２２）である。すなわち、電気力線Ａ１は、誘電体基板１内を通過せずに空気中を通過している。これにより、誘電体基板１の誘電正接による誘電損失が生ずるのを防ぐことができる。
また、トランジスタ１００’のドレインバスバー４１’において、高周波信号はマイクロトリップモードにて伝送される。当該高周波信号に対応する電磁界は、ドレインバスバー４１’と金属層２’間に生ずる。図７Ａに示す６本の矢印Ａ２’は、ドレインバスバー４１’を伝搬する高周波信号の電力に対応する電気力線を示している。図７Ａに示す如く、電気力線Ａ２’の始端はドレインバスバー４１’であり、電気力線Ａ２’の終端は電気的に接地された金属層２’である。すなわち、電気力線Ａ２’は誘電体基板１’内を通過している。誘電体基板１’は有限のコンダクタンスを有しており、有限の誘電正接を有しているため、この誘電正接に応じた誘電損失が生ずる。この誘電損失により、トランジスタ１００’の利得、出力電力及び効率が低下する。
これに対して、実施の形態１のトランジスタ１００は、ドレインバスバー４１の一部がエアブリッジ配線により構成されており、このエアブリッジ配線と誘電体基板１との間にソース電極５の一部が配置されている。図７Ｂに示す６本の矢印Ａ２は、ドレインエアブリッジを伝搬する高周波信号の電力に対応する電気力線を示している。図７Ｂに示す如く、電気力線Ａ２の始端はドレインバスバー４１（部位４３１）であり、電気力線Ａ２の終端は電気的に接地されたソース電極５（部位５３１）である。すなわち、電気力線Ａ２は、誘電体基板１内を通過せずに空気中を通過している。これにより、誘電体基板１の誘電正接による誘電損失が生ずるのを防ぐことができる。
なお、実施の形態１のトランジスタ１００において、ドレインバスバー４１がエアブリッジ配線を有さず、ドレインバスバー４１の略全体によりマイクロストリップ線路が構成されたものであっても良い。すなわち、ドレインバスバー４１が図６及び図７Ａに示すドレインバスバー４１’と同様の形状を有するものであっても良い。この場合、ソース電極５は、図３に示す部位５３１〜５３４を除去してなる形状であっても良い。
また、ゲートバスバー３１の本数は１本以上であれば良く、１本に限定されるものではない。ゲートフィンガー３２１〜３２１０の本数は複数本であれば良く、１０本に限定されるものではない。
また、ドレインバスバー４１の本数は１本以上であれば良く、１本に限定されるものではない。ドレインフィンガー４２１〜４２５の本数は複数本であれば良く、５本に限定されるものではない。
以上のように、実施の形態１のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ゲートバスバー３１とゲートバスバー３１により互いに電気的に接続された複数本のゲートフィンガー３２１〜３２１０とを有するゲート電極３と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ａ，１１ｂにより金属層２と電気的に接続されたソース電極５とを備え、ゲートバスバー３１の一部（部位３３１〜３３８）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５２１〜５２８）が配置されている。これにより、ゲートエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
また、実施の形態１のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ドレインバスバー４１とドレインバスバー４１により互いに電気的に接続された複数本のドレインフィンガー４２１〜４２５とを有するドレイン電極４と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ａ，１１ｂにより金属層２と電気的に接続されたソース電極５とを備え、ドレインバスバー４１の一部（部位４３１〜４３４）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５３１〜５３４）が配置されている。これにより、ドレインエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
実施の形態２．
図８Ａは、本発明の実施の形態２に係るゲート電極を示す平面図である。図８Ｂは、本発明の実施の形態２に係るドレイン電極を示す平面図である。図９Ａは、図８Ａに示すＡ−Ａ’線に沿う断面図である。図９Ｂは、図８Ｂに示すＢ−Ｂ’線に沿う断面図である。図１０は、本発明の実施の形態２に係るソース電極を示す平面図である。図１１は、本発明の実施の形態２に係るトランジスタの要部を示す平面図である。図１２Ａは、図１１に示すＡ−Ａ’線に沿う断面図である。図１２Ｂは、図１１に示すＢ−Ｂ’線に沿う断面図である。図１２Ｃは、図１１に示すＣ−Ｃ’線に沿う断面図である。
図８〜図１２を参照して、実施の形態２のトランジスタ１００について説明する。なお、図１〜図５に示す実施の形態１のトランジスタ１００と同様の構成部材には同一符号を付して説明を省略する。
図１２Ａに示す如く、ゲートバスバー３１の一部はエアブリッジ配線により構成されている。より具体的には、互いに隣接するゲートフィンガー３２２，３２３間を接続する部位３３２と、互いに隣接するゲートフィンガー３２４，３２５間を接続する部位３３４と、互いに隣接するゲートフィンガー３２６，３２７間を接続する部位３３５と、互いに隣接するゲートフィンガー３２８，３２９間を接続する部位３３７との各々がエアブリッジ配線により構成されている。なお、ゲートバスバー３１のうちの残余の部位はマイクロストリップ線路を構成している。
ソース電極５は、略長方形状の６個の電極５ｃ〜５ｈにより構成されている。電極５ｃ〜５ｈは、誘電体基板１を貫通したビア１１ｃ〜１１ｈにより、それぞれ金属層２と電気的に接続されている。
ソース電極５は、ゲートフィンガー３２１〜３２１０及びドレインフィンガー４２１〜４２５に対して並設された部位５１１〜５１６を有している。これらの部位５１１〜５１６は、電極５ｃ〜５ｈに１個ずつ設けられている。
ここで、ビア１１ｃ〜１１ｈは、これらの部位５１１〜５１６の中央部にそれぞれ配置されている。このため、６個のビア１１ｃ〜１１ｈのうちの４個のビア１１ｄ〜１１ｇは、ゲートフィンガー３２２〜３２１０のうちの互いに隣接するゲートフィンガー間に配置され、かつ、ドレインフィンガー４２１〜４２５のうちの互いに隣接するドレインフィンガー間に配置されている。
より具体的には、ビア１１ｄは互いに隣接するゲートフィンガー３２２，３２３間に配置され、ビア１１ｅは互いに隣接するゲートフィンガー３２４，３２５間に配置され、ビア１１ｆは互いに隣接するゲートフィンガー３２６，３２７間に配置され、ビア１１ｇは互いに隣接するゲートフィンガー３２８，３２９間に配置されている。また、ビア１１ｄは互いに隣接するドレインフィンガー４２１，４２２間に配置され、ビア１１ｅは互いに隣接するドレインフィンガー４２２，４２３間に配置され、ビア１１ｆは互いに隣接するドレインフィンガー４２３，４２４間に配置され、ビア１１ｇは互いに隣接するドレインフィンガー４２４，４２５間に配置されている。
また、ソース電極５は、ゲートエアブリッジの各々と誘電体基板１との間、すなわちゲートバスバー３１の部位３３２，３３４，３３５，３３７の各々と誘電体基板１との間に配置された部位５２２，５２４，５２５，５２７を有している。これらの部位５２２，５２４，５２５，５２７は、互いに並設された６個の電極５ｃ〜５ｈのうちの両端に配置された電極５ｃ，５ｈを除く４個の電極５ｄ〜５ｇに１個ずつ設けられている。
さらに、ソース電極５は、ドレインエアブリッジの各々と誘電体基板１との間、すなわちドレインバスバー４１の部位４３１〜４３４の各々と誘電体基板１との間に配置された部位５３１〜５３４を有している。これらの部位５３１〜５３４は、互いに並設された６個の電極５ｃ〜５ｈのうちの両端に配置された電極５ｃ，５ｈを除く４個の電極５ｄ〜５ｇに１個ずつ設けられている。
誘電体基板１、金属層２、ゲート電極３、ドレイン電極４、ソース電極５、ゲート端子６及びドレイン端子７により、トランジスタ１００の要部が構成されている。
実施の形態２に係るトランジスタ１００の動作は、実施の形態１にて説明したものと同様であるため、説明を省略する。また、実施の形態２に係るトランジスタ１００の効果は、実施の形態１にて図６及び図７を参照して説明したものと同様であるため、図示及び説明を省略する。
なお、実施の形態２のトランジスタ１００において、ゲートバスバー３１がエアブリッジ配線を有さず、ゲートバスバー３１の略全体によりマイクロストリップ線路が構成されたものであっても良い。すなわち、ゲートバスバー３１が図６及び図７Ａに示すゲートバスバー３１’と同様の形状を有するものであっても良い。この場合、ソース電極５は、図１０に示す部位５２２，５２４，５２５，５２７を除去してなる形状であっても良い。または、実施の形態２のトランジスタ１００において、ドレインバスバー４１がエアブリッジ配線を有さず、ドレインバスバー４１の略全体によりマイクロストリップ線路が構成されたものであっても良い。すなわち、ドレインバスバー４１が図６及び図７Ａに示すドレインバスバー４１’と同様の形状を有するものであっても良い。この場合、ソース電極５は、図１０に示す部位５３１〜５３４を除去してなる形状であっても良い。
また、ソース電極５を構成する電極５ｃ〜５ｈの個数は、ゲートフィンガー３２１〜３２１０の本数及びドレインフィンガー４２１〜４２５の本数に応じた個数であれば良く、６個に限定されるものではない。
以上のように、実施の形態２のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ゲートバスバー３１とゲートバスバー３１により互いに電気的に接続された複数本のゲートフィンガー３２１〜３２１０とを有するゲート電極３と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ｃ〜１１ｈにより金属層２と電気的に接続されたソース電極５とを備え、ゲートバスバー３１の一部（部位３３２，３３４，３３５，３３７）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５２２，５２４，５２５，５２７）が配置されている。これにより、ゲートエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
また、ビア１１ｄ〜１１ｇは互いに隣接するゲートフィンガー間に配置されている。これにより、ソース電極５の面積を小さくすることができるため、トランジスタ１００を小型にすることができる。
また、実施の形態２のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ドレインバスバー４１とドレインバスバー４１により互いに電気的に接続された複数本のドレインフィンガー４２１〜４２５とを有するドレイン電極４と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ｃ〜１１ｈにより金属層２と電気的に接続されたソース電極５とを備え、ドレインバスバー４１の一部（部位４３１〜４３４）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５３１〜５３４）が配置されている。これにより、ドレインエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
また、ビア１１ｄ〜１１ｇは互いに隣接するドレインフィンガー間に配置されている。これにより、ソース電極５の面積を小さくすることができるため、トランジスタ１００を小型にすることができる。
実施の形態３．
図１３Ａは、本発明の実施の形態３に係るゲート電極を示す平面図である。図１３Ｂは、本発明の実施の形態３に係るドレイン電極を示す平面図である。図１４Ａは、図１３Ａに示すＡ−Ａ’線に沿う断面図である。図１４Ｂは、図１３Ｂに示すＢ−Ｂ’線に沿う断面図である。図１５は、本発明の実施の形態３に係るソース電極を示す平面図である。図１６は、本発明の実施の形態３に係るトランジスタの要部を示す平面図である。図１７Ａは、図１６に示すＡ−Ａ’線に沿う断面図である。図１７Ｂは、図１６に示すＢ−Ｂ’線に沿う断面図である。図１７Ｃは、図１６に示すＣ−Ｃ’線に沿う断面図である。
図１３〜図１７を参照して、実施の形態３のトランジスタ１００について説明する。なお、図１〜図５に示す実施の形態１のトランジスタ１００と同様の構成部材には同一符号を付して説明を省略する。
図１７Ａに示す如く、ゲートバスバー３１の一部はエアブリッジ配線により構成されている。より具体的には、互いに隣接するゲートフィンガー３２２，３２３間を接続する部位３３２と、互いに隣接するゲートフィンガー３２４，３２５間を接続する部位３３４と、互いに隣接するゲートフィンガー３２６，３２７間を接続する部位３３５と、互いに隣接するゲートフィンガー３２８，３２９間を接続する部位３３７との各々がエアブリッジ配線により構成されている。なお、ゲートバスバー３１のうちの残余の部位はマイクロストリップ線路を構成している。
ソース電極５は、一対の電極５ｉ，５ｊにより構成されている。一方の電極５ｉは、誘電体基板１を貫通したビア１１ｉにより金属層２と電気的に接続されている。他方の電極５ｊは、誘電体基板１を貫通したビア１１ｊにより金属層２と電気的に接続されている。ビア１１ｉ，１１ｊは、誘電体基板１におけるドレイン端子７側の半部に配置されている。
ソース電極５は、ゲートフィンガー３２１〜３２１０及びドレインフィンガー４２１〜４２５に対して並設された部位５１１〜５１６を有している。また、ソース電極５は、ゲートエアブリッジの各々と誘電体基板１との間、すなわちゲートバスバー３１の部位３３２，３３４，３３５，３３７の各々と誘電体基板１との間に配置された部位５２２，５２４，５２５，５２７を有している。さらに、ソース電極５は、ドレインエアブリッジの各々と誘電体基板１との間、すなわちドレインバスバー４１の部位４３１〜４３４の各々と誘電体基板１との間に配置された部位５３１〜５３４を有している。
誘電体基板１、金属層２、ゲート電極３、ドレイン電極４、ソース電極５、ゲート端子６及びドレイン端子７により、トランジスタ１００の要部が構成されている。
実施の形態３に係るトランジスタ１００の動作は、実施の形態１にて説明したものと同様であるため、説明を省略する。また、実施の形態３に係るトランジスタ１００の効果は、実施の形態１にて図６及び図７を参照して説明したものと同様であるため、図示及び説明を省略する。
なお、実施の形態３のトランジスタ１００において、ゲートバスバー３１がエアブリッジ配線を有さず、ゲートバスバー３１の略全体によりマイクロストリップ線路が構成されたものであっても良い。すなわち、ゲートバスバー３１が図６及び図７Ａに示すゲートバスバー３１’と同様の形状を有するものであっても良い。この場合、ソース電極５は、図１５に示す部位５２２，５２４，５２５，５２７を除去してなる形状であっても良い。
以上のように、実施の形態３のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ゲートバスバー３１とゲートバスバー３１により互いに電気的に接続された複数本のゲートフィンガー３２１〜３２１０とを有するゲート電極３と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ｉ，１１ｊにより金属層２と電気的に接続されたソース電極５とを備え、ゲートバスバー３１の一部（部位３３２，３３４，３３５，３３７）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５２２，５２４，５２５，５２７）が配置されている。これにより、ゲートエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
また、実施の形態３のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ドレインバスバー４１とドレインバスバー４１により互いに電気的に接続された複数本のドレインフィンガー４２１〜４２５とを有するドレイン電極４と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ｉ，１１ｊにより金属層２と電気的に接続されたソース電極５とを備え、ドレインバスバー４１の一部（部位４３１〜４３４）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５３１〜５３４）が配置されている。これにより、ドレインエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
実施の形態４．
図１８Ａは、本発明の実施の形態４に係るゲート電極を示す平面図である。図１８Ｂは、本発明の実施の形態４に係るドレイン電極を示す平面図である。図１９Ａは、図１８Ａに示すＡ−Ａ’線に沿う断面図である。図１９Ｂは、図１８Ｂに示すＢ−Ｂ’線に沿う断面図である。図２０は、本発明の実施の形態４に係るソース電極を示す平面図である。図２１は、本発明の実施の形態４に係るトランジスタの要部を示す平面図である。図２２Ａは、図２１に示すＡ−Ａ’線に沿う断面図である。図２２Ｂは、図２１に示すＢ−Ｂ’線に沿う断面図である。図２２Ｃは、図２１に示すＣ−Ｃ’線に沿う断面図である。
図１８〜図２２を参照して、実施の形態４のトランジスタ１００について説明する。なお、図１〜図５に示す実施の形態１のトランジスタ１００と同様の構成部材には同一符号を付して説明を省略する。
ソース電極５は、一対の電極５ｋ，５ｌにより構成されている。一方の電極５ｋは、誘電体基板１を貫通したビア１１ｋ，１２ｋにより金属層２と電気的に接続されている。他方の電極５ｌは、誘電体基板１を貫通したビア１１ｌ，１２ｌにより金属層２と電気的に接続されている。ビア１１ｋ，１１ｌは、誘電体基板１におけるゲート端子６側の半部に配置されている。ビア１２ｋ，１２ｌは、誘電体基板１におけるドレイン端子７側の半部に配置されている。
誘電体基板１、金属層２、ゲート電極３、ドレイン電極４、ソース電極５、ゲート端子６及びドレイン端子７により、トランジスタ１００の要部が構成されている。
実施の形態４に係るトランジスタ１００の動作は、実施の形態１にて説明したものと同様であるため、説明を省略する。また、実施の形態４に係るトランジスタ１００の効果は、実施の形態１にて図６及び図７を参照して説明したものと同様であるため、図示及び説明を省略する。
なお、実施の形態４のトランジスタ１００において、ゲートバスバー３１がエアブリッジ配線を有さず、ゲートバスバー３１の略全体によりマイクロストリップ線路が構成されたものであっても良い。すなわち、ゲートバスバー３１が図６及び図７Ａに示すゲートバスバー３１’と同様の形状を有するものであっても良い。この場合、ソース電極５は、図２０に示す部位５２１〜５２８を除去してなる形状であっても良い。または、実施の形態４のトランジスタ１００において、ドレインバスバー４１がエアブリッジ配線を有さず、ドレインバスバー４１の略全体によりマイクロストリップ線路が構成されたものであっても良い。すなわち、ドレインバスバー４１が図６及び図７Ａに示すドレインバスバー４１’と同様の形状を有するものであっても良い。この場合、ソース電極５は、図２０に示す部位５３１〜５３４を除去してなる形状であっても良い。
以上のように、実施の形態４のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ゲートバスバー３１とゲートバスバー３１により互いに電気的に接続された複数本のゲートフィンガー３２１〜３２１０とを有するゲート電極３と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ｋ，１１ｌ，１２ｋ，１２ｌにより金属層２と電気的に接続されたソース電極５とを備え、ゲートバスバー３１の一部（部位３３１〜３３８）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５２１〜５２８）が配置されている。これにより、ゲートエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
また、実施の形態４のトランジスタ１００は、誘電体基板１の裏面部に設けられた金属層２と、誘電体基板１の表面部に設けられており、ドレインバスバー４１とドレインバスバー４１により互いに電気的に接続された複数本のドレインフィンガー４２１〜４２５とを有するドレイン電極４と、誘電体基板１の表面部に設けられており、誘電体基板１を貫通したビア１１ｋ，１１ｌ，１２ｋ，１２ｌにより金属層２と電気的に接続されたソース電極５とを備え、ドレインバスバー４１の一部（部位４３１〜４３４）がエアブリッジ配線により構成されており、当該エアブリッジ配線と誘電体基板１との間にソース電極５の一部（部位５３１〜５３４）が配置されている。これにより、ドレインエアブリッジにおいて誘電体基板１による誘電損失が生ずるのを防ぐことができるため、高利得、高出力電力かつ高効率なトランジスタ１００を得ることができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
本発明のトランジスタは、例えば、無線通信装置又はレーダ装置における高周波信号の増幅に用いることができる。
１ 誘電体基板、２ 金属層、３ ゲート電極、４ ドレイン電極、５ ソース電極、５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉ，５ｊ，５ｋ，５ｌ 電極、６ ゲート端子、７ ドレイン端子、１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ，１１ｊ，１１ｋ，１１ｌ ビア、１２ｋ，１２ｌ ビア、３１ ゲートバスバー、３２１，３２２，３２３，３２４，３２５，３２６，３２７，３２８，３２９，３２１０ ゲートフィンガー、３３１，３３２，３３３，３３４，３３５，３３６，３３７，３３８ 部位、４１ ドレインバスバー、４２１，４２２，４２３，４２４，４２５ ドレインフィンガー、４３１，４３２，４３３，４３４ 部位、５１１，５１２，５１３，５１４，５１５，５１６ 部位、５２１，５２２，５２３，５２４，５２５，５２６，５２７，５２８ 部位、５３１，５３２，５３３，５３４ 部位、１００ トランジスタ。

Claims (6)

  1. 誘電体基板の裏面部に設けられた金属層と、
    前記誘電体基板の表面部に設けられており、ゲートバスバーと前記ゲートバスバーにより互いに電気的に接続された複数本のゲートフィンガーとを有するゲート電極と、
    前記誘電体基板の表面部に設けられており、互いに隣接する前記ゲートフィンガー間に配置されたソース電極と、
    個々の前記ソース電極の直下にのみ配置されており、前記誘電体基板を貫通して個々の前記ソース電極と前記金属層とを電気的に接続したビアと、を備え、
    前記ゲートバスバーの一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と前記誘電体基板との間に個々の前記ソース電極の一端部に隣接した部分が配置されている
    ことを特徴とするトランジスタ。
  2. 前記金属層は電気的に接地されていることを特徴とする請求項１記載のトランジスタ。
  3. 前記誘電体基板の表面部に設けられており、ドレインバスバーと前記ドレインバスバーにより互いに電気的に接続された複数本のドレインフィンガーとを有するドレイン電極を備え、
    前記ドレインバスバーの一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と前記誘電体基板との間に個々の前記ソース電極の他端部に隣接した部分が配置されている
    ことを特徴とする請求項１記載のトランジスタ。
  4. 誘電体基板の裏面部に設けられた金属層と、
    前記誘電体基板の表面部に設けられており、ドレインバスバーと前記ドレインバスバーにより互いに電気的に接続された複数本のドレインフィンガーとを有するドレイン電極と、
    前記誘電体基板の表面部に設けられており、互いに隣接する前記ドレインフィンガー間に配置されたソース電極と、
    個々の前記ソース電極の直下にのみ配置されており、前記誘電体基板を貫通して個々の前記ソース電極と前記金属層とを電気的に接続したビアと、を備え、
    前記ドレインバスバーの一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と前記誘電体基板との間に個々の前記ソース電極の一端部に隣接した部分が配置されている
    ことを特徴とするトランジスタ。
  5. 前記金属層は電気的に接地されていることを特徴とする請求項４記載のトランジスタ。
  6. 前記誘電体基板の表面部に設けられており、ゲートバスバーと前記ゲートバスバーにより互いに電気的に接続された複数本のゲートフィンガーとを有するゲート電極を備え、
    前記ゲートバスバーの一部がエアブリッジ配線により構成されており、当該エアブリッジ配線と前記誘電体基板との間に個々の前記ソース電極の他端部に隣接した部分が配置されている
    ことを特徴とする請求項４記載のトランジスタ。
JP2017533986A 2017-01-24 2017-01-24 トランジスタ Active JP6246432B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/002280 WO2018138764A1 (ja) 2017-01-24 2017-01-24 トランジスタ

Publications (2)

Publication Number Publication Date
JP6246432B1 true JP6246432B1 (ja) 2017-12-13
JPWO2018138764A1 JPWO2018138764A1 (ja) 2019-02-07

Family

ID=60659096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533986A Active JP6246432B1 (ja) 2017-01-24 2017-01-24 トランジスタ

Country Status (2)

Country Link
JP (1) JP6246432B1 (ja)
WO (1) WO2018138764A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149388B1 (ko) * 2018-11-27 2020-08-28 삼성전기주식회사 스택된 전계효과트랜지스터(fet)를 갖는 반도체 디바이스

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750422A (ja) * 1993-08-05 1995-02-21 Nec Corp 半導体装置
JPH098064A (ja) * 1995-06-20 1997-01-10 Siemens Ag 半導体デバイス
JP2007081124A (ja) * 2005-09-14 2007-03-29 Toshiba Corp 半導体装置
JP2013183061A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750422A (ja) * 1993-08-05 1995-02-21 Nec Corp 半導体装置
JPH098064A (ja) * 1995-06-20 1997-01-10 Siemens Ag 半導体デバイス
JP2007081124A (ja) * 2005-09-14 2007-03-29 Toshiba Corp 半導体装置
JP2013183061A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
WO2018138764A1 (ja) 2018-08-02
JPWO2018138764A1 (ja) 2019-02-07

Similar Documents

Publication Publication Date Title
US11509281B2 (en) Acoustic wave device
JP5658874B2 (ja) 高周波半導体装置
JP2012182438A (ja) 半導体装置
JP6323609B2 (ja) 弾性波装置
JP6246432B1 (ja) トランジスタ
US10148247B2 (en) Elastic wave device
US10862458B2 (en) Acoustic wave device and ladder filter
JP6813092B2 (ja) 弾性波フィルタ装置
US9998095B2 (en) Surface acoustic wave filter having metal parts on a passivation part
US9503035B2 (en) High-frequency amplifier
JP2014207333A (ja) 電界効果トランジスタおよび高周波増幅回路
US20210036115A1 (en) Field-effect transistor
JP6098775B1 (ja) 高周波モジュール
US8482354B2 (en) Power amplifying device and coupled power amplifying device
US10250221B2 (en) Elastic wave device
JP6252015B2 (ja) 半導体装置
JP2016134600A (ja) 半導体装置
US10741700B2 (en) Semiconductor device
JPS5835366B2 (ja) 高出力高周波用半導体装置
JP2008148099A (ja) 差動増幅器
JP2008011011A (ja) 弾性表面波装置及び通信装置
JP2010021961A (ja) 増幅器
JP2004112568A (ja) モノリシックマイクロ波集積回路
KR20180068504A (ko) 내전력 특성이 개선된 saw 필터 패키지
JP2005026327A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170622

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170622

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171114

R150 Certificate of patent or registration of utility model

Ref document number: 6246432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250