DE112007000161B4 - Multifinger-FET für Hochfrequenz - Google Patents

Multifinger-FET für Hochfrequenz Download PDF

Info

Publication number
DE112007000161B4
DE112007000161B4 DE112007000161T DE112007000161T DE112007000161B4 DE 112007000161 B4 DE112007000161 B4 DE 112007000161B4 DE 112007000161 T DE112007000161 T DE 112007000161T DE 112007000161 T DE112007000161 T DE 112007000161T DE 112007000161 B4 DE112007000161 B4 DE 112007000161B4
Authority
DE
Germany
Prior art keywords
multifinger
area
fet
electrode
high frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112007000161T
Other languages
English (en)
Other versions
DE112007000161T5 (de
Inventor
Masaki Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE112007000161T5 publication Critical patent/DE112007000161T5/de
Application granted granted Critical
Publication of DE112007000161B4 publication Critical patent/DE112007000161B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Multifinger-FET für Hochfrequenz, umfassend:
einen auf einem Verbindungs-Halbleitersubstrat erstellten Kanalbereich (12);
eine auf dem Kanalbereich (12) erstellte Gate-Elektrode (13);
eine Source-Elektrode (14), wobei ein Teil davon auf dem Kanalbereich (12) erstellt ist und die Source-Elektrode (14) auf einer Seite der Gate-Elektrode (13) angeordnet ist;
eine Drain-Elektrode (15), von welcher ein Teil auf dem Kanalbereich (12) erstellt ist, wobei die Drain-Elektrode (15) auf der anderen Seite der Gate-Elektrode (13) angeordnet ist;
ein Bonding-Pad (18; 19), das mit einer externen Schaltung zu verbinden ist; und
eine Luftbrücke (20), deren ein Ende mit einem auf einem anderen Teil der Source-Elektrode (14) oder auf einem anderen Teil der Drain-Elektrode (15) angeordneten Kontaktbereich verbunden ist, und deren anderes Ende mit dem Bonding-Pad (18; 19) verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen Multifinger-FET für Hochfrequenz, also einen Feldeffekttransistor, der für Hochfrequenz verwendet wird.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In den letzten Jahren wird bei erstaunlichem Fortschritt der Invertiererschaltungen und Schaltgeräte in der Leistungsfähigkeit eine weitere Verbesserung in den Hochfrequenzeigenschaften und Verlässlichkeit für einen Feldeffekttransistor, hier im Folgenden als FET bezeichnet, benötigt.
  • Deshalb wurde beispielsweise ein Multifinger-FET verwendet. Der Multifinger-FET ist derart konfiguriert, dass eine Mehrzahl von Gate-Durchgängen über einem Kanalbereich hergestellt wird. Die Vielzahl der Gate-Durchgänge wird mit einer Gate-Schaltungsleitung, die parallel zum Kanalbereich hergestellt wird, verbunden. Eine Source-Elektrode und eine Drain-Elektrode werden durch Zwischenlegen der Gate-Elektrode alternierend hergestellt und werden mit Bonding-Pads durch Source-/Drain-Schaltungsleitungen verbunden. Dabei überschneidet die Gate-Schaltungsleitung die Source-/Drain-Schaltungsleitungen, jedoch wird zum Sicherstellen einer, Isolierung der Schaltungsleitungen ein Passivierungsfilm von SiN oder ähnlichem auf der Gate-Schaltungsleitung erstellt.
  • Durch, derartiges Bilden der Schaltungsleitungen direkt auf dem Passivierungsfilm von SiN oder ähnlichem mit einer hohen dielektrischen Konstante wird aber eine Streukapazität erzeugt. Insbesondere ist in einem Hochfrequenzbereich die. Streukapazität nicht vernachlässigbar. Demgemäß wurde eine Luftbrückenstruktur verwendet, in der eine Obere-Schicht-Schaltungsleitung über einem Luftspalt erstellt wird (siehe JP 09-008064 A und JP 2001-01 55 26 A ).
  • Die Source-/Drain-Elektroden in solch einer Luftbrückenstruktur werden durch sequentielles Stapeln eines ohmschen Kontakts aus beispielsweise Pt/AuGe und einer Metallschicht aus beispielsweise Au/Pt/Ti auf einem Kanalbereich hergestellt. Auf der gesamten Oberfläche der Metallschicht werden ein Bereich, wo Source-/Drain-Bonding-Pads erstellt werden, und ein Verbindungsbereich zwischen Source-/Drain-Bonding-Pads und Source-/Drain-Elektroden, beispielsweise eine einzelne beschichtete Schicht von Au, zum Bilden einer Luftbrücke hergestellt.
  • Au, das eine Luftbrücke bildet, hat einen höheren Wärmeexpansionskoeffizienten als ein Verbindungshalbleitersubstrat, wie zum Beispiel GaAs-Substrat. Demgemäß ändert sich eine Temperatur von einer Beschichtungstemperatur (beispielsweise 60°C) auf eine Erregertemperatur (beispielsweise 225°C, welche die. Einbrenntemperatur ist) oder eine Nicht-Erregertemperatur (beispielsweise 25°C, welche die Zimmertemperatur ist), und deshalb tritt eine Wärmeexpansion oder Wärmekontraktion bei der Luftbrücke auf. Solch eine Wärmeexpansion oder Wärmekontraktion erzeugt eine große innere Spannung, wie zum Beispiel Druckspannung oder Zugspannung in dem Kanalbereich. Die interne Spannung ruft Probleme einer Verminderung einer Ausgangsleistung oder einer geringen Verlässlichkeit hervor.
  • Dokument DE 195 22 364 C1 betrifft ein Halbleiter-Bauelement mit einem Halbleitersubstrat und wenigstens einem auf dem Halbleitersubstrat ausgebildeten Transistor mit ersten, zweiten und dritten Elektrodenanschlussbereichen, von denen einer dem Gate- bzw. Basisanschluss, einer dem Source- bzw. Emitteranschluss, und einer dem Drain- bzw. Kollektoranschluss des wenigstens einen Transistors zugeordnet ist. Jeder Elektrodenanschlussbereich ist aus einem Fingerabschnitt und einem mit dem zugehörenden Fingerabschnitt elektrisch leitend verbundenen Kontaktflächenabschnitt ausgebildet, dessen Fläche gegenüber der Fläche des einzelnen Fingerabschnittes des Elektrodenanschlussbereiches erheblich vergrößert ist. Insbesondere ist vorgesehen, dass wenigstens ein Elektrodenanschlussbereich, dessen Kontaktflächenabschnitt auf der einen Seite bezüglich der Fingerabschnitte angeordnet ist, einen mit dem zugehörigen Fingerabschnitt elektrisch verbundenen weiteren Kontaktflächenabschnitt aufweist, wobei der weitere Kontaktflächenabschnitt auf der gegenüberliegenden Seite bezüglich der Fingerabschnitte angeordnet ist.
  • Dokument US 6,492,694 B2 betrifft integrierte Schaltungsanordnungen mit einer Gate-Struktur, welche die folgenden Komponenten aufweist: eine dotierte Polysilizium Schicht, um einen Betrieb mit geringer Spannung zu ermöglichen, eine Diffusions-Grenzschicht, um die Zuverlässigkeit zu verbessern, und ein Aluminium-, Gold-, oder Silber-Element mit geringem Widerstand, um den Gate-Widerstand zu verringern. Ein Verfahren zum Herstellen der Gate-Struktur mit einem geringen Widerstand umfasst das Bilden einer Gate-Isolationsschicht auf einem Halbleiter- Kanalbereich, das Bilden einer Polysilizium-Struktur auf der Gate-Isolationsschicht, und das Ersetzen zumindest eines Abschnitts der Polysilizium-Struktur durch Metall, vorzugsweise Aluminium, Gold oder Silber, um das Gate zu bilden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Multifinger-FET für Hochfrequenz bereitzustellen, der in der Lage ist, eine Verminderung der Ausgangsleistung zu unterbinden und eine hohe Verlässlichkeit zu erreichen.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Multifinger-FET für Hochfrequenz bereitgestellt, der einen auf einem Verbindungs-Halbleitersubstrat erstellten Kanalbereich enthält; sowie eine auf dem Kanalbereich erstellte Gate-Elektrode, eine Source-Elektrode, wobei ein Teil davon auf dem Kanalbereich erstellt ist und die Source-Elektrode auf einer Seite der Gate-Elektrode angeordnet ist; eine Drain-Elektrode, wobei ein Teil davon auf dem Kanalbereich erstellt ist und die Drain-Elektrode auf der anderen Seite der Gate-Elektrode angeordnet ist; ein Bonding-Pad, das mit einer externen Schaltung zu verbinden ist; und eine Luftbrücke, die ein Ende aufweist, das mit einem auf einem anderen Teil der Source-Elektrode oder auf einem anderen Teil der Drain-Elektrode angeordneten Kontaktbereich verbunden ist, und die Luftbrücke das andere, mit dem Bonding-Pad verbundene Ende aufweist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Draufsicht, die ein Multifinger-FET-Gerät gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 2 zeigt eine Schnittansicht entlang der Linie A-A' von 1.
  • 3 zeigt eine Schnittansicht, die ein Multifinger-FET-Gerät gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 4 zeigt eine Schnittansicht, die ein Multifinger-FET-Gerät gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 5 zeigt eine Teilschnittansicht, die ein Multifinger-FET-Gerät gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • 6 zeigt eine Draufsicht, die ein Multifinger-FET-Gerät gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Es wird nun auf die begleitenden Zeichnungen Bezug genommen, und eine Ausführungsform der vorliegenden Erfindung wird unten beschrieben.
  • 1 zeigt eine Draufsicht, die eine Multifinger-FET-Anordnung gemäß der Ausführungsform der vorliegenden Erfindung darstellt, und 2 zeigt eine Schnittansicht entlang der Linie A-A' von 1. Wie dargestellt, wird ein Kanalbereich 12 auf einem Verbindungs-Halbleitersubstrat 11 hergestellt, und auf dem Kanalbereich 12 wird eine Vielzahl von Gate-Elektroden 13 hergestellt. Eine Vielzahl von Source-Elektroden und Drain-Elektroden 15 werden alternierend durch Zwischenlegen der Gate-Elektroden 13 auf einem den Kanalbereich 12 enthaltenden Bereich erstellt. Die Source-Elektroden 14 und die Drain-Elektroden 15 werden durch sequentielles Übereinanderschichten von ohmschen Kontakten von beispielsweise Pt/AuGe und einer Metallschicht aus beispielsweise Au/Pt/Ti erstellt. Die Gate-Elektroden 13 sind mit einem Gate-Pad 17 über eine Gate-Schaltungsleitung 16 verbunden, wobei das Gate-Pad 17 ausgelegt ist, eine Verbindung nach außen zum Eingeben herzustellen.
  • Ein Source-Pad 18 wird auf der entgegengesetzten Seite des Kanalbereichs über den Gate-Pads 17 hergestellt, und ein Drain-Pad 19 wird auf der entgegengesetzten Seite der Gate-Pads 17 und des Source-Pads 18 über dem Kanalbereich hergestellt. Ferner werden eine Luftbrücke 20 zum Verbinden der Source-Elektrode 14 und des Source-Pads 18, oder der Drain-Elektrode 15 und des Drain-Pads 19, ohne irgendeinen Kontakt mit einer Gate-Schaltungsleitung 6 oder einem Passivierungsfilm (nicht dargestellt) einer SiN-Schicht oder ähnlichem, hergestellt. Die Luftbrücke 20 wird beispielsweise aus einer einzelnen metallbeschichteten Schicht aus Au hergestellt. Eine Kante 20a der Luftbrücke 20 wird nahe einem Ende 12a des Kanalbereichs 12 bereitgestellt. Ein Kontaktbereich 20b zum Herstellen einer Verbindung mit einem Teil der Source-Elektrode 14 und einem Teil der Drain-Elektrode 15, und dem anderen Teil der Source-Elektrode und dem anderen Teil der Drain-Elektrode, die auf dem Kanalbereich 12 angeordnet sind, wird angeordnet.
  • Dieser Strukturtyp kann einer Erzeugung von großer innerer Spannung widerstehen, wie zum Beispiel Druckspannung oder Zugspannung in dem Kanalbereich 12, selbst wenn eine Temperaturänderung eine Wärmeexpansion oder Wärmekontraktion in der Luftbrücke 20 aufgrund eines Unterschieds in einem Wärmeexpansionskoeffizienten von dem des Substrats erzeugt. Diese Art von Schicht kann einer Verminderung der Ausgangsleistung widerstehen und kann eine hohe Verlässlichkeit erreichen.
  • In der vorliegenden Ausführungsform wird die Kante 20a der Luftbrücke 20 nahe dem Obigen des Endes 12a des Kontaktbereichs 12 hergestellt, aber wird nicht notwendigerweise nur über diesem hergestellt. Wie in der Schnittansicht von 3 dargestellt, ist eine Trennung mit einem Abstand d erlaubt. Dies rührt daher, dass die Luftbrücke 20 und der Kanalbereich 12 sich nicht berühren sollen, und ein Anordnungsspielraum wird beachtet. Der Anordnungsspielraum ist ungefähr d ≤ 0,2 μm. Der Anordnungsspielraum vermeidet eine Überlappung zwischen der Luftbrücke 20 und dem Kanalbereich 12, was durch eine Fehlanordnung hervorgerufen wird. Es ist wünschenswert, dass die Luftbrücke 20 und der Kanalbereich 12 so nahe wie möglich sein sollten, weil ein Fehlanordnungsspielraum die Chip-Größe vergrößert.
  • Wie in der Teilschnittansicht von 4 dargestellt, sind das Ende der Source-Elektrode 14 (Drain-Elektrode 15) und das Ende 20c der Bodenseite der Luftbrücke 20 nicht notwendigerweise auf der gleichen Ebene erstellt. Es ist vorteilhaft dass die Fläche des Querschnittsbereichs der Luftbrücke 20 in Kontakt ist mit den Source-Elektroden 14 und größer ist als die Fläche des Querschnittsbereichs der Luftbrücke 20 (bei der Linie B-B'). So ist es auch bei der Fläche des Kontaktbereichs, wo die Luftbrücke 20 in Kontakt ist mit den Drain-Elektroden 15. Ein Verbindungswiderstand und eine Magnetfeldkonzentration werden vermindert.
  • Es ist vorteilhaft, wenn die Luftbrücken mit Au-Metall in einer Einzelschicht beschichtet sind. Wie in der Schnittansicht von 5 dargestellt, kann der Kontaktbereich, wo die Luftbrücke 20 in Kontakt ist mit den Source-Elektroden 14, in der ersten Schicht 20d, die als Abstandhalter dient, und der zweiten Schicht 20e, die die Luftbrücke anhebt, hergestellt werden. So ist es auch bei dem Kontaktbereich, wo die Luftbrücke 20 in Kontakt ist mit den Drain-Elektroden 15, oder den Source-Pads 18, oder den Drain-Pads 19.
  • Zusätzlich kann die Gesamtheit des Source-Pads 18 und des Drain-Pads 19 integral mit der Luftbrücke hergestellt werden.
  • Darüber hinaus werden in der vorliegenden Ausführungsform die Source-Elektrode 14 und die Drain-Elektrode 15 hergestellt, so dass sie entsprechend aus einem Bereich über dem Kanalbereich 12 herausragen, aber es ist nicht notwendig, dass beide Enden herausragen. Wie in der Draufsicht von 6 dargestellt, ist es ausreichend, dass die Source-Elektroden 14 und die Drain-Elektroden 15 zumindest auf die Seite des Source-Pads 18 und des Drain-Pads 19, die mit den Source-Elektroden und den Drain-Elektroden entsprechend verbunden sind, um einen Kontaktbereich außerhalb des Kanalbereichs bereitzustellen, entsprechend herausragen.
  • Ein Verbindungs-Halbleitersubstrat von GaAs wird ausgebildet, aber ein Verbindungs-Halbleitersubstrat ist nicht darauf begrenzt, und ein aus einem anderen Material hergestelltes Verbindungs-Halbleitersubstrat, wie zum Beispiel GaN oder SiC, kann verwendet werden. Epitaxie-Wafer können auch verwendet werden. Ferner kann eine stark dotierte Schicht als untere Schicht des ohmschen Kontakts von jeder Elektrode durch Ionenimplantierung oder Formation einer stark dotierten Epitaxieschicht hergestellt werden.
  • Diese Strukturen können auf FETs angewandt werden, wie zum Beispiel MESFET (Metallhalbleiter-Feldeffekttransistor) und MOSFET (Metalloxid-Halbleiterfeldeffekttransistor), zusätzlich zu HEMT (High Electron Mobility Transistor).

Claims (8)

  1. Multifinger-FET für Hochfrequenz, umfassend: einen auf einem Verbindungs-Halbleitersubstrat erstellten Kanalbereich (12); eine auf dem Kanalbereich (12) erstellte Gate-Elektrode (13); eine Source-Elektrode (14), wobei ein Teil davon auf dem Kanalbereich (12) erstellt ist und die Source-Elektrode (14) auf einer Seite der Gate-Elektrode (13) angeordnet ist; eine Drain-Elektrode (15), von welcher ein Teil auf dem Kanalbereich (12) erstellt ist, wobei die Drain-Elektrode (15) auf der anderen Seite der Gate-Elektrode (13) angeordnet ist; ein Bonding-Pad (18; 19), das mit einer externen Schaltung zu verbinden ist; und eine Luftbrücke (20), deren ein Ende mit einem auf einem anderen Teil der Source-Elektrode (14) oder auf einem anderen Teil der Drain-Elektrode (15) angeordneten Kontaktbereich verbunden ist, und deren anderes Ende mit dem Bonding-Pad (18; 19) verbunden ist.
  2. Multifinger-FET für Hochfrequenz nach Anspruch 1, wobei die Luftbrücke (20) eine Au-Schicht aufweist.
  3. Multifinger-FET für Hochfrequenz nach Anspruch 2, wobei die Au-Schicht eine einzelbeschichtete Schicht ist.
  4. Multifinger-FET für Hochfrequenz nach Anspruch 1, wobei eine Kante (20a) des Kontaktbereichs in der Nähe zu dem Obigen eines Endes (12a) des Kanalbereichs (12) auf der Luftbrückenseite ist.
  5. Multifinger-FET für Hochfrequenz nach Anspruch 1, wobei die Kante (20a) des Kontaktbereichs fern ist von dem Obigen des Endes (12a) des Kanalbereichs (12) auf der Luftbrückenseite.
  6. Multifinger-FET für Hochfrequenz nach Anspruch 5, wobei ein Abstand d zwischen der Kante des Kontaktbereichs und dem Ende (12a) des Kanalbereichs (12) der Luftbrückenseite d ≤ 0,2 μm erfüllt.
  7. Multifinger-FET für Hochfrequenz nach Anspruch 1, wobei eine Fläche des Kontaktbereichs größer ist als eine Fläche eines Querschnitts der Luftbrücke (20) in einer Breitenrichtung.
  8. Multifinger-FET für Hochfrequenz nach Anspruch 1, wobei das Verbindungs-Halbleitersubstrat ein GaAs-Substrat ist.
DE112007000161T 2006-07-12 2007-07-12 Multifinger-FET für Hochfrequenz Expired - Fee Related DE112007000161B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006191927 2006-07-12
JP2006-191927 2006-07-12
PCT/JP2007/000757 WO2008007466A1 (en) 2006-07-12 2007-07-12 Semiconductor device for high frequency

Publications (2)

Publication Number Publication Date
DE112007000161T5 DE112007000161T5 (de) 2008-11-06
DE112007000161B4 true DE112007000161B4 (de) 2009-10-29

Family

ID=38923037

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007000161T Expired - Fee Related DE112007000161B4 (de) 2006-07-12 2007-07-12 Multifinger-FET für Hochfrequenz

Country Status (5)

Country Link
US (1) US7763914B2 (de)
KR (1) KR100968800B1 (de)
CN (1) CN101371345B (de)
DE (1) DE112007000161B4 (de)
WO (1) WO2008007466A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987878B2 (en) 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
US9331154B2 (en) * 2013-08-21 2016-05-03 Epistar Corporation High electron mobility transistor
JP6211867B2 (ja) 2013-09-24 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US10249711B2 (en) * 2017-06-29 2019-04-02 Teledyne Scientific & Imaging, Llc FET with micro-scale device array
CN111063657B (zh) * 2019-11-29 2022-08-05 福建省福联集成电路有限公司 一种用于大电流的空气桥及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19522364C1 (de) * 1995-06-20 1996-07-04 Siemens Ag Halbleiter-Bauelement
JP2001015526A (ja) 1999-06-28 2001-01-19 Nec Kansai Ltd 電界効果トランジスタ
US6492694B2 (en) * 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352994A (en) * 1987-10-06 1994-10-04 The Board Of Trustees Of The Leland Stanford Junior University Gallium arsenide monolithically integrated nonlinear transmission line impedance transformer
JPH04171734A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置
US5283452A (en) * 1992-02-14 1994-02-01 Hughes Aircraft Company Distributed cell monolithic mircowave integrated circuit (MMIC) field-effect transistor (FET) amplifier
JP2699909B2 (ja) 1994-02-23 1998-01-19 日本電気株式会社 半導体装置
JP2757805B2 (ja) 1995-01-27 1998-05-25 日本電気株式会社 半導体装置
JPH09260401A (ja) * 1996-03-21 1997-10-03 Sony Corp ストライプ型電極を有する半導体装置の製造方法
JPH1092847A (ja) 1996-09-11 1998-04-10 Sony Corp 電界効果トランジスタ
JP2000174130A (ja) 1998-12-10 2000-06-23 Oki Electric Ind Co Ltd 半導体集積回路
US6323480B1 (en) * 1999-01-28 2001-11-27 Trw Inc. Resonant photodetector
US6201283B1 (en) * 1999-09-08 2001-03-13 Trw Inc. Field effect transistor with double sided airbridge
US6465297B1 (en) * 2000-10-05 2002-10-15 Motorola, Inc. Method of manufacturing a semiconductor component having a capacitor
US7622322B2 (en) * 2001-03-23 2009-11-24 Cornell Research Foundation, Inc. Method of forming an AlN coated heterojunction field effect transistor
EP1739736A1 (de) * 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Verfahren zur Herstellung einer Halbleiteranordnung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19522364C1 (de) * 1995-06-20 1996-07-04 Siemens Ag Halbleiter-Bauelement
JPH098064A (ja) 1995-06-20 1997-01-10 Siemens Ag 半導体デバイス
US6492694B2 (en) * 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
JP2001015526A (ja) 1999-06-28 2001-01-19 Nec Kansai Ltd 電界効果トランジスタ

Also Published As

Publication number Publication date
CN101371345A (zh) 2009-02-18
US20080277697A1 (en) 2008-11-13
KR100968800B1 (ko) 2010-07-08
DE112007000161T5 (de) 2008-11-06
CN101371345B (zh) 2010-06-02
WO2008007466A1 (en) 2008-01-17
US7763914B2 (en) 2010-07-27
KR20080096503A (ko) 2008-10-30

Similar Documents

Publication Publication Date Title
DE102015101917B4 (de) Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102015105638B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102016104796B4 (de) Halbleitervorrichtung
US10741653B2 (en) Bond-over-active circuity gallium nitride devices
DE102005048102A1 (de) Interdigitaler Gleichrichter mit mehrkanaliger Gruppe-III-Nitrit-Heterostruktur
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112007000161B4 (de) Multifinger-FET für Hochfrequenz
DE102019104424A1 (de) Halbleitervorrichtung
DE102016217559A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19541497A1 (de) Lateraler Feldeffekttransistor
DE102009011349B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips
DE112007000175B9 (de) Feldeffekttransistor eines Mehrfingertyps
DE102020203247B4 (de) Halbleitervorrichtung
DE112012003246T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE10104274C5 (de) Halbleiterbauteil mit MOS-Gatesteuerung und mit einer Kontaktstruktur sowie Verfahren zu seiner Herstellung
DE102020104861A1 (de) Schaltelement und verfahren zum herstellen desselben
DE112020007341T5 (de) Siliciumcarbid-halbleitereinheit
DE112021003392B4 (de) Halbleiterbauelement
DE10343083B4 (de) Transistor-Halbleiterbauteil
DE112022004950T5 (de) Halbleiterelement und halbleiterbauteil
DE102007040791B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102016118748B4 (de) Halbleitervorrichtung
DE102022132741A1 (de) Leistungshalbleitervorrichtung mit lötbarem leistungspad

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee