DE102022132741A1 - Leistungshalbleitervorrichtung mit lötbarem leistungspad - Google Patents

Leistungshalbleitervorrichtung mit lötbarem leistungspad Download PDF

Info

Publication number
DE102022132741A1
DE102022132741A1 DE102022132741.8A DE102022132741A DE102022132741A1 DE 102022132741 A1 DE102022132741 A1 DE 102022132741A1 DE 102022132741 A DE102022132741 A DE 102022132741A DE 102022132741 A1 DE102022132741 A1 DE 102022132741A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
power semiconductor
power
solderable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022132741.8A
Other languages
English (en)
Inventor
Susanne Schulte
Scott Wallace
Oliver Blank
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022132741.8A priority Critical patent/DE102022132741A1/de
Priority to US18/521,001 priority patent/US20240194580A1/en
Publication of DE102022132741A1 publication Critical patent/DE102022132741A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

Eine Leistungshalbleitervorrichtung enthält ein Halbleitersubstrat. Über dem Halbleitersubstrat ist eine Signalleitstruktur angeordnet. Die Signalleitstruktur umfasst ein bestimmtes Metall. Ein lötbares Leistungspad bildet einen Leistungsanschluss der Leistungshalbleitervorrichtung. Das lötbare Leistungspad umfasst das bestimmte Metall. Eine elektrisch isolierende dielektrische Passivierungsschicht ist zwischen dem lötbaren Leistungspad und der Signalleitstruktur angeordnet.

Description

  • Technischer Bereich
  • Diese Offenbarung bezieht sich allgemein auf das Gebiet der Leistungshalbleitervorrichtungen und insbesondere auf eine Leistungshalbleitervorrichtung mit einem lötbaren Leistungspad.
  • Hintergrund
  • Vorderseitige Metallisierungen auf Al-Basis von Leistungschips werden für das Drahtbonden verwendet. In vielen Fällen sind diese Metallisierungen jedoch nicht oder nicht ohne weiteres für Lötverbindungen geeignet. Durch das Ersetzen der herkömmlichen Al-basierten Drahtbond-Leistungsmetallisierung auf der Vorderseite eines Leistungshalbleiterchips durch eine lötbare Leistungsmetallisierung können der ohmsche Widerstand und die Induktivität der Chip-externen elektrischen Verbindung verringert werden, da Verbindungstechniken mit niedrigem Widerstand/niedriger Induktivität wie z.B. Clip-Boden oder Band-Bonden verfügbar werden. Dieser Wechsel in der Verbindungstechnologie hat jedoch Auswirkungen auf die Schichtintegration der Back-End-of-Line-(BEOL-)Struktur unterhalb der lötbaren Leistungsmetallisierung, z.B. in Bezug auf Feuchtigkeitsaufnahme, Oberflächenrauhigkeit, Ionendiffusion und Fehlanpassung des Wärmeausdehnungskoeffizienten (CTE).
  • Kurzfassung
  • Gemäß einem Aspekt der Offenbarung enthält eine Leistungshalbleitervorrichtung ein Halbleitersubstrat. Über dem Halbleitersubstrat ist eine Signalleitstruktur angeordnet. Die Signalleitstruktur umfasst ein bestimmtes Metall. Ein lötbares Leistungspad bildet einen Leistungsanschluss der Leistungshalbleitervorrichtung. Das lötbare Leistungspad umfasst das bestimmte Metall. Eine elektrisch isolierende dielektrische Passivierungsschicht ist zwischen dem lötbaren Leistungspad und der Signalleitstruktur angeordnet.
  • Gemäß einem anderen Aspekt der Offenbarung umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung das Bilden einer Signalleitstruktur über einem Halbleitersubstrat, wobei die Signalleitstruktur ein bestimmtes Metall umfasst; das Bilden einer elektrisch isolierenden dielektrischen Passivierungsschicht über der Signalleitstruktur; und das Bilden eines lötbaren Leistungspads, das einen Leistungsanschluss der Leistungshalbleitervorrichtung darstellt, über der dielektrischen Passivierungsschicht, wobei das lötbare Leistungspad das bestimmte Metall umfasst.
  • Kurze Beschreibung der Zeichnungen
  • Die Elemente in den Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugsziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen, und/oder sie können selektiv weggelassen werden, wenn sie nicht als unbedingt erforderlich beschrieben werden. Die Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung beispielhaft näher erläutert.
    • 1 zeigt eine schematische Querschnittsdarstellung eines Beispiels einer Leistungshalbleitervorrichtung mit einer Metallisierungsschichtfolge über einem Halbleitersubstrat, wobei die Metallisierungsschichtfolge eine Signalleitstruktur und ein lötbares Leistungspad der beispielhaften Leistungshalbleitervorrichtung umfasst.
    • 2 zeigt ein Flussdiagramm der Stadien eines beispielhaften Verfahrens zur Herstellung einer Leistungshalbleitervorrichtung mit einem lötbaren Leistungspad.
    • 3A-3D zeigen schematische Querschnittsdarstellungen von Stadien eines beispielhaften Verfahrens zur Herstellung einer Leistungshalbleitervorrichtung mit einem lötbaren Leistungspad.
    • 4 zeigt einen vergrößerten Ausschnitt aus 3D.
    • 5 zeigt eine schematische Querschnittsdarstellung eines Beispiels einer Leistungshalbleitervorrichtung, bei der eine Signalleitstruktur eine Struktur einer unteren Metallisierung und eine Struktur einer oberen Metallisierung umfasst.
  • Ausführliche Beschreibung
  • Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen und Beispiele miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes angegeben ist.
  • Die in dieser Beschreibung verwendeten Begriffe „abgeschieden“, „bedeckt von“, „verbunden“ und/oder „elektrisch verbunden“ bedeuten nicht, dass die Elemente oder Schichten direkt miteinander in Kontakt gebracht werden müssen; zwischen den „abgeschiedenen“, „bedeckten“, „verbundenen“ und/oder „elektrisch verbundenen“ Elementen können Zwischenelemente oder -schichten vorgesehen sein. Gemäß der Offenbarung können die oben genannten Begriffe jedoch auch die spezielle Bedeutung haben, dass die Elemente oder Schichten direkt miteinander in Kontakt stehen, d.h. dass keine Zwischenelemente oder -schichten zwischen den „abgeschiedenen“, „bedeckten“, „verbundenen“ und/oder „elektrisch verbundenen“ Elementen vorgesehen sind.
  • Ferner kann das Wort „über“, das in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ einer Oberfläche geformt oder angeordnet ist, hier verwendet werden, um zu bedeuten, dass das Teil, das Element oder die Materialschicht „direkt auf“, d.h. in direktem Kontakt mit der angesprochenen Oberfläche angeordnet (z.B. platziert, geformt, angeordnet, abgeschieden usw.) ist. Das Wort „über“, das in Bezug auf ein Teil, ein Element oder eine Materialschicht verwendet wird, das/die „über“ einer Oberfläche geformt oder angeordnet ist, kann hier entweder so verwendet werden, dass das Teil, das Element oder die Materialschicht „indirekt“ auf der angesprochenen Oberfläche angeordnet (z.B. platziert, geformt, angeordnet, abgeschieden usw.) ist, wobei ein oder mehrere zusätzliche Teile, Elemente oder Schichten zwischen der angesprochenen Oberfläche und dem Teil, dem Element oder der Materialschicht angeordnet sind.
  • Bezugnehmend auf 1 weist ein Beispiel für eine Leistungshalbleitervorrichtung 100 ein Halbleitersubstrat 110, eine über dem Halbleitersubstrat 110 angeordnete Signalleitstruktur 140 und ein lötbares Leistungspad 160 auf, das einen Leistungsanschluss der Leistungshalbleitervorrichtung 100 bildet. Eine elektrisch isolierende dielektrische Passivierungsschicht 150 ist zwischen dem lötbaren Leistungspad 160 und der Signalleitstruktur 140 angeordnet.
  • Ferner kann die Leistungshalbleitervorrichtung 100 optional eine dielektrische Leistungspad-Passivierungsschicht 170 enthalten, die über der dielektrischen Passivierungsschicht 150 angeordnet ist. Die dielektrische Leistungspad-Passivierungsschicht 170 kann ein organisches Material (z.B. ein Imid) enthalten. Genauer gesagt kann die dielektrische Leistungspad-Passivierungsschicht 170 einen Schichtstapel enthalten, der eine organische dielektrische Schicht 170_2 aus einem organischen Material (z.B. Imid) und z.B. eine anorganische dielektrische Schicht 170_1 umfasst.
  • Die Signalleitstruktur 140 ist in 1 beispielhaft durch einen Gate-Finger 140_1 und einen Gate-Runner 140_2 dargestellt. Andere Signalleitstrukturen wie z.B. eine Signalleitung (z.B. Sense-Finger oder Sense-Leitung - nicht dargestellt) können ebenfalls in der Signalleitstruktur 140 enthalten sein und können unterhalb des lötbaren Leistungspads 160 (ähnlich wie der Gate-Finger 140_1) oder benachbart zum lötbaren Leistungspad 160 (ähnlich wie der Gate-Runner 140_2) angeordnet sein. Die Signalleitstruktur 140 wird aus einer unteren Metallisierung LM durch einen Strukturierungsprozess erzeugt oder umfasst diese, wie weiter unten näher beschrieben wird.
  • Das lötbare Leistungspad 160 kann aus einer oberen Metallisierung UM mit Hilfe eines anderen Strukturierungsverfahrens erzeugt werden (siehe unten). Gemäß der Offenbarung enthält die untere Metallisierung LM (und damit die Signalleitstruktur 140, 140_1, 140_2) ein bestimmtes Metall, und die obere Metallisierung UM (und damit das lötbare Leistungspad 160) enthält ebenfalls dieses bestimmte Metall.
  • Dieses bestimmte Metall, das sowohl für die untere Metallisierung LM als auch für die obere Metallisierung UM verwendet wird, kann z.B. Cu sein. Cu bildet beispielsweise eine lötbare freiliegende Oberfläche 160A des Leistungspads 160.
  • Signalleitstrukturen 140, wie z.B. Gate-Finger 140_1 und Gate-Runner 140_2, werden in Leistungshalbleitervorrichtungen zur Verteilung der Gate-Spannung über ein Transistorzellenfeld verwendet, um die Schaltgeschwindigkeit der Vorrichtung zu verbessern. Typischerweise werden Gate-Runner 140_2 verwendet, um eine Gate-Spannungsversorgung entlang der Grenzen des Transistor-Zellen-Arrays bereitzustellen, während Gate-Finger 140_1 das Transistor-Zellen-Array durchqueren oder kreuzen.
  • Ferner kann die untere Metallisierung LM Kontaktbereiche 140_3 aufweisen, die den elektrischen Kontakt zwischen den Front-End-of-Line-(FEOL-)Vorrichtungen im Halbleitersubstrat 110 und dem Leistungspad 160 herstellen. Die untere Metallisierung LM kann z.B. an den Kontaktbereichen 140_3 der unteren Metallisierung LM in direktem Kontakt mit der oberen Metallisierung UM (und damit dem lötbaren Leistungspad 160) stehen.
  • Die dielektrische Passivierungsschicht 150, die dazu dient, die Signalleitstruktur 140 vor Umwelteinflüssen zu schützen und/oder Teile der Signalleitstruktur (z.B. die Gate-Finger 140_1) von dem lötbaren Leistungspad 160 elektrisch zu isolieren, enthält ein oder mehrere anorganische dielektrische Materialien, die frei von organischen dielektrischen Materialien sind. Zum Beispiel kann die dielektrische Passivierungsschicht 150 ausschließlich ein oder mehrere anorganische dielektrische Materialien enthalten. So kann die dielektrische Passivierungsschicht 150 beispielsweise Siliziumnitrid und/oder Siliziumoxid enthalten oder daraus bestehen.
  • Die Signalleitstruktur 140, 140_1, 140_2 kann aus einem Schichtstapel bestehen, der eine Haft- und/oder Sperrschicht 130 und eine über der Haft- und/oder Sperrschicht 130 angeordnete Schicht 140 aus dem bestimmten Metall umfasst. Die Schicht aus dem bestimmten Metall 140 (z.B. eine Cu-Schicht) kann aus der unteren Metallisierung LM aufgebaut sein. Die untere Metallisierung LM kann z.B. auch die Schicht 140 aus dem bestimmten Metall (z.B. Cu-Schicht) enthalten oder, genauer gesagt, einen Schichtstapel aus einer Haft- und/oder Sperrschicht 130 und einer Schicht 140 aus dem bestimmten Metall enthalten oder sein.
  • Die Leistungshalbleitervorrichtung 100 kann ferner eine untere isolierende dielektrische Schicht 120 enthalten, die zwischen dem Halbleitersubstrat 110 und der Signalleitstruktur 140, 140_1, 140_2 angeordnet ist. Die dielektrische Passivierungsschicht 150 kann zusammen mit der unteren isolierenden dielektrischen Schicht 120 einen Randabschnitt der Signalleitstruktur 140_1, 140_2 hermetisch einschließen (siehe vergrößerten Teil von 1).
  • Bei der Haftschicht und/oder Sperrschicht 130 kann es sich um eine elektrisch leitende Schicht handeln, die so konfiguriert ist, dass sie die Haftung der Schicht aus dem bestimmten Metall 140 an der darunter liegenden unteren isolierenden dielektrischen Schicht 120 erhöht. Die Haftschicht und/oder Sperrschicht 130 umfasst oder ist beispielsweise eine Schicht aus TiW und/oder Ti und/oder W und/oder TiN und/oder Ta. Insbesondere TiW bietet gute Hafteigenschaften und eine gute CTE-Anpassung in Kombination mit einer Cu-Schicht 140.
  • Die untere isolierende dielektrische Schicht 120 kann z.B. SiN enthalten oder aus SiN bestehen. Die untere isolierende dielektrische Schicht kann eine Barriere gegen die Migration von Metallatomen (z.B. Cu-Atomen) bilden und kann daher relativ dick sein im Vergleich zur Dicke der Haftschicht und/oder der Barriereschicht 130, die nur als haftfördernde Schicht wirkt.
  • Durch die Verwendung desselben bestimmten Metalls für das lötbare Signal-Leistungspad 160 (obere Metallisierung UM) und die aus der Schicht aus dem bestimmten Metall 140 gebildeten Routing-Strukturen 140_1, 140_2 (untere Metallisierung LM) kommt es im Wesentlichen zu keiner CTE-Fehlanpassung zwischen diesen Metallisierungen. Folglich kann die Passivierungsschicht 150, die zwischen dem lötbaren Leistungspad 160 und der Signalleitstruktur (hier der Gatefinger 140_1) sowie an den Rändern der Kontaktbereiche 140_3 angeordnet ist, z.B. frei von organischen dielektrischen Materialien sein.
  • Insbesondere kann die Passivierungsschicht 150 ausschließlich aus anorganischen dielektrischen Materialien zusammengesetzt sein, wie z.B. Siliziumnitrid und/oder Siliziumoxid, wobei keine Rissgefahr besteht. Solche Dielektrika nehmen keine Feuchtigkeit auf und lösen damit das Problem der Delaminierung der Signalleitstruktur, wie es im Bereich der Leistungsvorrichtungen bekannt ist, wo üblicherweise unterschiedliche Metalle für die obere Metallisierung UM und die untere Metallisierung LM in Kombination mit organischen dielektrischen Passivierungsschichten, typischerweise Imiden, zur (oft unzureichenden) Passivierung und CTE-Spannungsaufnahme zwischen den beiden Metallisierungen UM und LM verwendet werden.
  • Das lötbare Leistungspad 160 (und damit die obere Metallisierung UM) kann eine Dicke von 1 bis 20 µm, insbesondere 4 bis 11 µm haben. Eine erhebliche Dicke ist erforderlich, um die erforderliche mechanische Stabilität während und nach dem Lötprozess zu gewährleisten.
  • Die Schicht aus dem bestimmten Metall 140 (und damit die untere Metallisierung LM) kann eine wesentlich geringere Dicke haben, z.B. 0,2 bis 5 µm, insbesondere 0,5 bis 3 µm. Im Vergleich zu einer herkömmlichen unteren Metallisierung LM, die typischerweise aus AlCu besteht, kann die Dicke der Schicht aus dem bestimmten Metall 140 (z.B. Cu) reduziert werden, da das bestimmte Metall (z.B. Cu) eine höhere elektrische Leitfähigkeit als AlCu haben kann. Daher kann die Dicke der Schicht aus dem bestimmten Metall 140 sogar gleich oder kleiner als z.B. 3 oder 2,5 oder 2 oder 1,5 µm sein. Eine relativ geringe Dicke der Schicht aus dem bestimmten Metall 140 bietet die folgenden Vorteile:
  • Erstens: Je geringer die Dicke der Schicht aus dem bestimmten Metall 140 ist, desto feiner sind die Körner aus dieser Schicht, wenn sie z.B. durch Galvanisieren gebildet wird. Infolgedessen kann die obere Metallisierung UM und damit das lötbare Leistungspad 160 mit einer freiliegenden Oberfläche 160A hergestellt werden, die wesentlich glatter ist, als dies bei einer größeren Dicke der Schicht aus dem bestimmten Metall 140 der Fall wäre. Dadurch werden Lötverbindungsprobleme vermieden, die bekanntermaßen auf rauen Oberflächen 160A von lötbaren Leistungspads 160 aufgrund eingeschlossener Verunreinigungen auftreten.
  • Mit anderen Worten, wenn sich in der unteren Metallisierung LM aufgrund der geringen Dicke der Schicht aus dem bestimmten Metall 140 keine größeren Körner bilden, kann die obere Metallisierung UM feinkörniger werden, weil die darunter liegende untere Metallisierung LM feinkörniger ist, was zu einer glatten, freiliegenden Oberfläche 160A führt, die für das Bonden optimal ist. In anderen Beispielen, z.B. wenn die obere Metallisierung UM als reines PVD-Metall gebildet wird, können die Korngröße und -ausrichtung jedoch von den Sputter-Parametern abhängen.
  • Zweitens kann aufgrund deutlich dünnerer möglicher individueller Leit-Strukturen (Routing-Strukturen) wie z.B. Gate- oder Sense-Finger 140_1 und/oder Gate-Runner 140_2 entweder ein besserer (niedrigerer) RDS(on) bei gleicher Chipgröße erreicht werden oder die aktive Fläche (z.B. die Fläche des Arrays von Transistorzellen) und damit die Chipgröße kann bei gleichem RDS(on) deutlich reduziert werden, was einen Kostenvorteil bedeutet.
  • Drittens ermöglicht die geringere Rauheit und/oder die kleineren Körner der Schicht aus dem bestimmten Metall 140 eine bessere ionen- und feuchtigkeitsdichte Passivierung des seitlichen Randbereichs der Signalleitstrukturen 140_1, 140_2. Wie in 1 dargestellt, kann die Randpassivierung der Schicht aus dem bestimmten Metall 140 durch die untere isolierende dielektrische Schicht 120 und die dielektrische Passivierungsschicht 150 erfolgen.
  • Anders ausgedrückt, die Dichtigkeit der Randpassivierung aller Strukturen der unteren Metallisierung LM, bei denen die obere Metallisierung UM und die untere Metallisierung LM nahe beieinander liegen (entweder überlappend oder seitlich durch einen kleinen Abstand voneinander getrennt), wird durch die oben genannten Maßnahmen verbessert. Dadurch wird die Zuverlässigkeit des Leistungshalbleiter-Vorrichtung 100 verbessert, insbesondere im Hinblick auf die Beständigkeit gegen Feuchtigkeitsaufnahme und/oder Rissbildung der anorganischen dielektrischen Schichten in Bereichen zwischen oder nahe der oberen und unteren Metallisierung UM und LM.
  • Die dielektrische Passivierungsschicht 150, die frei von organischen dielektrischen Materialien sein kann, kann z.B. zumindest in Bereichen zwischen und/oder in unmittelbarer seitlicher Nähe der Metallisierungen UM, LM vorhanden sein. Die dielektrische Passivierungsschicht 150 kann z.B. die einzige isolierende Schicht in diesen Bereichen sein. Die (optionale) organische dielektrische Schicht 170_2 unterschneidet beispielsweise das lötbare Leistungspad 160 an keiner Stelle signifikant. Die Bedeutung von „keine signifikante Unterschneidung“ kann optional (zusätzlich zu keiner Unterschneidung) eine kleine Unterschneidung von z.B. weniger als 2 oder 1 µm einschließen, die z.B. durch Nassätzen der Haftschicht und/oder der Sperrschicht 130 erzeugt werden könnte.
  • Darüber hinaus kann die Größe der gesamten Leistungshalbleiter-Vorrichtung 100 verringert werden, da die seitlichen Abmessungen aufgrund der geringeren Dicke der Schicht aus dem bestimmten Metall 140 und der geringeren CTE-Fehlanpassung (und damit der platzsparenderen Verwendung anorganischer dielektrischer Materialien) bei der BEOL-Integration der Leistungshalbleiter-Vorrichtung 100 reduziert werden können.
  • Grundsätzlich kann das Halbleitersubstrat 110 z.B. ein Si-Substrat, ein SOI-Substrat, ein GaN-Substrat, ein SiC-Substrat, ein GaAs-Substrat oder eine andere Art von III-V- oder II-VI-Substraten usw. sein. Das lötbare Leistungspad 160 kann z.B. das Source-Pad eines in die Leistungshalbleitervorrichtung 100 integrierten Leistungstransistors sein. Die Leistungshalbleitervorrichtung 100 kann beispielsweise eine diskrete Transistorvorrichtung (einschließlich eines Transistorchips) sein.
  • Für eine Leistungshalbleitervorrichtung 100 im Sinne der Offenbarung stehen eine Vielzahl verschiedener FEOL-Integrationen zur Verfügung. Beispielsweise können die Gate-Kontakte 180 der FEOL-integrierten Transistorstruktur(en) aus Polysiliziumkontakten bestehen, mit denen die Gate-Finger 140_1 elektrisch verbunden sind. In anderen Beispielen kann die untere Metallisierung LM selbst verwendet werden, um die Gate-Kontakte 180 zu bilden.
  • Einige oder alle Gate-Kontakte 180 eines im Halbleitersubstrat 110 ausgebildeten Transistorzellen-Arrays können sich z.B. unterhalb des lötbaren Leistungspads 160 befinden, d.h. mit dem lötbaren Leistungspad 160 in einer vertikalen Projektion überlappen. Die Gate-Kontakte 180 sind in 1 als Trench-Gates dargestellt. Die Bezugsziffer 185 bezieht sich auf Gate-Dielektrika, die die Gate-Kontakte 180 beispielsweise von Kanalbereichen (nicht dargestellt) der Leistungshalbleitervorrichtung 100 isolieren.
  • Die Leistungshalbleitervorrichtung 100 (z.B. ein Halbleiterchip) kann beispielsweise als ein IGBT (Insulated Gate Bipolar Transistor), ein FET (Feldeffekttransistor), insbesondere als MOSFET (Metal Oxide Semiconductor FET), wie z.B., ein P-FET (P-Kanal-FET), ein N-FET (N-Kanal-FET), ein AFET (Array-FET), ein JFET (Junction-Gate-FET), ein Planar-Gate-Transistor, ein Feldplatten-Graben-Transistor oder ein SJ-Transistor (Super-Junction) Transistor realisiert sein.
  • Die Leistungshalbleitervorrichtung 100 kann z.B. eine vertikale Vorrichtung sein, bei der die Hauptrichtung des Laststroms senkrecht zur Chipebene verläuft. Ein lötbares Leistungspad 160 (z.B. Source-Pad) und ein Gate-Pad (nicht dargestellt) können sich beispielsweise auf der Vorderseite der Vorrichtung 100 befinden, während ein weiteres Leistungspad (z.B. Drain-Pad) der Leistungshalbleitervorrichtung 100 durch eine Rückseitenmetallisierung 190 bereitgestellt werden kann. In anderen Beispielen kann die Leistungshalbleitervorrichtung 100 z.B. eine horizontale oder laterale Vorrichtung sein, bei der die Hauptrichtung des Laststroms in einer horizontalen oder lateralen Richtung mit der Substratebene verläuft. Die Offenbarung ist grundsätzlich nicht auf eine bestimmte FEOL-Integration beschränkt, sondern eine Vielzahl verschiedener FEOL-Integrationen (oder Vorrichtungstypen) kann von dieser Offenbarung profitieren.
  • Bei der in 1 dargestellten vertikalen Leistungshalbleitervorrichtung 100 kann die Rückseitenmetallisierung 190 z.B. einen Ti/NiV/Ag-Schichtstapel umfassen. Wenn beispielsweise Ag für die Rückseitenmetallisierung 190 verwendet wird, ist Ag-Dendritenwachstum auf der Vorderseite ein bekanntes Problem in der Technik. Ein solches Ag-Dendritenwachstum (auch Ag-Migration genannt) wird (auch) durch eine dielektrische Passivierungsschicht 150, die frei von organischen Dielektrika ist, weitgehend verhindert.
  • Allgemeiner ausgedrückt wird auch der Rand der Leistungshalbleitervorrichtung 100 (z.B. Chip) durch das Konzept der Verwendung von oberen und unteren Metallisierungsschichten UM, LM, die dasselbe bestimmte Metall und eine anorganische dielektrische Passivierungsschicht 150 umfassen, wirksam gegen Umwelteinflüsse abgedichtet.
  • Zusammenfassend lässt sich sagen, dass die gesamte Vorrichtung 100 verkleinert werden kann, da die seitlichen Abmessungen aufgrund der geringeren Dicke der Schicht aus dem bestimmten Metall 140 und der geringeren CTE-Fehlanpassung (und damit der platzsparenderen Verwendung anorganischer dielektrischer Materialien) bei der BEOL-Integration der Leistungshalbleitervorrichtung 100 reduziert werden können. Wie bereits erwähnt, weist Cu als Option für die obere Metallisierungsschicht UM (und damit für das lötbare Leistungspad 160) aufgrund der darunter liegenden dünnen Cu-Schicht 140 (untere Metallisierung LM) mit kleinen Körnern eine deutlich geringere Rauheit auf. Wie aus 1 ersichtlich, kann die Leistungshalbleitervorrichtung 100 ein direktes Interface zwischen der oberen Metallisierung UM und der unteren Metallisierung LM, beispielsweise in den Kontaktbereichen 140_3 für das lötbare Leistungspad 160, aufweisen.
  • In 2 werden beispielhafte Stadien der Herstellung einer Leistungshalbleitervorrichtung beschrieben. Bei S1 wird eine Signalleitstruktur über einem Halbleitersubstrat gebildet, wobei die Signalleitstruktur ein bestimmtes Metall umfasst.
  • Bei S2 wird eine elektrisch isolierende dielektrische Passivierungsschicht über der Signalleitstruktur gebildet. Die elektrisch isolierende dielektrische Passivierungsschicht kann beispielsweise kein organisches dielektrisches Material, wie ein Imid, enthalten.
  • Bei S3 wird über der dielektrischen Passivierungsschicht ein lötbares Leistungspad gebildet, das einen Leistungsanschluss der Leistungshalbleitervorrichtung darstellt. Das lötbare Leistungspad enthält das bestimmte Metall oder besteht insbesondere überwiegend (z.B. mit Ausnahme dünner unterer und/oder oberer Beläge) oder ausschließlich aus dem bestimmten Metall.
  • Die 3A-3D veranschaulichen die Stadien eines beispielhaften Verfahrens zur Herstellung einer beispielhaften Leistungshalbleitervorrichtung mit einem lötbaren Leistungspad 160. Die für dieses Beispiel beschriebenen Prozesse und/oder Merkmale können weggelassen werden, sofern sie nicht ausdrücklich als wesentliche Prozesse oder Merkmale angegeben sind. Ferner können bestimmte Verfahren der 3A-3D in beliebigen Zwischenverallgemeinerungen mit dem Verfahren von 2 kombiniert werden.
  • Bezugnehmend auf 3A wird ein Halbleitersubstrat 110 in Form eines Wafers bereitgestellt. Der Wafer wurde zuvor einer FEOL-Bearbeitung unterzogen.
  • Eine untere isolierende dielektrische Schicht 120, z.B. aus SiN und/oder undotiertem Siliziumglas (USG), wurde z.B. durch CVD auf dem Halbleitersubstrat 110 abgeschieden und in Übereinstimmung mit den zuvor im Halbleitersubstrat 110 gebildeten integrierten FEOL-Vorrichtungen strukturiert.
  • Optional werden die Haft- und/oder Barriereschicht 130 und eine Cu-Keimschicht (nicht dargestellt) über der unteren isolierenden dielektrischen Schicht 120 aufgebracht. Die Haft- und/oder Barriereschicht 130 und die Cu-Keimschicht (nicht dargestellt) können in Übereinstimmung mit den Strukturen (insbesondere den Signalleitstrukturen 140_1, 140_2 und dem Kontaktbereich 140_3) der Schicht aus dem bestimmten Metall 140 strukturiert sein, die über der (strukturierten) unteren isolierenden dielektrischen Schicht 120 gebildet werden soll.
  • Wird beispielsweise ein TiW/Cu-Stapel für die Haft- und/oder Sperrschicht 130 und die Schicht aus dem bestimmten Metall 140 verwendet, so kann dieser Schichtstapel z.B. durch chemisches Nassätzen von Cu und Plasmaätzen von TiW strukturiert werden. Eine andere Möglichkeit ist das chemische Nassätzen sowohl für die Schicht aus dem bestimmten Metall 140 (z.B. Cu) als auch für die Haft- und/oder Sperrschicht (z.B. TiW), gefolgt von einem Cu-Pullback mit einer darüber liegenden Resistmaske, die nach dem Cu-Pullback entfernt wird.
  • Wie in 3A dargestellt, wird die dielektrische Passivierungsschicht 150 dann über der unteren Metallisierung LM gebildet und so strukturiert, dass Öffnungen für die Kontaktbereiche 140_3 entstehen. Die dielektrische Passivierungsschicht 150 wird über den Signalleitstrukturen (z.B. Gate-Finger 140_1 und/oder Gate-Runner 140_2) nicht entfernt, um die elektrische Isolierung zwischen den Signalleitstrukturen 140_1, 140_2 und der später anzubringenden oberen Metallisierung UM zu gewährleisten.
  • Dann kann eine (zweite) Keimschicht 360 (z.B. eine Cu-Keimschicht) über der strukturierten unteren Metallisierung LM abgeschieden werden.
  • 3B zeigt ein spezielles Beispiel für die Bildung des lötbaren Leistungspads 160 über der strukturierten unteren Metallisierung LM. Das lötbare Leistungspad 160 enthält das bestimmte Metall (z.B. Cu) der Schicht 140 der unteren Metallisierung LM. Das Verfahren zur Bildung des lötbaren Leistungspads 160 kann wie folgt durchgeführt werden:
  • Eine erste Möglichkeit ist die Herstellung des lötbaren Leistungspads 160 durch PVD und anschließendes chemisches Cu-Nassätzen zur Strukturierung.
  • Eine zweite Möglichkeit besteht darin, eine Keimschicht (z.B. Cu-Keim) durch PVD zu erzeugen, gefolgt entweder von (a) einer galvanischen Abscheidung des bestimmten Metalls (z.B. elektrochemische Kupferabscheidung (ECD)) innerhalb eines Resistmusters, gefolgt von einer Ätzung der Keimschicht, oder (b) einer galvanischen Abscheidung des bestimmten Metalls (z.B. elektrochemische Kupferabscheidung (ECD)), gefolgt von einer Nass-/Plasmaätzstrukturierung des gesamten Metallstapels.
  • Eine dritte Möglichkeit ist die Verwendung eines Cu-Damascene-Verfahrens zur Herstellung der lötbaren Leistungspads 160.
  • In den 3A und 3B wurde das lötbare Leistungspad 160 beispielsweise durch die Option (a) der zweiten Möglichkeit (PVD-Keim - ECD im Resistmuster (nicht gezeigt) - Keim-Ätzen, das in 3B noch nicht durchgeführt wurde) erzeugt.
  • Anschließend, z.B. nach dem Ätzen der Keimschicht 360, kann die Vorderseite der Leistungshalbleitervorrichtung 100 beispielsweise passiviert werden. Zu diesem Zweck kann die dielektrische Leistungspad-Passivierungsschicht 170 erzeugt werden.
  • Die dielektrische Leistungspad-Passivierungsschicht 170 kann z.B. als ein Schichtstapel gebildet werden, der die anorganische dielektrische Schicht 170_1 und die organische dielektrische Schicht 170_2 umfasst. Die anorganische dielektrische Schicht 170_1 kann z.B. SiN und/oder SiOx und/oder SiON oder eine andere harte Passivierungsschicht umfassen oder daraus bestehen. Die organische dielektrische Schicht 170_2 kann als Pufferschicht verwendet werden, die z.B. ein Imid und/oder Polybenzoxazol (PBO) und/oder Epoxid und/oder ähnliche organische Dielektrika enthält.
  • Wie in 1 dargestellt, kann die anorganische dielektrische Schicht 170_1 eine Signalleitstruktur wie z.B. den Gate Runner 140_2 abdecken. Andererseits darf die anorganische dielektrische Schicht 170_1 keine Signalleitstrukturen wie z.B. den Gate-Finger 140_1 abdecken, die von dem lötbaren Leistungspad 106 überlagert werden. Ferner reicht die anorganische dielektrische Schicht 170_1 (wie auch die organische dielektrische Schicht 170_2), wie ebenfalls in 1 gezeigt, z.B. nicht in einen Bereich zwischen der unteren Metallisierung LM und der oberen Metallisierung UM, z.B. zwischen dem Kontaktbereich 140_3 der Schicht aus dem bestimmten Metall 140 und dem lötbaren Leistungspad 160.
  • Die dielektrische Leistungspad-Passivierungsschicht 170 kann z.B. die Seitenwände und/oder den oberen Randbereich des lötbaren Leistungspads 160 bedecken. Die dielektrische Leistungspad-Passivierungsschicht 170 kann einen ionen- und feuchtigkeitsdichten Schutz für das lötbare Leistungspad 160 bieten.
  • 3D zeigt die Leistungshalbleitervorrichtung 100 nach dem Verlöten mit einem Leistungsleiter 390. Der Leistungsleiter 390 kann ein gehäuseinterner Leiter der Leistungshalbleitervorrichtung 100 sein, wie z.B. ein Clip oder ein Band. In anderen Beispielen kann der Leistungsleiter 390 ein beliebiger anderer Leiter oder ein leitendes Pad (z.B. ein Metallpad auf einem Träger oder auf einer Anwendungsplatine) sein, an den die Leistungshalbleitervorrichtung 100 gelötet werden soll. Der Leistungsleiter 390 kann z.B. aus einem bestimmten Metall, z.B. Cu, bestehen. Ein vergrößerter Ausschnitt aus 3D ist z.B. in 4 dargestellt.
  • Die Lötverbindung kann z.B. eine Weichlötverbindung oder eine Diffusionslötverbindung sein, wie sie z.B. in 3D dargestellt ist. Bei einer Diffusionslötverbindung bilden sich intermetallische Phasen 380 zwischen dem Metall des Leistungsleiters 390 und/oder dem Metall des lötbaren Leistungspads 160.
  • Das Lot kann z.B. ein PbSn-Lot oder jedes andere in der Technik bekannte Lot sein. Die intermetallischen Phasen 380 können z.B. intermetallische CuSn-Phasen sein, die z.B. Cu3Sn und/oder Cu6Sn5 umfassen.
  • 5 zeigt eine Teilansicht eines Beispiels einer Leistungshalbleitervorrichtung 500. Die Leistungshalbleitervorrichtung 500 kann mit der Leistungshalbleitervorrichtung 100 identisch sein, mit der Ausnahme, dass die Signalleitstruktur, wie sie durch den Gate Runner 140_2 (oder einen anderen Teil, der sich nicht unterhalb des lötbaren Leistungspads 160 befindet oder dieses überlappt) veranschaulicht wird, außerdem eine zusätzliche Leitstruktur 560 der oberen Metallisierung UM umfasst. In diesem Fall wird die dielektrische Passivierungsschicht 150 in diesem Bereich entfernt, bevor die Keimschicht 360 (z.B. Cu-Keimschicht) auf die strukturierte untere Metallisierung LM (z.B. Gate Runner 140_2) aufgebracht wird. Ähnlich wie bei den Kontaktbereichen 140_3 (siehe 1) kann also bei der Signalleitstruktur 140_2, 560 von 5 die untere Metallisierung LM in direktem Kontakt mit der oberen Metallisierung UM stehen.
  • Die zusätzliche Leitstruktur 560 der oberen Metallisierung UM erhöht die Leitfähigkeit der Signalleitstruktur 140_2, 560 durch Verringerung ihres elektrischen Widerstands. Die Signalleitstruktur 140_2, 560 kann von der anorganischen dielektrischen Schicht 170_1 und der organischen dielektrischen Schicht 170_2 bedeckt sein. In einigen Beispielen werden nur die anorganische dielektrische Schicht 170_1 und die organische dielektrische Schicht 170_2 zur Abdeckung der Signalleitstruktur 140_2, 560 verwendet.
  • Für alle anderen Merkmale der Leistungshalbleitervorrichtung 500 wird auf die obige Beschreibung verwiesen, um Wiederholungen zu vermeiden.
  • BEISPIELE
  • Die folgenden Beispiele beziehen sich auf weitere Aspekte der Offenbarung:
    • Beispiel 1 ist eine Leistungshalbleitervorrichtung, die umfasst: ein Halbleitersubstrat; eine Signalleitstruktur, die über dem Halbleitersubstrat angeordnet ist, wobei die Signalleitstruktur ein bestimmtes Metall umfasst; ein lötbares Leistungspad, das einen Leistungsanschluss der Leistungshalbleitervorrichtung bildet, wobei das lötbare Leistungspad das bestimmte Metall umfasst; und eine elektrisch isolierende dielektrische Passivierungsschicht, die zwischen dem lötbaren Leistungspad und der Signalleitstruktur angeordnet ist.
    • In Beispiel 2 kann der Gegenstand von Beispiel 1 optional beinhalten, dass das bestimmte Metall Cu ist.
    • In Beispiel 3 kann der Gegenstand von Beispiel 1 oder 2 optional beinhalten, dass ein Querschnitt der Signalleitstruktur teilweise oder vollständig von dem lötbaren Leistungspad überlagert ist.
    • In Beispiel 4 kann der Gegenstand eines der vorhergehenden Beispiele optional beinhalten, dass die Signalleitstruktur eine Gate- oder Sense-Signal-Verbindungsstruktur ist, insbesondere ein Gate-Finger oder ein Gate-Runner oder eine Sense-Signalleitung.
    • In Beispiel 5 kann der Gegenstand eines der vorhergehenden Beispiele optional beinhalten, dass die dielektrische Passivierungsschicht frei von organischen dielektrischen Materialien ist.
    • In Beispiel 6 kann der Gegenstand eines beliebigen vorhergehenden Beispiels optional beinhalten, dass die dielektrische Passivierungsschicht Siliziumnitrid und/oder Siliziumoxid und/oder Siliziumoxinitrid umfasst.
    • In Beispiel 7 kann der Gegenstand eines der vorhergehenden Beispiele optional beinhalten, dass die Signalleitstruktur aus einem Schichtstapel gemacht ist, der eine Haftschicht und/oder eine Sperrschicht und eine über der Haftschicht angeordnete Schicht aus dem bestimmten Metall umfasst.
    • In Beispiel 8 kann der Gegenstand von Beispiel 7 optional beinhalten, dass die Haftschicht und/oder Sperrschicht eine Schicht aus TiW und/oder Ti und/oder W und/oder TiN und/oder Ta umfasst.
    • In Beispiel 9 kann der Gegenstand von Beispiel 7 oder 8 optional beinhalten, dass die Schicht aus dem bestimmten Metall eine Dicke von 0,2 bis 5 µm, insbesondere 0,5 bis 3 µm, aufweist.
    • In Beispiel 10 kann der Gegenstand jedes vorhergehenden Beispiels optional ferner eine untere isolierende dielektrische Schicht umfassen, die zwischen dem Halbleitersubstrat und der Signalleitstruktur angeordnet ist, wobei die dielektrische Passivierungsschicht zusammen mit der unteren isolierenden dielektrischen Schicht einen Randabschnitt der Signalleitstruktur hermetisch einschließt.
    • In Beispiel 11 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass das lötbare Leistungspad eine Dicke von 1 bis 20 µm, insbesondere 4 bis 11 µm, aufweist.
    • In Beispiel 12 kann der Gegenstand jedes vorhergehenden Beispiels optional eine organische dielektrische Schicht enthalten, die über der dielektrischen Passivierungsschicht angeordnet ist, wobei die organische dielektrische Schicht das lötbare Leistungspad nicht signifikant unterschneidet.
    • In Beispiel 13 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass die Leistungshalbleiter-vorrichtung eine vertikale Vorrichtung oder eine laterale Vorrichtung ist.
    • In Beispiel 14 kann der Gegenstand jedes vorhergehenden Beispiels optional beinhalten, dass die Leistungshalbleiter-vorrichtung ein IGBT, MOSFET, JFET, P-FET, N-FET, AFET, Planar-Gate-Transistor, Feldplatten-Graben-Transistor oder Super-Sperrschicht-Transistor ist.
    • Beispiel 15 ist ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer Signalleitstruktur über einem Halbleitersubstrat, wobei die Signalleitstruktur ein bestimmtes Metall umfasst; Bilden einer elektrisch isolierenden dielektrischen Passivierungsschicht über der Signalleitstruktur; und Bilden eines lötbaren Leistungspads, das einen Leistungsanschluss der Leistungshalbleitervorrichtung darstellt, über der dielektrischen Passivierungsschicht, wobei das lötbare Leistungspad das bestimmte Metall umfasst.
    • In Beispiel 16 kann der Gegenstand von Beispiel 15 optional beinhalten, dass das Bilden der Signalleitstruktur ein Abscheiden einer Schicht aus dem bestimmten Metall über dem Halbleitersubstrat und ein Strukturieren der Schicht aus dem bestimmten Metall durch chemisches Nassätzen, um die Signalleitstruktur zu bilden, umfasst.
    • In Beispiel 17 kann der Gegenstand von Beispiel 15 oder 16 optional beinhalten, dass das Bilden der dielektrischen Passivierungsschicht das Abscheiden einer Passivierungsschicht, die ein anorganisches dielektrisches Material umfasst und frei von organischen dielektrischen Materialien ist, über der Signalleitstruktur umfasst.
    • In Beispiel 18 kann der Gegenstand eines der Beispiele 15 bis 17 optional beinhalten, dass das Bilden des lötbaren Leistungspads ein Abscheiden einer Schicht aus dem bestimmten Metall über der dielektrischen Passivierungsschicht umfasst.
    • In Beispiel 19 kann der Gegenstand von Beispiel 18 optional beinhalten, dass das Abscheiden der Schicht aus dem bestimmten Metall über der dielektrischen Passivierungsschicht eine physikalische Gasphasenabscheidung des bestimmten Metalls, gefolgt von einem chemischen Nassätzen des bestimmten Metalls, oder eine physikalische Gasphasenabscheidung einer Keimschicht, gefolgt entweder von einem galvanischen Beschichten des bestimmten Metalls und einem Ätzen der Schicht aus dem bestimmten Metall und der Keimschicht oder von einem galvanischen Beschichten des bestimmten Metalls innerhalb eines Resistmusters und einem Ätzen der Keimschicht, oder ein stromloses Beschichten oder ein Cu-Damascene-Verfahren umfasst.
    • In Beispiel 20 kann der Gegenstand eines der Beispiele 15 bis 19 optional beinhalten, dass das Bilden der dielektrischen Passivierungsschicht über der Signalleitstruktur das hermetische Einschließen eines Randabschnitts der Signalleitstruktur umfasst.
    • In Beispiel 21 kann der Gegenstand eines der Beispiele 15 bis 20 optional beinhalten, dass das Bilden des lötbaren Leistungspads das Vergraben mindestens eines Querschnitts der Signalleitstruktur unter dem lötbaren Leistungspad umfasst.
  • Obwohl hier spezielle Ausführungsformen dargestellt und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl alternativer und/oder gleichwertiger Ausführungsformen anstelle der dargestellten und beschriebenen speziellen Ausführungsformen verwendet werden können, ohne den Anwendungsbereich der vorliegenden Erfindung zu verlassen. Die vorliegende Anmeldung soll alle Anpassungen oder Variationen der hierin beschriebenen speziellen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims (21)

  1. Leistungshalbleitervorrichtung, umfassend: ein Halbleitersubstrat; eine Signalleitstruktur, die über dem Halbleitersubstrat angeordnet ist, wobei die Signalleitstruktur ein bestimmtes Metall umfasst; ein lötbares Leistungspad, das einen Leistungsanschluss der Leistungshalbleitervorrichtung bildet, wobei das lötbare Leistungspad das bestimmte Metall umfasst; und eine elektrisch isolierende dielektrische Passivierungsschicht, die zwischen dem lötbaren Leistungspad und der Signalleitstruktur angeordnet ist.
  2. Leistungshalbleitervorrichtung nach Anspruch 1, wobei das bestimmte Metall Cu ist.
  3. Leistungshalbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Querschnitt der Signalleitstruktur teilweise oder vollständig von dem lötbaren Leistungspad überlagert ist.
  4. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Signalleitstruktur eine Gate- oder Sense-Signal-Verbindungsstruktur ist, insbesondere ein Gate-Finger oder ein Gate-Runner oder eine Sense-Signalleitung.
  5. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die dielektrische Passivierungsschicht frei von organischen dielektrischen Materialien ist.
  6. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die dielektrische Passivierungsschicht Siliziumnitrid und/oder Siliziumoxid und/oder Siliziumoxinitrid umfasst.
  7. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Signalleitstruktur aus einem Schichtstapel gemacht ist, der eine Haftschicht und/oder eine Sperrschicht und eine über der Haftschicht und/oder der Sperrschicht angeordnete Schicht aus dem bestimmten Metall umfasst.
  8. Leistungshalbleitervorrichtung nach Anspruch 7, wobei die Haftschicht und/oder die Sperrschicht eine Schicht aus TiW und/oder Ti und/oder W und/oder TiN und/oder Ta umfasst.
  9. Leistungshalbleitervorrichtung nach Anspruch 7 oder 8, wobei die Schicht aus dem bestimmten Metall eine Dicke von 0,2 bis 5 µm, insbesondere 0,5 bis 3 µm, aufweist.
  10. Leistungshalbleitervorrichtung nach einem der vorangehenden Ansprüche, die ferner umfasst: eine untere isolierende dielektrische Schicht, die zwischen dem Halbleitersubstrat und der Signalleitstruktur angeordnet ist, wobei die dielektrische Passivierungsschicht zusammen mit der unteren isolierenden dielektrischen Schicht einen Randabschnitt der Signalleitstruktur hermetisch einschließt.
  11. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das lötbare Leistungspad eine Dicke von 1 bis 20 µm, insbesondere 4 bis 11 µm, aufweist.
  12. Leistungshalbleitervorrichtung nach einem der vorangehenden Ansprüche, die ferner umfasst: eine organische dielektrische Schicht, die über der dielektrischen Passivierungsschicht angeordnet ist, wobei die organische dielektrische Schicht das lötbare Leistungspad nicht signifikant unterschneidet.
  13. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung eine vertikale Vorrichtung oder eine laterale Vorrichtung ist.
  14. Leistungshalbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung ein IGBT, MOSFET, JFET, P-FET, N-FET, AFET, Planar-Gate-Transistor, Feldplatten-Graben-Transistor oder Super-Sperrschicht-Transistor ist.
  15. Verfahren zur Herstellung einer Leistungshalbleitervorrichtung, wobei das Verfahren umfasst: Bilden einer Signalleitstruktur über einem Halbleitersubstrat, wobei die Signalleitstruktur ein bestimmtes Metall umfasst; Bilden einer elektrisch isolierenden dielektrischen Passivierungsschicht über der Signalleitstruktur; und Bilden eines lötbaren Leistungspads, das einen Leistungsanschluss der Leistungshalbleitervorrichtung darstellt, über der dielektrischen Passivierungsschicht, wobei das lötbare Leistungspad das bestimmte Metall umfasst.
  16. Verfahren nach Anspruch 15, wobei das Bilden der Signalleitstruktur umfasst: Abscheiden einer Schicht aus dem bestimmten Metall über dem Halbleitersubstrat; und Strukturieren der Schicht aus dem bestimmten Metall durch chemisches Nassätzen, um die Signalleitstruktur zu bilden.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Bilden der dielektrischen Passivierungsschicht umfasst: Abscheiden einer Passivierungsschicht, die ein anorganisches dielektrisches Material umfasst und frei von organischen dielektrischen Materialien ist, über die Signalleitstruktur.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Bilden des lötbaren Leistungspads umfasst: Abscheiden einer Schicht aus dem bestimmten Metall über der dielektrischen Passivierungsschicht.
  19. Verfahren nach Anspruch 18, wobei das Abscheiden der Schicht aus dem bestimmten Metall über der dielektrischen Passivierungsschicht umfasst: physikalische Gasphasenabscheidung des bestimmten Metalls, gefolgt von chemischem Nassätzen des bestimmten Metalls, oder physikalische Gasphasenabscheidung einer Keimschicht, gefolgt entweder von einem galvanischen Beschichten des bestimmten Metalls und einem Ätzen der Schicht aus dem bestimmten Metall und der Keimschicht oder von einem galvanischen Beschichten des bestimmten Metalls innerhalb eines Resistmusters und einem Ätzen der Keimschicht, oder ein stromloses Beschichten, oder ein Cu-Damaszener-Verfahren.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Bilden der dielektrischen Passivierungsschicht über der Signalleitstruktur das hermetische Einschließen eines Randabschnitts der Signalleitstruktur umfasst.
  21. Verfahren nach einem der Ansprüche 15 bis 20, wobei das Bilden des lötbaren Leistungspads das Vergraben mindestens eines Querschnitts der Signalleitstruktur unter dem lötbaren Leistungspad umfasst.
DE102022132741.8A 2022-12-08 2022-12-08 Leistungshalbleitervorrichtung mit lötbarem leistungspad Pending DE102022132741A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022132741.8A DE102022132741A1 (de) 2022-12-08 2022-12-08 Leistungshalbleitervorrichtung mit lötbarem leistungspad
US18/521,001 US20240194580A1 (en) 2022-12-08 2023-11-28 Power semiconductor device with solderable power pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022132741.8A DE102022132741A1 (de) 2022-12-08 2022-12-08 Leistungshalbleitervorrichtung mit lötbarem leistungspad

Publications (1)

Publication Number Publication Date
DE102022132741A1 true DE102022132741A1 (de) 2024-06-13

Family

ID=91185837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022132741.8A Pending DE102022132741A1 (de) 2022-12-08 2022-12-08 Leistungshalbleitervorrichtung mit lötbarem leistungspad

Country Status (2)

Country Link
US (1) US20240194580A1 (de)
DE (1) DE102022132741A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236455A1 (de) 2001-08-09 2003-06-05 Denso Corp Halbleiterbauelement
DE102004030056A1 (de) 2003-06-23 2005-01-20 Denso Corp., Kariya Ausgeformte Halbleitervorrichtung und Verfahren zur Herstellung derselben
US20160163812A1 (en) 2014-12-08 2016-06-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE112017006825T5 (de) 2017-01-13 2019-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10236455A1 (de) 2001-08-09 2003-06-05 Denso Corp Halbleiterbauelement
DE102004030056A1 (de) 2003-06-23 2005-01-20 Denso Corp., Kariya Ausgeformte Halbleitervorrichtung und Verfahren zur Herstellung derselben
US20160163812A1 (en) 2014-12-08 2016-06-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE112017006825T5 (de) 2017-01-13 2019-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben

Also Published As

Publication number Publication date
US20240194580A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE69534838T2 (de) Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung
DE10196065B3 (de) Verbindungsstruktur für eine integrierte Schaltung, Verfahren zur Herstellung der Verbindungsstruktur und integrierte Schaltung mit der Verbindungsstruktur
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102014101074B4 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102019210821B4 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE112018007009T5 (de) Halbleitervorrichtung und Herstellungsverfahren für diese
DE102015219183B4 (de) Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102004041904B4 (de) Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE112019003550T5 (de) Halbleiterelement und halbleiterbauteil
DE112005000335T5 (de) Veritkaler und gemeinsamer Drain für komplementäre Nitridtransistoren
DE102012007954A1 (de) Doppelschichtmetall- (DLM) Leistungs-MOSFET
DE102018107563B4 (de) Halbleitervorrichtung mit kupferstruktur und verfahren zur herstellung einer halbleitervorrichung
DE102023104975A1 (de) Wafer-auf-wafer-kaskoden-hemt-vorrichtung
DE102022132741A1 (de) Leistungshalbleitervorrichtung mit lötbarem leistungspad
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE69030411T2 (de) Leiterrahmen für Halbleiteranordnung
DE112021003392B4 (de) Halbleiterbauelement
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication