DE112021003392B4 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE112021003392B4
DE112021003392B4 DE112021003392.1T DE112021003392T DE112021003392B4 DE 112021003392 B4 DE112021003392 B4 DE 112021003392B4 DE 112021003392 T DE112021003392 T DE 112021003392T DE 112021003392 B4 DE112021003392 B4 DE 112021003392B4
Authority
DE
Germany
Prior art keywords
conductive layer
wire
layer
conductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112021003392.1T
Other languages
English (en)
Other versions
DE112021003392T5 (de
Inventor
Masatsugu Yutani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112021003392T5 publication Critical patent/DE112021003392T5/de
Application granted granted Critical
Publication of DE112021003392B4 publication Critical patent/DE112021003392B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterbauelement (1, 20), aufweisend:einen Halbleiterchip (12) mit einer bauelementbildenden Oberfläche (12A), auf der eine Bauelementstruktur ausgebildet ist;eine erste leitende Schicht (191), die auf der bauelementbildenden Oberfläche (12A) des Halbleiterchips (12) ausgebildet ist;eine zweite leitende Schicht (192), die auf der ersten leitenden Schicht (191) ausgebildet ist;einen ersten Draht (8), der mit der zweiten leitenden Schicht (192) verbunden ist und aus einem Material gebildet ist, das hauptsächlich Kupfer enthält; undeine dritte leitende Schicht (193), die zwischen der ersten leitenden Schicht (191) und der zweiten leitenden Schicht (192) ausgebildet ist und ein Material enthält, das härter als Kupfer ist,wobei die Dicke der zweiten leitenden Schicht (192) geringer ist als die Dicke der ersten leitenden Schicht (191), undwobei die Dicke der dritten leitenden Schicht (193) geringer ist als die Dicken der ersten leitenden Schicht (191) und der zweiten leitenden Schicht (192).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenlegung bezieht sich auf ein Halbleiterbauelement.
  • HINTERGRUND
  • Patentschrift 1 offenbart ein Halbleiterbauelement, aufweisend: ein isolierendes Substrat, das eine erste Elektrode und eine zweite Elektrode aufweist, ein Halbleiterelement, das mittels einer gesinterten Metallschicht mit der ersten Elektrode verbunden ist, einen Fügeabschnitt, der aus einer gesinterten Kupferschicht, die auf dem Halbleiterelement vorgesehen ist, und einer metallhaltigen Schicht gebildet ist, mit der eine Oberfläche der gesinterten Kupferschicht bedeckt ist, eine metallische gesinterte Schicht, die auf der zweiten Elektrode vorgesehen ist, und einen Metalldraht, dessen eines Ende mit dem Fügeabschnitt verbunden ist und dessen anderes Ende durch die metallische gesinterte Schicht mit der zweiten Elektrode verbunden ist.
  • Zitatliste
  • Patentliteratur
    • Patentliteratur 1: JP 2018-147 967 A
    • Patentliteratur 2: JP 2016-115 700 A
    • Patentliteratur 3: DE 10 2006 044 691 A1
  • Nicht-Patentliteratur 1: D.C. Thomas, S.S. Wong: „A planar multi-level tungsten interconnect technology", 1986 International Electron Devices Meeting, Los Angeles, CA, USA, 1986, S. 811-813, doi: 10.1109/IEDM.1986.191321
  • Zusammenfassung der Erfindung
  • Lösung des Problems
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung weist ein Halbleiterbauelement auf: einen Halbleiterchip mit einer bauelementbildenden Oberfläche, auf der eine Bauelementstruktur ausgebildet ist, eine erste leitende Schicht, die auf der bauelementbildenden Oberfläche des Halbleiterchips ausgebildet ist, eine zweite leitende Schicht, die auf der ersten leitenden Schicht ausgebildet ist, einen ersten Draht, der mit der zweiten leitenden Schicht verbunden ist und aus einem Material gebildet ist, das hauptsächlich Kupfer enthält, und eine dritte leitende Schicht, die zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht ausgebildet ist und ein Material enthält, das härter als Kupfer ist.
  • Kurze Beschreibung der Zeichnungen
    • 1 ist eine schematische Draufsicht auf ein Halbleiterbauelement gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Offenlegung.
    • 2 ist eine vergrößerte Teilansicht des Halbleiterbauelements aus 1.
    • 3 ist eine vergrößerte Teilansicht des Halbleiterbauelements aus 1.
    • 4 ist eine Ansicht, die einen Querschnitt entlang der Linie IV-IV von 2 zeigt.
    • 5 ist eine Ansicht, die einen Querschnitt entlang der Linie V-V von 3 zeigt.
    • 6 ist eine Ansicht, die einen verbundenen (gebondeten) Zustand eines ersten Drahtes beschreibt.
    • 7 ist eine Ansicht, die einen verbundenen (gebondeten) Zustand eines zweiten Drahtes beschreibt.
    • 8A und 8B sind Ansichten, die jeweils einen Teil des Herstellungsprozesses des Halbleiterbauelements zeigen.
    • 9A und 9B sind Ansichten, die Schritte zeigen, die auf die Schritte von 8A bzw. 8B folgen.
    • 10A und 10B sind Ansichten, die Schritte zeigen, die auf die Schritte von 9A bzw. 9B folgen.
    • 11A und 11B sind Ansichten, die Schritte zeigen, die auf die Schritte von 10A bzw. 10B folgen.
    • 12A und 12B sind Ansichten, die Schritte zeigen, die auf die Schritte von 11A bzw. 11B folgen.
    • 13A und 13B sind Ansichten, die Schritte zeigen, die auf die Schritte von 12A bzw. 12B folgen.
    • 14A und 14B sind Ansichten, die Schritte zeigen, die auf die Schritte von 13A bzw. 13B folgen.
    • 15A und 15B sind Ansichten, die Schritte zeigen, die auf die Schritte von 14A bzw. 14B folgen.
    • 16A und 16B sind Ansichten, die Schritte zeigen, die auf die Schritte von 15A bzw. 15B folgen.
    • 17A und 17B sind Ansichten, die Schritte zeigen, die auf die Schritte von 16A bzw. 16B folgen.
    • 18A und 18B sind Ansichten, die Schritte zeigen, die auf die Schritte von 17A bzw. 17B folgen.
    • 19 ist eine schematische Querschnittsansicht eines Halbleiterbauelements gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Offenlegung.
  • Beschreibung der Ausführungsformen
  • <Bevorzugte Ausführungsformen der vorliegenden Offenlegung>
  • Zunächst werden bevorzugte Ausführungsformen der vorliegenden Offenlegung im Einzelnen beschrieben.
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung wird ein Halbleiterbauelement bereitgestellt, aufweisend: einen Halbleiterchip mit einer bauelementbildenden Oberfläche, auf der eine Bauelementstruktur ausgebildet ist, eine erste leitende Schicht, die auf der bauelementbildenden Oberfläche des Halbleiterchips ausgebildet ist, eine zweite leitende Schicht, die auf der ersten leitenden Schicht ausgebildet ist, einen ersten Draht, der mit der zweiten leitenden Schicht verbunden ist und aus einem Material gebildet ist, das hauptsächlich Kupfer enthält, und eine dritte leitende Schicht, die zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht ausgebildet ist und ein Material enthält, das härter als Kupfer ist. Dabei ist in einer Ausführungsform die Dicke der zweiten leitenden Schicht geringer als die Dicke der ersten leitenden Schicht, und die Dicke der dritten leitenden Schicht ist geringer als die Dicken der ersten leitenden Schicht und der zweiten leitenden Schicht. In einer zweiten Ausführungsform ist eine Isolierschicht zwischen dem Halbleiterchip und der ersten leitenden Schicht ausgebildet, wobei ein konkaver Abschnitt durch die Isolierschicht hindurchgeht und eine Zwischenposition des Halbleiterchips in einer Dickenrichtung des Halbleiterchips erreicht, und es gibt eine vierte leitende Schicht, die mit einer Innenfläche des konkaven Abschnitts und einer oberen Fläche der Isolierschicht übereinstimmt und die ein Material enthält, das härter als Kupfer ist; ferner gibt es einen elektrisch leitenden, eingebetteten Körper, der in den konkaven Abschnitt eingebettet ist, wobei die vierte leitende Schicht zwischen dem eingebetteten Körper und dem konkaven Abschnitt liegt.
  • Gemäß dieser Anordnung wird eine Kraft, die beim Bonden des ersten Drahtes mit der zweiten leitenden Schicht ausgeübt wird, durch die dritte leitende Schicht abgeschwächt. Dadurch kann eine Belastung auf die Bauelementstruktur verringert werden, so dass ein Halbleiterbauelement mit hoher Zuverlässigkeit bereitgestellt werden kann.
  • Das Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann eine vierte leitende Schicht enthalten, die zwischen dem Halbleiterchip und der ersten leitenden Schicht ausgebildet ist und ein Material enthält, das härter als Kupfer ist.
  • Gemäß dieser Anordnung ist es möglich, die auf den Halbleiterchip ausgeübte Spannung (z. B. Filmspannung) zu verringern, indem die vierte leitende Schicht, die erste leitende Schicht, die dritte leitende Schicht und die zweite leitende Schicht in der Reihenfolge von der Seite des Halbleiterchips gebildet werden. Dies ermöglicht es, eine Verformung des Halbleiterchips zu verringern und somit ein Halbleiterbauelement mit hoher Zuverlässigkeit zu schaffen.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die vierte leitende Schicht das gleiche Material wie die dritte leitende Schicht enthalten.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die Dicke der dritten leitenden Schicht gleich oder geringer sein als die Dicke der vierten leitenden Schicht.
  • Gemäß dieser Anordnung ist die Dicke der dritten leitenden Schicht, die eine der dritten und vierten leitenden Schichten ist und die näher an der zweiten leitenden Schicht (Fügeabschnitt/Bondingabschnitt des ersten Drahtes) liegt, so eingestellt, dass sie mindestens gleich oder relativ kleiner als die Dicke der vierten leitenden Schicht ist, wodurch es möglich ist, die dritte leitende Schicht durch einen Stoß, der beim Bonden des ersten Drahtes verursacht wird, leicht zu brechen. Auf diese Weise können die beim Bonden des ersten Drahtes entstehenden Spannungen abgebaut werden, so dass ein Halbleiterbauelement mit höherer Zuverlässigkeit entsteht.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die Bauelementstruktur einen konkaven Abschnitt, der an dem Halbleiterchip ausgebildet ist, und einen elektrisch leitenden, eingebetteten Körper, der in den konkaven Abschnitt eingebettet ist, aufweisen, und die erste leitende Schicht kann den konkaven Abschnitt bedecken.
  • Wenn sich in der Bauelementstruktur ein konkaver Abschnitt ausbildet, kann sich die Form dieses konkaven Abschnitts auf die erste und zweite leitende Schicht übertragen. Daher ist zu befürchten, dass eine Belastung durch Spannung, die beim Bonden des ersten Drahtes entsteht, größer wird, als wenn der konkave Abschnitt nicht übernommen wird. Das Halbleiterbauelement gemäß der vorliegenden bevorzugten Ausführungsform ist ebenfalls für eine Struktur geeignet, in der eine Belastung durch eine solche Beanspruchung leicht groß wird, und infolgedessen ist es möglich, ein Halbleiterbauelement mit hoher Zuverlässigkeit bereitzustellen.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die Bauelementstruktur einen ersten Bereich eines ersten Leitfähigkeitstyps und einen zweiten Bereich eines zweiten Leitfähigkeitstyps enthalten, der an den ersten Bereich angrenzt, wobei sowohl der erste Bereich als auch der zweite Bereich dem konkaven Abschnitt ausgesetzt sind und der eingebettete Körper elektrisch mit dem ersten Bereich und dem zweiten Bereich verbunden sein kann.
  • Das Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann ferner aufweisen: eine zwischen dem Halbleiterchip und der ersten leitenden Schicht gebildete Isolierschicht, einen konkaven Abschnitt, der durch die Isolierschicht hindurchgeht und eine Zwischenposition des Halbleiterchips in einer Dickenrichtung des Halbleiterchips erreicht, eine vierte leitenden Schicht, die mit einer Innenfläche des konkaven Abschnitts und einer oberen Fläche der Isolierschicht konform ist und ein Material enthält, das härter als Kupfer ist, sowie einen in den konkaven Abschnitt eingebetteten elektrisch leitenden, eingebetteten Körper, wobei die vierte leitende Schicht zwischen dem eingebetteten Körper und dem konkaven Abschnitt liegt.
  • Wenn sich in dem Halbleiterchip ein konkaver Abschnitt ausbildet, kann sich die Form dieses konkaven Abschnitts auf die erste und zweite leitende Schicht übertragen. Daher besteht die Sorge, dass eine Belastung durch Spannung, die beim Bonden des ersten Drahtes entsteht, größer wird als wenn der konkave Abschnitt nicht übernommen wird, und Risse in der Isolierschicht entstehen. Das Halbleiterbauelement gemäß der vorliegenden bevorzugten Ausführungsform ist ebenfalls für eine Struktur geeignet, in der eine Belastung durch eine solche Beanspruchung leicht groß wird, und infolgedessen ist es möglich, ein Halbleiterbauelement mit hoher Zuverlässigkeit bereitzustellen.
  • Gemäß dieser Anordnung ist es möglich, die auf den Halbleiterchip wirkende Spannung (z. B. Filmspannung) zu verringern, indem die vierte leitende Schicht, die erste leitende Schicht, die dritte leitende Schicht und die zweite leitende Schicht in der Reihenfolge von der Seite des Halbleiterchips her gebildet werden. Dies ermöglicht es, eine Verformung des Halbleiterchips zu reduzieren.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung können die konkaven Abschnitte in einem Abstand von 1 um oder weniger angeordnet sein.
  • Eine Belastung durch Spannung, die beim Bonden des ersten Drahtes erzeugt wird, wird in einer miniaturisierten Struktur, bei der die konkaven Abschnitte in einem Abstand von 1 um oder weniger angeordnet sind, leicht groß, und dennoch kann ein solches Problem auch gelöst werden, wenn ein Halbleiterbauelement gemäß der vorliegenden bevorzugten Ausführungsform verwendet wird.
  • Das Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann eine fünfte leitende Schicht, die auf der bauelementbildenden Oberfläche des Halbleiterchips ausgebildet ist und von der ersten leitenden Schicht getrennt ist, eine sechste leitende Schicht, die auf der fünften leitenden Schicht ausgebildet ist, einen zweiten Draht, der mit der sechsten leitenden Schicht verbunden ist, und eine siebte leitende Schicht, die zwischen der fünften leitenden Schicht und der sechsten leitenden Schicht ausgebildet ist und ein Material enthält, das härter als Kupfer ist, aufweisen.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann der Durchmesser des zweiten Drahtes gleich dem Durchmesser des ersten Drahtes sein.
  • Bei dieser Anordnung können der erste Draht und der zweite Draht mit der zweiten leitenden Schicht bzw. der sechsten leitenden Schicht verbunden werden, indem dieselbe Bonding-Einrichtung verwendet wird. Dadurch ist es möglich, ein Halbleiterbauelement bereitzustellen, das effektiv und kostengünstig hergestellt werden kann.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann der zweite Draht einen Draht aus einem Material beinhaltet, das hauptsächlich Kupfer enthält.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die Bauelementstruktur eine Gate-Elektrode und einen ersten Verunreinigungsbereich und einen zweiten Verunreinigungsbereich aufweisen, die auf dem Halbleiterchip ausgebildet sind und die einen elektrischen Stromdurchgang zwischen dem ersten Verunreinigungsbereich und dem zweiten Verunreinigungsbereich durch einen Kanal herstellen, der durch Anlegen einer Spannung an die Gate-Elektrode gebildet wird, und der erste Draht kann über die zweite leitende Schicht und die erste leitende Schicht elektrisch mit dem ersten Verunreinigungsbereich verbunden sein, und der zweite Draht kann über die sechste leitende Schicht und die fünfte leitende Schicht elektrisch mit der Gate-Elektrode verbunden sein.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die dritte leitende Schicht mindestens Ti und/oder W enthalten.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die Dicke der dritten leitenden Schicht gleich oder kleiner als 70 nm sein.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung können die erste leitende Schicht und die zweite leitende Schicht aus demselben Material gebildet sein.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung können die erste leitende Schicht und die zweite leitende Schicht AlCu enthalten.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die Dicke der zweiten leitenden Schicht nicht weniger als 2 um und nicht mehr als 4,5 um betragen.
  • Bei dem Halbleiterbauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Offenlegung kann die zweite leitende Schicht an einem Fügeabschnitt zwischen der zweiten leitenden Schicht und dem ersten Draht eine erste Dicke und um den Fügeabschnitt herum eine zweite Dicke aufweisen, die größer als die erste Dicke ist.
  • <Detaillierte Beschreibung der bevorzugten Ausführungsformen der vorliegenden Offenlegung>
  • Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Offenlegung unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben. Es ist zu beachten, dass es in der folgenden detaillierten Beschreibung eine Vielzahl von Bauteilen gibt, von denen jedes einen Bauteilnamen hat, dem eine Ordnungszahl zugeordnet ist, und dass diese Ordnungszahl nicht notwendigerweise mit einer Ordnungszahl eines in den beigefügten Ansprüchen genannten Bauteils übereinstimmt.
  • [Erste bevorzugte Ausführungsform]
  • 1 ist eine schematische Draufsicht auf ein Halbleiterbauelement 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Offenlegung. Aus Gründen der Übersichtlichkeit ist ein Gehäuse (engl. package) 4 durch eine imaginäre Linie (gestrichelte Linie) dargestellt, während die anderen Bestandteile in 1 jeweils durch eine durchgezogene Linie dargestellt sind.
  • Das Halbleiterbauelement 1 weist einen Leiterrahmen (engl. Leadframe) 2, ein Halbleiterelement 3 und das Gehäuse 4 auf.
  • Der Leiterrahmen 2 hat die Form einer Metallplatte. Der Leiterrahmen 2 wird durch Stanzen, Ausschneiden, Biegen usw. aus einer dünnen Metallplatte, z. B. einer dünnen Cu-Platte, die in der Draufsicht eine rechteckige Form hat, hergestellt. Daher weist das Material des Leiterrahmens 2 hauptsächlich Cu auf. Das Material des Leiterrahmens 2 ist jedoch nicht auf dieses beschränkt.
  • Der Leiterrahmen 2 kann einen Die-Pad-Abschnitt 21, einen ersten Leiterabschnitt 22, einen zweiten Leiterabschnitt 23 und einen dritten Leiterabschnitt 24 aufweisen. Der erste Leiterabschnitt 22, der zweite Leiterabschnitt 23 und der dritte Leiterabschnitt 24 können in der vorliegenden bevorzugten Ausführungsform als Source-Leiterabschnitt, Gate-Leiterabschnitt bzw. Drain-Leiterabschnitt bezeichnet werden. Außerdem haben der erste Leiterabschnitt 22, der zweite Leiterabschnitt 23 und der dritte Leiterabschnitt 24 jeweils einen Teil, der aus dem Gehäuse 4 herausragt und mit einer externen Schaltung des Halbleiterbauelements 1 verbunden ist, und können daher auch als ein erster Anschluss (Source-Anschluss), ein zweiter Anschluss (Gate-Anschluss) bzw. ein dritter Anschluss (Drain-Anschluss) bezeichnet werden.
  • Der Die-Pad-Abschnitt 21 hat eine viereckige Form mit ersten Seiten 211A und 211B , die sich in einer ersten Richtung X erstrecken, und mit zweiten Seiten 212A und 212B, die sich in einer Richtung erstrecken, die die erste Richtung X schneidet (in der vorliegenden bevorzugten Ausführungsform in einer Richtung, die die erste Richtung X senkrecht schneidet), in einer Draufsicht.
  • Der erste Leiterabschnitt 22, der zweite Leiterabschnitt 23 und der dritte Leiterabschnitt 24 sind um den Die-Pad-Abschnitt 21 herum angeordnet. In der vorliegenden bevorzugten Ausführungsform sind der erste Leiterabschnitt 22, der zweite Leiterabschnitt 23 und der dritte Leiterabschnitt 24 so angeordnet, dass sie an die erste und zweite Seite 211A und 211B des Die-Pad-Abschnitts 21 angrenzen. Konkret sind der erste Leiterabschnitt 22 und der zweite Leiterabschnitt 23 so angeordnet, dass sie an die erste Seite 211A, die eine der ersten Seiten des Die-Pad-Abschnitts 21 ist, angrenzen, und der dritte Leiterabschnitt 24 ist so angeordnet, dass er an die erste Seite 211B, die die weitere erste Seite des Die-Pad-Abschnitts ist, angrenzt. Mit anderen Worten, der erste Leiterabschnitt 22 und der zweite Leiterabschnitt 23 sind auf der dem dritten Leiterabschnitt 24 gegenüberliegenden Seite angeordnet, wobei der Die-Pad-Abschnitt 21 zwischen dem ersten Leiterabschnitt 22 oder dem zweiten Leiterabschnitt 23 und dem dritten Leiterabschnitt 24 liegt.
  • Der erste Leiterabschnitt 22 ist in einem Abstand von dem Die-Pad-Abschnitt 21 ausgebildet. Der erste Leiterabschnitt 22 kann einen ersten Pad-Abschnitt 221 und einen ersten Zuleiter 222 aufweisen. Der erste Pad-Abschnitt 221 hat die Form eines im Wesentlichen rechteckigen Profils, das sich in der Draufsicht entlang der ersten Seite 211A des Pad-Abschnitts 21 erstreckt. Der erste Zuleiter 222 ist einstückig mit dem ersten Pad-Abschnitt 221 ausgebildet und erstreckt sich von dem ersten Pad-Abschnitt 221 in einer Richtung, die eine Längsrichtung des ersten Pad-Abschnitts 221 schneidet. Der erste Zuleiter 222 ist aus mehreren ersten Zuleitern (in der vorliegenden bevorzugten Ausführungsform aus drei ersten Zuleitern) gebildet. Die ersten Zuleiter 222 sind in einem Abstand voneinander entlang der Längsrichtung des ersten Pad-Abschnitts 221 angeordnet, der von den ersten Leitungen 222 geteilt wird, und sind mit dem ersten Pad-Abschnitt 221 verbunden, der von diesen geteilt wird.
  • Der zweite Leiterabschnitt 23 ist in einem Abstand sowohl vom Die-Pad-Abschnitt 21 als auch vom ersten Leiterabschnitt 22 ausgebildet. Der zweite Leiterabschnitt 23 kann einen zweiten Pad-Abschnitt 231 und einen zweiten Zuleiter 232 aufweisen. Der zweite Pad-Abschnitt 231 hat die Form eines im Wesentlichen rechteckigen Profils, das sich entlang der ersten Seite 211A des Pad-Abschnitts 21 erstreckt. Der zweite Zuleiter 232 ist einstückig mit dem zweiten Pad-Abschnitt 231 ausgebildet und erstreckt sich von dem zweiten Pad-Abschnitt 231 in eine Richtung, die eine Längsrichtung des zweiten Pad-Abschnitts 231 schneidet. Der zweite Zuleiter 232 ist mit dem zweiten Pad-Abschnitt 231 in einer Einszu-Eins-Zuordnung verbunden. In der vorliegenden bevorzugten Ausführungsform ist der zweite Leiterabschnitt 23 in der Nähe eines ersten Endabschnitts der ersten Seite 211A angeordnet, die eine der ersten Seiten des Die-Pad-Abschnitts 21 ist (ein Eckabschnitt des Die-Pad-Abschnitts 21), und der erste Leiterabschnitt 22 erstreckt sich entlang der ersten Seite 211A des Die-Pad-Abschnitts 21 von dem Endabschnitt der ersten Seite 211A in Richtung eines weiteren Endabschnitts der ersten Seite 211A.
  • Der dritte Leiterabschnitt 24 ist im Gegensatz zum ersten Leiterabschnitt 22 und zum zweiten Leiterabschnitt 23 einstückig mit dem Die-Pad-Abschnitt 21 ausgebildet. Der dritte Leiterabschnitt 24 erstreckt sich von der ersten Seite 211B, die die andere der ersten Seiten des Die-Pad-Abschnitts 21 ist, in eine Richtung, die die erste Seite 211B schneidet. Der dritte Leiterabschnitt 24 ist aus einer Vielzahl von dritten Leiterabschnitten (in der vorliegenden bevorzugten Ausführungsform aus vier dritten Leiterabschnitten) gebildet. Die dritten Leiterabschnitte 24 sind in einem Abstand voneinander entlang der ersten Seite 211B des Die-Pad-Abschnitts 21 angeordnet.
  • Das Halbleiterelement 3 ist auf dem Die-Pad-Abschnitt 21 des Leiterrahmens 2 angeordnet und wird von dem Die-Pad-Abschnitt 21 getragen. Das Halbleiterelement 3 hat eine viereckige Form mit ersten Seiten 31A und 31B und mit zweiten Seiten 32A und 32B und ist in der Draufsicht kleiner als der Die-Pad-Abschnitt 21. In der vorliegenden bevorzugten Ausführungsform ist das Halbleiterelement 3 so auf dem Die-Pad-Abschnitt 21 angeordnet, dass die ersten Seiten 31A und 31B parallel zu den ersten Seiten 211A und 211B des Die-Pad-Abschnitts 21 verlaufen und dass die zweiten Seiten 32A und 32B parallel zu den zweiten Seiten 212A und 212B des Die-Pad-Abschnitts 21 verlaufen. Ein erster Abstand D1 zwischen den ersten Seiten 211A, 211B des Die-Pad-Abschnitts 21 und den ersten Seiten 31A, 31B des Halbleiterelements 3 ist kürzer als ein zweiter Abstand D2 zwischen den zweiten Seiten 212A, 212B des Die-Pad-Abschnitts 21 und den zweiten Seiten 32A, 32B des Halbleiterelements 3. Zum Beispiel kann der erste Abstand D1 gleich oder kleiner als die Hälfte des zweiten Abstands D2 sein.
  • Ein leitender Bereich 5 und ein isolierender Bereich 6 sind auf einer ersten Oberfläche (in der vorliegenden bevorzugten Ausführungsform die obere Oberfläche) des Halbleiterelements 3 ausgebildet. Der leitende Bereich 5 ist teilweise von dem isolierenden Bereich 6 bedeckt. In 1 ist ein Teil des leitenden Bereichs 5, der mit dem isolierenden Bereich 6 bedeckt ist, durch einen schraffierten Bereich dargestellt, und ein Teil des leitenden Bereichs 5, der von dem isolierenden Bereich 6 freiliegt ist, ist durch einen weißen Bereich dargestellt. Der leitende Bereich 5 ist ein Bereich, mit dem ein erster Draht 8 und ein zweiter Draht 10, die später beschrieben werden, verbunden sind, und kann auch als Elektrodenbereich bezeichnet werden.
  • Der leitende Bereich 5 ist im Wesentlichen in der gesamten Fläche der oberen Fläche des Halbleiterelements 3 ausgebildet. Der leitende Bereich 5 kann einen ersten leitenden Bereich 51 und einen zweiten leitenden Bereich 52 aufweisen. Der erste leitende Bereich 51 und der zweite leitende Bereich 52 sind so ausgebildet, dass sie voneinander getrennt sind.
  • Der erste leitende Bereich 51 ist aus einer Vielzahl von ersten leitenden Bereichen gebildet. Die ersten leitenden Bereiche 51 sind so ausgebildet, dass sie in einer Richtung entlang der zweiten Seiten 32A und 32B des Halbleiterelements 3 aneinandergrenzen, und zwischen den aneinandergrenzenden ersten leitenden Bereichen 51 ist ein Lückenbereich 61 ausgebildet. Außerdem kann ein Bereich um den ersten leitenden Bereich 51 ein äußerer Randbereich 63 sein. Mit anderen Worten, wenn der Bereich des ersten leitenden Bereichs 51 als aktiver Bereich bezeichnet wird, kann der äußere Randbereich 63 diesen aktiven Bereich umgeben. In der vorliegenden bevorzugten Ausführungsform ist jeder der ersten leitenden Bereiche 51 in einer rechteckigen Form ausgebildet, die sich in der Draufsicht entlang der ersten Seiten 31A und 31B des Halbleiterelements 3 erstreckt. Ein Teil des ersten leitenden Bereichs 51 ist von dem isolierenden Bereich 6 als erstes Pad (Kontaktstelle) 7 freigelegt.
  • Der erste Draht 8 ist mit dem ersten Pad 7 verbunden. In der vorliegenden bevorzugten Ausführungsform ist der erste Draht 8 ein sogenannter Cu-Draht, der hauptsächlich aus Cu gebildet ist. Als Draht, der hauptsächlich aus Cu gebildet, kann z. B. ein Draht aus Einkomponenten-Cu (z. B. mit einer Reinheit von 99,99 % oder mehr), ein Draht aus einer Cu-Legierung, bei dem Cu mit anderen Legierungsbestandteilen legiert ist, ein Draht, bei dem ein Einkomponenten-Cu-Draht oder ein Draht aus einer Cu-Legierung mit einer leitenden Schicht überzogen ist, usw. bezeichnet werden. Legierungsbestandteile des Cu-Legierungsdrahtes können bspw. Ag, Au, Al, Ni, Be, Fe, Ti, Pd, Zn, Sn usw. sein. Zusätzlich kann z. B. Pd usw. als abdeckende Komponenten des mit der leitenden Schicht bedeckten Cu-Drahtes verwendet werden. Alternativ kann als Modifikation für den ersten Draht 8 auch ein Au-Draht oder ein Al-Draht verwendet werden. Wenn ein Au-Draht als Bonddraht verwendet wird, können die Kosten für Au hoch und je nach Preisschwankungen unbeständig sein, und es kann leicht zum Ablösen (engl. Debonding) des Drahtes kommen, da es zwischen Gold und Aluminium in einer Hochtemperaturumgebung zu einem Verbundwachstum kommt. Wenn ein Al-Draht als Bonddraht verwendet wird, kann es in einer Umgebung mit hohen Temperaturen leicht zur Rekristallisation kommen, da Aluminium einen vergleichsweise niedrigen Schmelzpunkt hat. Die Verwendung des Cu-Drahtes als erster Draht 8 ermöglicht die Herstellung eines Halbleiterbauelements mit höherer Zuverlässigkeit als bei Verwendung eines Au- oder Al-Drahtes. Der erste Draht 8 kann zum Beispiel einen Durchmesser φ1 von mindestens 18 um und höchstens 50 um haben, wenn ein Cu-Draht verwendet wird.
  • Der erste Draht 8 verbindet das erste Pad 7 und den ersten Pad-Abschnitt 221 des ersten Leiterabschnitts 22 miteinander. Der erste Draht 8 kann einen langen Draht 81 und einen kurzen Draht 82 aufweisen, der kürzer als der lange Draht 81 ist. Der lange Draht 81 kann mit dem ersten Pad 7 verbunden werden, das zu dem Paar einander angrenzenden ersten Pads 7 gehört und sich auf der von dem ersten Leiterabschnitt 22 entfernten Seite befindet. Andererseits kann der kurze Draht 82 mit dem erste Pad 7 verbunden sein, das zu dem Paar einander angrenzenden ersten Pads 7 gehört, und sich auf der Seite nahe dem ersten Leiterabschnitt 22 befindet.
  • Der lange Draht 81 und der kurze Draht 82 sind jeweils als eine Vielzahl von Drähten vorgesehen und können abwechselnd entlang der Längsrichtung des ersten Pad-Abschnitts 221 angeordnet sein. Darüber hinaus sind ein Bondingabschnitt 811 auf der Seite des ersten Pad-Abschnitts 221 des langen Drahts 81 und ein Bondingabschnitt 821 auf der Seite des ersten Pad-Abschnitts 221 des kurzen Drahts 82 so angeordnet, dass sie in Bezug auf die Längsrichtung des ersten Pad-Abschnitts 221 zu einer Seite bzw. zur anderen Seite versetzt sind. Daher sind der Bondingabschnitt 811 des langen Drahtes 81 und der Bondingabschnitt 821 des kurzen Drahtes 82 so angeordnet, dass sie voneinander versetzt sind, wodurch verhindert werden kann, dass die Bondingabschnitte 811 und 821 miteinander in Kontakt kommen. Dadurch ist es möglich, den ersten Leiterabschnitt 22 platzsparend zu gestalten.
  • Der zweite leitende Bereich 52 kann einen Pad-Bereich 521 und einen Fingerbereich 522 aufweisen. Der Pad-Bereich 521 wird im äußeren Randbereich 63 gebildet und ist in der vorliegenden bevorzugten Ausführungsform an einem Eckabschnitt des Halbleiterelements 3 angeordnet. Der Fingerbereich 522 wird in dem äußeren Randbereich 63 von dem Pad-Bereich 521 entlang eines Umfangsrandabschnitts des Halbleiterelements 3 gebildet. In der vorliegenden bevorzugten Ausführungsform ist der Fingerbereich 522 entlang der ersten Seiten 31A, 31B und der zweiten Seiten 32A, 32B des Halbleiterelements 3 so ausgebildet, dass er den ersten leitenden Bereich 51 umgibt. Außerdem kann der Fingerbereich 522 im Lückenbereich 61 zwischen den angrenzenden ersten leitenden Bereichen 51 gebildet werden. Somit ist jeder der ersten leitenden Bereiche 51 einzeln von dem Fingerbereich 522 umgeben.
  • Der Fingerbereich 522 ist von dem isolierende Bereich 6 bedeckt, während ein Teil des Pad-Bereichs 521 als zweites Pad 9 von dem isolierenden Bereich 6 freiliegt.
  • Der zweite Draht 10 ist mit dem zweiten Pad 9 verbunden. Der zweite Draht 10 kann aus dem gleichen Material wie der erste Draht 8 gebildet sein. Mit anderen Worten, der zweite Draht 10 kann in der vorliegenden bevorzugten Ausführungsform ein sogenannter Cu-Draht sein, der hauptsächlich aus Cu gebildet ist, wobei jedoch auch ein Au-Draht oder ein Al-Draht als Modifikation verwendet werden kann. Außerdem kann der zweite Draht 10 den gleichen Durchmesser wie der erste Draht 8 haben. Mit anderen Worten kann der zweite Draht 10 einen Durchmesser φ2 von mindestens 18 um und höchstens 50 um haben, wenn der zweite Draht 10 bspw. ein Cu-Draht ist.
  • Der zweite Draht 10 verbindet das zweite Pad 9 und den zweiten Pad-Abschnitt 231 des zweiten Leiterabschnitts 23 miteinander. Der zweite Draht 10 kann kürzer als der kurze Draht 82 des ersten Drahtes 8 sein.
  • Das Gehäuse 4 umschließt das Halbleiterelement 3, den ersten Draht 8, den zweiten Draht 10 und einen Teil des Leiterrahmens 2 und kann ein Dichtungsharz sein Das Gehäuse 4 kann aus einem Material gebildet sein, das isolierende Eigenschaften besitzt. In der vorliegenden bevorzugten Ausführungsform ist das Gehäuse 4 beispielsweise aus einem schwarzen Epoxidharz hergestellt.
  • 2 ist eine vergrößerte Teilansicht, die eine ebene Struktur unterhalb des ersten Pads 7 von 1 zeigt. 3 ist eine vergrößerte Teilansicht, die eine ebene Struktur unterhalb des zweiten Pads 9 von 1 zeigt. 4 ist eine Ansicht, die einen Querschnitt entlang der Linie IV-IV von 2 zeigt. 5 ist eine Ansicht, die einen Querschnitt entlang der Linie V-V von 3 zeigt. Zur Verdeutlichung sind der erste leitende Bereich 51 und der zweite leitende Bereich 52 in 3 abwechselnd durch eine lange und zwei kurze gestrichelte Linien oder durch eine gestrichelte Linie dargestellt.
  • Das Halbleiterbauelement 1 ist aus einem Halbleiterchip 12, einem ersten Verunreinigungsbereich 121 (Source), einem zweiten Verunreinigungsbereich 122 (Body), einem dritten Verunreinigungsbereich 123 (Drain), einem Gate-Graben 15 (erster konkaver Teil), einem Gate-Isolierfilm 16, einer Gate-Elektrode 13 (erster eingebetteter Körper), einem Zwischenschichtisolierfilm 17 (Isolierschicht), einem Source-Graben 18 (zweiter konkaver Teil), einem Kontaktstecker (engl. contact plug) 11 (zweiter eingebetteter Körper), einer leitenden Schicht 19 und einem Isolierfilm 62 gebildet.
  • Der Halbleiterchip 12 bildet die äußere Form des Halbleiterelements 3 und ist eine Struktur, in der z. B. ein einkristallines Halbleitermaterial in Chipform (rechteckige Parallelepipedform) ausgebildet ist. Der Halbleiterchip 12 ist aus einem Halbleitermaterial gebildet, z. B. Si oder SiC. Der Halbleiterchip 12 hat eine erste Hauptoberfläche 12A und eine zweite Hauptoberfläche 12B, die sich auf der der ersten Hauptoberfläche 12A gegenüberliegenden Seite befindet. Die erste Hauptoberfläche 12A ist eine Bauelementfläche, auf der ein funktionales Bauelement gebildet wird. Die zweite Hauptoberfläche 12B ist eine Nicht-Bauelementoberfläche, auf der kein funktionales Bauteil ausgebildet wird. In der vorliegenden bevorzugten Ausführungsform kann der Halbleiterchip 12 mindestens ein Halbleitersubstrat und eine Epitaxieschicht aufweisen.
  • Der erste Verunreinigungsbereich 121 ist ein p-artiger Verunreinigungsbereich, der selektiv an einem Oberflächenschichtabschnitt der ersten Hauptoberfläche 12A des Halbleiterchips 12 unterhalb des ersten leitenden Bereichs 51 gebildet wird, wie in 4 und 5 gezeigt. Die p-artige Verunreinigungskonzentration des ersten Verunreinigungsbereichs 121 kann vorzugsweise nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1020 cm-3 betragen. Der erste Verunreinigungsbereich 121 kann in der vorliegenden bevorzugten Ausführungsform auch als p-artiger Source-Bereich bezeichnet werden.
  • Der zweite Verunreinigungsbereich 122 ist ein n-artiger Verunreinigungsbereich, der auf dem Oberflächenschichtabschnitt der ersten Hauptoberfläche 12A des Halbleiterchips 12 gebildet wird. Der zweite Verunreinigungsbereich 122 ist so ausgebildet, dass er von der ersten Hauptoberfläche 12A zur Seite der zweiten Hauptoberfläche 12B hin entfernt ausgebildet ist und an den ersten Verunreinigungsbereich 121 angrenzt. Mit anderen Worten, der zweite Verunreinigungsbereich 122 ist der ersten Hauptoberfläche 12A zugewandt, wobei der erste Verunreinigungsbereich 121 zwischen dem zweiten Verunreinigungsbereich 122 und der ersten Hauptoberfläche 12A liegt. Die n-artig Verunreinigungskonzentration des zweiten Verunreinigungsbereichs 122 kann vorzugsweise nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1019 cm-3 betragen. Der zweite Verunreinigungsbereich 122 kann in der vorliegenden bevorzugten Ausführungsform auch als n-artiger Körperbereich (Body-Bereich) bezeichnet werden. Außerdem liegt der zweite Verunreinigungsbereich 122 unterhalb des zweiten leitenden Bereichs 52 von der ersten Hauptoberfläche 12A des Halbleiterchips 12 frei, wie in 5 gezeigt.
  • Der dritte Verunreinigungsbereich 123 ist ein p-artiger Verunreinigungsbereich, der an einem Oberflächenschichtabschnitt der zweiten Hauptoberfläche 12B des Halbleiterchips 12 gebildet wird. Der dritte Verunreinigungsbereich 123 grenzt an den zweiten Verunreinigungsbereich 122 an, ist im gesamten Bereich des Oberflächenschichtabschnitt der zweiten Hauptoberfläche 12B ausgebildet und liegt von der zweiten Hauptoberfläche 12B aus frei. Die p-artige Verunreinigungskonzentration des dritten Verunreinigungsbereichs 123 ist niedriger als die p-artige Verunreinigungskonzentration des ersten Verunreinigungsbereichs 121 und kann zum Beispiel nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1021 cm-3 betragen. Die Dicke des dritten Verunreinigungsbereichs 123 kann vorzugsweise nicht weniger als 1 um und nicht mehr als 500 um betragen. Der dritte Verunreinigungsbereich 123 kann in der vorliegenden bevorzugten Ausführungsform auch als p-artiger Drift-Bereich oder als p-artiger Drain-Bereich bezeichnet werden.
  • Der Gate-Graben 15 (erster konkaver Abschnitt) ist ein Rillenabschnitt (engl. groove portion), der durch den ersten Verunreinigungsbereich 121 und durch den zweiten Verunreinigungsbereich 122 verläuft und den dritten Verunreinigungsbereich 123 erreicht. Der Gate-Graben 15 umgibt den ersten Verunreinigungsbereich 121, den zweiten Verunreinigungsbereich 122 und den dritten Verunreinigungsbereich 123, wie in 2 und 3 dargestellt, wodurch eine Transistorzelle 14 mit diesen Bereichen 121, 122 und 123 definiert wird. In der vorliegenden bevorzugten Ausführungsform wird die Transistorzelle 14 selektiv in einem Bereich unterhalb des ersten leitenden Bereichs 51 gebildet, wie in 2 und 3 gezeigt, während ein Bereich unterhalb des zweiten leitenden Bereichs 52 vermieden wird. Mit anderen Worten, die Transistorzelle 14 ist von dem ersten leitenden Bereich 51 bedeckt, während die Transistorzelle 14 nicht von dem zweiten leitenden Bereich 52 bedeckt ist.
  • Das Anordnungsmuster der Transistorzellen 14 ist in 2 und 3 gestaffelt dargestellt. Das Anordnungsmuster der Transistorzellen 14 kann aber auch matrixförmig oder streifenförmig ausgebildet sein (nicht dargestellt). Jede der Transistorzellen 14 hat in der Draufsicht von 2 und 3 eine viereckige Form, in der vorliegenden bevorzugten Ausführungsform eine rechteckige Form.
  • Der Gate-Graben 15 wird zwischen den wie oben angeordneten Transistorzellen 14 gebildet. Der Abstand (Pitch) P1 zwischen den benachbarten Gate-Gräben 15 ist z. B. gleich oder kleiner als 1 um, wie in 4 dargestellt. Wenn die Gate-Gräben 15 so angeordnet sind, dass sie jede der Transistorzellen 14 umgeben, wie in 2 und 3 dargestellt, kann der Abstand P1 zwischen den Gate-Gräben 15 beispielsweise ein Abstand zwischen den einander zugewandten Gate-Gräben 15 sein, wobei die einzelne Transistorzelle 14 zwischen den Gate-Gräben 15 liegt.
  • Der Gate-Isolierfilm 16 bedeckt eine Innenfläche des Gate-Grabens 15, wie in 4 und 5 dargestellt. Außerdem bedeckt der Gate-Isolierfilm 16 die erste Hauptoberfläche 12A des Halbleiterchips 12. Der Gate-Isolierfilm 16 kann aus einem Material mit isolierenden Eigenschaften gebildet sein, z. B. SiO2, SiN, usw.
  • Die Gate-Elektrode 13 ist in den Gate-Graben 15 eingebettet. Die so entstandene Struktur ermöglicht eine Miniaturisierung und einen geringen Ein-Widerstand (engl. on-resistance) im Vergleich zu einer planaren Struktur. Zusätzlich ist der Gate-Isolierfilm 16 durch die Gate-Elektrode 13 vom Halbleiterchip 12 isoliert, wodurch das Auftreten eines Leckstroms verhindert werden kann. Die Gate-Elektrode 13 ist ein Material mit elektrischer Leitfähigkeit, einschließlich Polysilizium, etc. Polysilizium hat im Wesentlichen den gleichen Schmelzpunkt wie einkristallines Silizium, und ermöglicht daher bei Verwendung als Gate-Elektrode 13, dass es zu keinen Einschränkungen bei einem temperaturabhängigen Prozessschritt in einem Prozess kommt, der nach der Bildung der Gate-Elektrode 13 durchgeführt wird.
  • Die Gate-Elektrode 13 ist dem zweiten Verunreinigungsbereich 122 zugewandt, wobei sich der Gate-Isolierfilm 16 zwischen der Gate-Elektrode 13 und dem zweiten Verunreinigungsbereich 122 befindet. In dem zweiten Verunreinigungsbereich 122 ist ein der Gate-Elektrode 13 zugewandter Seitenflächenabschnitt des Gate-Grabens 15 ein Kanalbereich 124. Durch Anlegen einer Spannung an die Gate-Elektrode 13 werden Ladungsträger (in der vorliegenden bevorzugten Ausführungsform Elektronen) in den Kanalbereich 124 induziert, und zwischen dem ersten Verunreinigungsbereich 121 und dem dritten Verunreinigungsbereich 123 wird ein elektrischer Strom geleitet. Mit anderen Worten, bei dem Halbleiterbauelement 1 wird eine Bauelementstruktur durch die Transistorzelle 14 und die Gate-Elektrode 13 gebildet.
  • Die Gate-Elektrode 13 kann eine obere Fläche 131 haben, die mit der ersten Hauptoberfläche 12A des Halbleiterchips 12 bündig ist oder die in Richtung der zweiten Hauptoberfläche 12B unterhalb des ersten leitenden Bereichs 51 gewölbt ist, wie in 4 gezeigt. Andererseits kann die Gate-Elektrode 13 auch eine obere Fläche 132 haben, die mit der ersten Hauptoberfläche 12A des Halbleiterchips 12 bündig ist, oder die zur zweiten Hauptoberfläche 12B unterhalb des zweiten leitenden Bereichs 52 gewölbt ist, wie in 5 gezeigt.
  • Der Zwischenschichtisolierfilm 17 wird auf der ersten Hauptoberfläche 12A des Halbleiterchips 12 so ausgebildet, dass er den Gate-Isolierfilm 16 und die Gate-Elektrode 13 bedeckt. Der Zwischenschichtisolierfilm 17 isoliert die Gate-Elektrode 13 und eine erste leitende Schicht 191 voneinander. Daher ist die Gate-Elektrode 13 so geformt, dass sie mit der Gate-Isolierschicht 16 und dem Zwischenschichtisolierfilm 17 bedeckt ist. Der Zwischenschichtisolierfilm 17 ist ein Material mit isolierenden Eigenschaften wie SiO2, SiN usw.
  • Wie in 2 und 3 dargestellt, ist der Source-Graben 18 (zweiter konkaver Teil) in jeder der Transistorzellen 14 ausgebildet. Der Source-Graben 18 wird in der vorliegenden bevorzugten Ausführungsform in jeder der Transistorzellen 14 einzeln ausgebildet, wobei jedoch in jeder der Transistorzellen 14 mehrere Source-Gräben 18 ausgebildet werden können. Der Source-Graben 18 hat in der Draufsicht eine rechteckige Form, die entlang der Längsrichtung der Transistorzelle 14 in der Länge erstreckt und in der Draufsicht eine rechteckige Form hat.
  • Wie in 4 und 5 dargestellt, ist der Source-Graben 18 ein Rillenabschnitt, der den zweiten Verunreinigungsbereich 122 durch den Zwischenschichtisolierfilm 17, durch den Gate-Isolierfilm 16 und durch den ersten Verunreinigungsbereich 121 erreicht. Der Source-Graben 18 ist konisch geformt, wobei die Öffnungsweite W1 im Verhältnis zur Ausdehnung in Tiefenrichtung des Source-Grabens 18 allmählich kleiner wird. Außerdem ist der Abstand P2 zwischen den benachbarten Source-Gräben 18 derselbe wie der Abstand P1 zwischen den Gate-Gräben 15, wie in 4 gezeigt, und beträgt beispielsweise 1 um oder weniger.
  • Der Kontaktstecker 11 ist in den Source-Graben 18 eingebettet, wobei eine erste Sperrschicht (Barrierenschicht) 194 zwischen dem Kontaktstecker 11 und dem Source-Graben 18 liegt. Die so gebildete Anordnung ermöglicht es, ein Halbleiterbauelement 1 bereitzustellen, dessen Zuverlässigkeit durch eine Entspannung der Konzentration des elektrischen Feldes in einem Bodenabschnitt des Gate-Grabens 15 verbessert ist.
  • Die erste Sperrschicht 194 hemmt die Diffusion eines Materials des Kontaktsteckers 11 in den Zwischenschichtisolierfilm 17. In der vorliegenden bevorzugten Ausführungsform kann der Kontaktstecker 11 W (Wolfram) enthalten, und die erste Sperrschicht 194 kann ein Material enthalten, das Ti enthält (z. B. eine einschichtige Struktur aus Ti oder eine Schichtstruktur aus Ti und TiN). Die Dicke der ersten Sperrschicht 194 beträgt beispielsweise nicht weniger als 50 nm und nicht mehr als 70 nm.
  • Die erste Sperrschicht 194 hat eine Oberfläche und eine weitere Oberfläche, die so geformt sind, dass sie einer Innenfläche des Source-Grabens 18 und einer oberen Fläche des Zwischenschichtisolierfilms 17 folgen, und stellt einen direkten elektrischen Stromdurchgang zwischen der ersten Sperrschicht 194 und den ersten und zweiten Verunreinigungsbereichen 121, 122 her. Außerdem durchquert die erste Sperrschicht 194 einen Bereich oberhalb des Gate-Grabens 15, der eine Grenze zwischen den benachbarten Transistorzellen 14 darstellt, und erstreckt sich kontinuierlich.
  • Der Kontaktstecker 11 stellt einen elektrischen Stromdurchgang zwischen dem Kontaktstecker 11 und den ersten und zweiten Verunreinigungsbereichen 121, 122 durch die erste Sperrschicht 194 hindurch her. Der Kontaktstecker 11 hat eine obere Fläche 111, die in Richtung der ersten Hauptoberfläche 12A des Halbleiterchips 12 in Bezug auf die obere Fläche des Zwischenschichtisolierfilms 17 konkav ist.
  • Zusätzlich wird eine zweite Sperrschicht 198 auf dem Zwischenschichtisolierfilm 17 gebildet. Die zweite Sperrschicht 198 kann aus einem Material gebildet sein, das Ti enthält (z. B. eine Einzelschichtstruktur aus Ti oder eine Schichtstruktur aus Ti und TiN). Die Dicke der zweiten Sperrschicht 198 entspricht der Dicke der ersten Sperrschicht 194 und beträgt beispielsweise nicht weniger als 50 nm und nicht mehr als 70 nm.
  • Die zweite Sperrschicht 198 hat eine Oberfläche und eine weitere Oberfläche, die so geformt sind, dass sie der oberen Fläche des Zwischenschichtisolierfilms 17 folgen, und stellt einen direkten elektrischen Stromdurchgang zwischen der zweiten Sperrschicht 198 und der Gate-Elektrode 13 an einer hier nicht dargestellten Position her. Zusätzlich hat die zweite Sperrschicht 198 eine Endkante 27, die einer Endkante 26 der ersten Sperrschicht 194 mit einem Abstand dazwischen auf dem Zwischenisolierschicht 17 gegenüberliegt, wie in 5 gezeigt.
  • Die leitende Schicht 19 ist auf dem Zwischenschichtisolierfilm 17 gebildet. Die leitende Schicht 19 hat eine Vielzahl von Abschnitten, die auf dem Zwischenschichtisolierfilm 17 voneinander getrennt sind. In der vorliegenden bevorzugten Ausführungsform kann die leitende Schicht 19 als eine Vielzahl von Abschnitten einen ersten leitenden Abschnitt 200 und einen zweiten leitenden Abschnitt 201 aufweisen. Der erste leitende Abschnitt 200 und der zweite leitende Abschnitt 201 haben obere Flächen, die als der oben erwähnte erste leitende Bereich 51 bzw. der oben erwähnte zweite leitende Bereich 52 ausgebildet sind. Darüber hinaus können der erste leitende Abschnitt 200 und der zweite leitende Abschnitt 201 als Source-Elektrodenschicht und Gate-Elektrodenschicht oder als Source-Elektrodenfilm und Gate-Elektrodenfilm auf der Grundlage ihrer elektrisch zu verbindenden Objekte bezeichnet werden, oder sie können durch die Verwendung von Ordnungszahlen als erste Elektrode und zweite Elektrode bezeichnet werden.
  • Der erste leitende Abschnitt 200 ist aus einer Vielzahl von Schichten gebildet, die nacheinander von dem Zwischenschichtisolierfilm 17 aus geschichtet sind, wie in 4 und 5 gezeigt. In der vorliegenden bevorzugten Ausführungsform kann der erste leitende Abschnitt 200 die erste leitende Schicht 191, eine zweite leitende Schicht 192 und eine dritte leitende Schicht 193 aufweisen. Die erste leitende Schicht 191, die zweite leitende Schicht 192 und die dritte leitende Schicht 193 sind im gesamten Bereich des ersten leitenden Abschnitts 200 in einer Richtung in der Ebene senkrecht zu einer Schichtrichtung des ersten leitenden Abschnitts 200 ausgebildet und liegen jeweils an einer Endfläche 28 des ersten leitenden Abschnitts 200 frei. Mit anderen Worten, die Grenzen zwischen der ersten, zweiten und dritten leitenden Schicht 191, 192 und 193 liegen an der Endfläche 28 frei. Außerdem kann die Endfläche 28 mit der Endkante 26 der ersten Sperrschicht 194 bündig sein.
  • Die erste leitende Schicht 191 ist auf dem Zwischenschichtisolierfilm 17 so ausgebildet, dass sie den Kontaktstecker 11 bedeckt. Die erste leitende Schicht 191 grenzt an die obere Fläche 111 des Kontaktsteckers 11 auf dem Source-Graben 18 und an die erste Sperrschicht 194 auf dem Zwischenschichtisolierfilm 17 an. Daher ist ein Teil der ersten Sperrschicht 194 zwischen dem Zwischenschichtisolierfilm 17 und der ersten leitenden Schicht 191 eingebettet. Die erste leitende Schicht 191 stellt einen elektrischen Stromdurchgang zwischen der ersten leitenden Schicht 191 und den ersten und zweiten Verunreinigungsbereichen 121, 122 durch die erste Sperrschicht 194 und den Kontaktstecker 11 her. Die erste leitende Schicht 191 kann aus einem Material gebildet sein, das Al enthält, in der vorliegenden bevorzugten Ausführungsform beispielsweise AlCu. Außerdem kann die Dicke der ersten leitenden Schicht 191 gleich oder geringer als beispielsweise 2,5 um sein.
  • Die zweite leitende Schicht 192 wird auf der ersten leitenden Schicht 191 gebildet, wobei die dritte leitende Schicht 193 zwischen der zweiten leitenden Schicht 192 und der ersten leitenden Schicht 191 liegt. Die zweite leitende Schicht 192 ist eine leitende Schicht der Oberfläche, die die äußerste Oberfläche des ersten leitenden Teils 200 darstellt und mit der der oben erwähnte erste Draht 8 verbunden ist. Daher liegt eine obere Fläche der zweiten leitenden Schicht 192 als erstes Pad 7 frei. Die zweite leitende Schicht 192 stellt einen elektrischen Stromdurchgang zwischen der zweiten leitenden Schicht 192 und den ersten und zweiten Verunreinigungsbereichen 121, 122 durch die erste Sperrschicht 194, den Kontaktstecker 11, die dritte leitende Schicht 193 und die erste leitende Schicht 191 her. Die zweite leitende Schicht 192 kann aus demselben Material wie die erste leitende Schicht 191 (z. B. aus einem Material, das Al enthält) gebildet sein und ist in der vorliegenden bevorzugten Ausführungsform aus AlCu. Außerdem ist die Dicke der zweiten leitenden Schicht 192 geringer als die Dicke der ersten leitenden Schicht 191 und kann beispielsweise nicht weniger als 2 um und nicht mehr als 4,5 um betragen.
  • Die dritte leitende Schicht 193 wird zwischen der ersten leitenden Schicht 191 und der zweiten leitenden Schicht 192 gebildet und ist zwischen der ersten leitenden Schicht 191 und der zweiten leitenden Schicht 192 eingebettet. Die dritte leitende Schicht 193 ist beispielsweise aus einem Material gebildet, das härter als Cu (Kupfer) ist und Ti und/oder W enthält. In der vorliegenden bevorzugten Ausführungsform hat die dritte leitende Schicht 193 eine Schichtstruktur (Ti/TiN), in der Ti und TiN in nacheinander von einer Grenze zwischen der dritten leitenden Schicht 193 und der ersten leitenden Schicht 191 geschichtet sind. Die Dicke der dritten leitenden Schicht 193 ist gleich oder geringer als die Dicke der ersten Sperrschicht 194 und beträgt beispielsweise 70 nm oder weniger.
  • Die obere Fläche 111 des Kontaktsteckers 11 ist, wie oben beschrieben, zur Oberseite des Zwischenschichtisolierfilms 17 hin konkav geformt. Daher kann sich ein konkaver Abschnitt 202 an einer Stelle der Oberseite der ersten leitenden Schicht 191 ausbilden, die der oberen Fläche 111 in Schichtrichtung des ersten leitenden Abschnitts 200 gegenüberliegt. Zusätzlich kann sich ein konkaver Abschnitt 203 an einer Stelle der Oberseite der zweiten leitenden Schicht 192 ausbilden, die der oberen Fläche 111 in Schichtrichtung des ersten leitenden Abschnitts 200 zugewandt ist. Ferner kann sich ein konkaver Abschnitt 204 an einer Stelle der Oberseite der dritten leitenden Schicht 193 ausbilden, die der oberen Fläche 111 in Schichtrichtung des ersten leitenden Abschnitts 200 zugewandt ist.
  • Mit anderen Worten, ein Teil der Grenzfläche zwischen der ersten leitenden Schicht 191 und der dritten leitenden Schicht 193 kann selektiv in Richtung des Source-Graben 18 vorstehen. Außerdem kann ein Teil der Grenzfläche zwischen der dritten leitenden Schicht 193 und der zweiten leitenden Schicht 192 selektiv in Richtung des Source-Grabens 18 vorstehen.
  • Wie so beschrieben, hat der erste leitende Abschnitt 200 eine Struktur, bei der die dritte leitende Schicht 193 zwischen der ersten leitenden Schicht 191 und der zweiten leitenden Schicht 192 liegt. Daher kann in der vorliegenden bevorzugten Ausführungsform die dritte leitende Schicht 193 als erste Zwischenschicht bezeichnet werden, und die erste leitende Schicht 191 kann als erste untere leitende Schicht bezeichnet werden, und die zweite leitende Schicht 192 kann als zweite obere leitende Schicht bezeichnet werden. Darüber hinaus kann die dritte leitende Schicht 193 eine Spannung lösen, wenn ein Cu-Draht mit der zweiten leitenden Schicht 192 verbunden wird, wie später beschrieben wird. Die dritte leitende Schicht 193 kann daher auch als erste Entspannungsschicht (Pufferschicht) oder als erste spannungsabbauende Schicht bezeichnet werden.
  • Der zweite leitende Abschnitt 201 kann aus einer Vielzahl von Schichten gebildet werden, die nacheinander von dem Zwischenschichtisolierfilm 17 geschichtet sind, wie in 5 dargestellt. In der vorliegenden bevorzugten Ausführungsform kann der zweite leitende Abschnitt 201 eine vierte leitende Schicht 195, eine fünfte leitende Schicht 196 und eine sechste leitende Schicht 197 aufweisen. Die vierte leitende Schicht 195, die fünfte leitende Schicht 196 und die sechste leitende Schicht 197 sind im gesamten Bereich des zweiten leitenden Abschnitts 201 in einer Richtung in der Ebene senkrecht zu einer Schichtrichtung des zweiten leitenden Abschnitts 201 ausgebildet und liegen jeweils an einer Endfläche 29 des zweiten leitenden Abschnitts 201 frei. Mit anderen Worten, die Grenzen zwischen der vierten, fünften und sechsten leitenden Schicht 195, 196 und 197 liegen zur Endfläche 29 hin frei. Außerdem kann die Endfläche 29 mit der Endkante 27 der zweiten Sperrschicht 198 bündig sein. Darüber hinaus ist die Endfläche 29 des zweiten leitenden Abschnitts 201 der Endfläche 28 des ersten leitenden Abschnitts 200 über einen Zwischenraum hinweg zugewandt.
  • Die vierte leitende Schicht 195 wird auf dem Zwischenschichtisolierfilm 17 gebildet. Die vierte leitende Schicht 195 ist an einer Stelle (nicht dargestellt) mit der Gate-Elektrode 13 zusammenhängend und ist mit der zweiten Sperrschicht 198 auf dem Zwischenschichtisolierfilm 17 zusammenhängend. Daher ist ein Teil der zweiten Sperrschicht 198 zwischen dem Zwischenschichtisolierfilm 17 und der vierten leitenden Schicht 195 eingebettet. Die vierte leitende Schicht 195 stellt einen elektrischen Stromdurchgang zwischen der vierten leitenden Schicht 195 und der Gate-Elektrode 13 durch die zweite Sperrschicht 198 her. Die vierte leitende Schicht 195 kann z. B. aus einem Material gebildet sein, das Al enthält, in der vorliegenden bevorzugten Ausführungsform bspw. AlCu. Außerdem entspricht die Dicke der vierten leitenden Schicht 195 der Dicke der ersten leitenden Schicht 191 und kann beispielsweise 2,5 um oder weniger betragen.
  • Die fünfte leitende Schicht 196 wird auf der vierten leitenden Schicht 195 gebildet, wobei die sechste leitende Schicht 197 zwischen der fünften leitenden Schicht 196 und der vierten leitenden Schicht 195 liegt. Die fünfte leitende Schicht 196 ist eine leitende Schicht der Oberfläche, die eine äußerste Oberfläche des zweiten leitenden Abschnitts 201 ist und eine Schicht, mit der der oben erwähnte zweite Draht 10 verbunden ist. Daher liegt eine obere Fläche der fünften leitenden Schicht 196 als zweites Pad 9 frei. Die fünfte leitende Schicht 196 stellt einen elektrischen Stromdurchgang zwischen der fünften leitenden Schicht 196 und der Gate-Elektrode 13 durch die zweite Sperrschicht 198, die vierte leitende Schicht 195 und die sechste leitende Schicht 197 her. Die fünfte leitende Schicht 196 ist aus demselben Material gebildet wie die vierte leitende Schicht 195 (z. B. aus einem Material, das Al enthält) und ist in der vorliegenden bevorzugten Ausführungsform aus AlCu. Außerdem ist die Dicke der fünften leitenden Schicht 196 geringer als die Dicke der vierten leitenden Schicht 195 und kann beispielsweise nicht weniger als 2 µm und nicht mehr als 4,5 um betragen. Außerdem kann die Dicke der fünften leitenden Schicht 196 gleich der Dicke der zweiten leitenden Schicht 192 sein.
  • Die sechste leitende Schicht 197 wird zwischen der vierten leitenden Schicht 195 und der fünften leitenden Schicht 196 gebildet und ist zwischen der vierten leitenden Schicht 195 und der fünften leitenden Schicht 196 eingebettet. Die sechste leitende Schicht 197 ist beispielsweise aus einem Material gebildet, das härter als Cu (Kupfer) ist und mindestens Ti und/oder W enthält. In der vorliegenden bevorzugten Ausführungsform hat die sechste leitende Schicht 197 eine Schichtstruktur (Ti/TiN), in der Ti und TiN nacheinander von einer Grenze zwischen der sechsten leitenden Schicht 197 und der vierten leitenden Schicht 195 geschichtet sind. Die Dicke der sechsten leitenden Schicht 197 ist gleich oder geringer als die Dicke der zweiten Sperrschicht 198 und beträgt beispielsweise 70 nm oder weniger. Außerdem kann die Dicke der sechsten leitenden Schicht 197 gleich der Dicke der dritten leitenden Schicht 193 sein.
  • Wie beschrieben, hat der zweite leitende Abschnitt 201 eine Struktur, bei der die sechste leitende Schicht 197 zwischen der vierten leitenden Schicht 195 und der fünften leitenden Schicht 196 liegt. Daher kann in der vorliegenden bevorzugten Ausführungsform die sechste leitende Schicht 197 auch als zweite Zwischenschicht, die vierte leitende Schicht 195 als zweite untere leitende Schicht und die fünfte leitende Schicht 196 als zweite obere leitende Schicht bezeichnet werden. Darüber hinaus löst die sechste leitende Schicht 197 eine Spannung, wenn ein Cu-Draht mit der fünften leitenden Schicht 196 verbunden wird, wie später beschrieben. Daher kann die sechste leitende Schicht 197 auch als zweite entspannende Schicht (Pufferschicht) oder als zweite spannungsabbauende Schicht bezeichnet werden.
  • Darüber hinaus können die vierte leitende Schicht 195, die fünfte leitende Schicht 196 und die sechste leitende Schicht 197 im Gegensatz zur ersten leitenden Schicht 191, zur zweiten leitenden Schicht 192 und zur dritten leitenden Schicht 193 jeweils Oberseiten haben, die flach sind und auf denen die konkaven Abschnitte 202 bis 204 nicht ausgebildet sind.
  • Die Isolierfilm 62 wird auf dem Zwischenschichtisolierfilm 17 gebildet, so dass sie die leitende Schicht 19 bedeckt. Die Endfläche 28 des ersten leitenden Abschnitts 200, die Endkante 26 der ersten Sperrschicht 194, die obere Fläche des Zwischenschichtisolierfilms 17, die Endkante 27 der zweiten Sperrschicht 198 und die Endfläche 29 des zweiten leitenden Abschnitts 201 sind in einem Grenzabschnitt zwischen dem ersten leitenden Abschnitt 200 und dem zweiten leitenden Abschnitt 201 einstückig bedeckt. Der Isolierfilm 62 kann aus einem Material mit isolierenden Eigenschaften gebildet sein, z. B. SiN usw. Der Isolierfilm 62 ist ein Film, der die äußerste Oberfläche des Halbleiterchips 12 schützt und kann daher z. B. auch als Oberflächenschutzfilm oder Oberflächenisolierfilm bezeichnet werden. Der Isolierfilm 62 hat eine obere Fläche, die als der oben erwähnte isolierende Bereich 6 ausgebildet ist. Außerdem sind in dem Isolierfilm 62 eine erste Öffnung 621, die einen Teil des ersten leitenden Abschnitts 200 als erstes Pad 7 freilegt, und eine zweite Öffnung 622, die einen Teil des zweiten leitenden Abschnitts 201 als zweites Pad 9 freilegt, ausgebildet. Das erste Pad 7 kann den konkaven Abschnitt 203 der zweiten leitenden Schicht 192 enthalten.
  • 6 ist eine Ansicht, die einen verbundenen (gebondeten) Zustand des ersten Drahtes 8 des Halbleiterbauelements 1 gemäß der ersten bevorzugten Ausführungsform der vorliegenden Offenlegung zeigt. 7 ist eine Ansicht, die einen verbundenen Zustand des zweiten Drahtes 10 des Halbleiterbauelements 1 gemäß der ersten bevorzugten Ausführungsform der Offenlegung zeigt. Aus Gründen der Übersichtlichkeit sind nur einige der in 4 und 5 gezeigten Bestandteile, die zur Beschreibung der verbundenen Zustände des ersten und zweiten Drahtes 8 und 10 notwendig sind, in 6 und 7 dargestellt.
  • Ein verbundener Zustand des ersten Drahtes 8 des Halbleiterbauelements 1 gemäß der ersten bevorzugten Ausführungsform wird unter Bezugnahme auf 6 beschrieben.
  • Der erste Draht 8 ist mit der zweiten leitenden Schicht 192 verbunden (gebondet). Der erste Draht 8 hat einen Fügeabschnitt/Bondingabschnitt 83, der an die zweite leitende Schicht 192 angrenzt. Der Fügeabschnitt 83 kann durch sogenanntes „Ball Bonding“ gebildet sein. Der Fügeabschnitt 83 ist mit der zweiten leitenden Schicht 192 in einem Abstand von einer Grenze 85 zwischen der zweiten leitenden Schicht 192 und der dritten leitenden Schicht 193 in der Schichtrichtung des ersten leitenden Abschnitts 200 verbunden. Daher befindet sich ein Teil der zweiten leitenden Schicht 192 zwischen einer Fügefläche/Bondingfläche 84 des Fügeabschnitts 83 und der Grenze 85. Der Fügeabschnitt 83 kommt nicht in direkten Kontakt mit der dritten leitenden Schicht 193.
  • Die Fügefläche 84 des ersten Drahtes 8 hat einen Durchmesser φ3, der größer ist als der Durchmesser φ1 des ersten Drahtes 8. Der Durchmesser φ3 der Fügefläche 84 beträgt z. B. nicht weniger als 150 um und nicht mehr als 160 um. Daher kann die Fügefläche 84 des ersten Drahtes 8 die Kontaktstecker 11 (Source-Gräben 18) abdecken, deren Anzahl nicht weniger als 100 und nicht mehr als 200 in der Schichtrichtung des ersten leitenden Teils 200 beträgt. Der Übersichtlichkeit halber ist der Source-Graben 18 in einem großen Verhältnis zum ersten Draht 8 in 6 dargestellt.
  • Darüber hinaus weist die zweite leitende Schicht 192 einen Bereich auf, der an die Fügefläche 84 des ersten Drahts 8 angrenzt und der selektiv konkav ist, wobei der Umfang des Bereichs selektiv erhöht ist. In der vorliegenden bevorzugten Ausführungsform kann die zweite leitende Schicht 192 einen Fügeabschnitt 86, der zwischen der Fügefläche 84 des ersten Drahts 8 und der dritten leitenden Schicht 193 liegt, und einen um den Fügeabschnitt 86 herum gebildeten erhöhten Abschnitt 87 aufweisen. Die Dicke T1 des Fügeabschnitts 86 (Abstand von der Grenze 85 zur Fügefläche 84) ist kleiner als die Dicke T2 des erhöhten Abschnitts 87 (Abstand von der Grenze 85 zu einem oberen Teil des erhöhten Abschnitts 87) .
  • Als Nächstes wird ein verbundener Zustand des zweiten Drahtes 10 des Halbleiterbauelements 1 gemäß der ersten bevorzugten Ausführungsform unter Bezugnahme auf 7 beschrieben.
  • Der zweite Draht 10 ist mit der fünften leitenden Schicht 196 verbunden. Der zweite Draht 10 hat einen Fügeabschnitt 88, der an die fünfte leitende Schicht 196 angrenzt. Der Fügeabschnitt 88 kann durch sogenanntes „Ball Bonding“ gebildet sein. Der Fügeabschnitt 88 ist mit der fünften leitenden Schicht 196 in einem Abstand von einer Grenze 89 zwischen der zweiten leitenden Schicht 196 und der sechsten leitenden Schicht 197 in der Schichtrichtung des zweiten leitenden Abschnitts 201 verbunden. Daher befindet sich ein Teil der fünften leitenden Schicht 196 zwischen einer Fügefläche 90 des Fügeabschnitts 88 und der Grenze 89. Der Fügeabschnitt 88 kommt nicht in direkten Kontakt mit der sechsten leitenden Schicht 197.
  • Außerdem hat die Fügefläche 90 des zweiten Drahtes 10 einen Durchmesser φ4, der größer ist als der Durchmesser φ2 des zweiten Drahtes 10. Der Durchmesser φ4 der Fügefläche 90 beträgt z. B. nicht weniger als 150 um und nicht mehr als 160 um.
  • Darüber hinaus weist die fünfte leitende Schicht 196 einen Bereich auf, der an die Fügefläche 90 des zweiten Drahtes 10 angrenzt und der selektiv konkav ist, und wobei der Umfang des Bereichs selektiv erhöht ist. In der vorliegenden bevorzugten Ausführungsform kann die fünfte leitende Schicht 196 einen Fügeabschnitt 91, der zwischen der Fügefläche 90 des zweiten Drahtes 10 und der sechsten leitenden Schicht 197 liegt, und einen erhöhten Abschnitt 92, der um den Fügeabschnitt 91 herum ausgebildet ist, aufweisen. Die Dicke T3 des Fügeabschnitts 91 (Abstand von der Grenze 89 zur Fügefläche 90) ist kleiner als die Dicke T4 des erhöhten Abschnitts 92 (Abstand von der Grenze 89 zu einem oberen Teil des erhöhten Abschnitts 92).
  • Wie oben beschrieben, wird bei dem Halbleiterbauelement 1 ein Cu-Draht als erster Draht 8 verwendet. Wenn ein Au-Draht als Bonddraht verwendet wird, können die Kosten für Au hoch und je nach Preisschwankungen unbeständig sein, und es kann leicht zum Ablösen (engl. debondig) des Drahtes kommen, da es zwischen Gold und Aluminium in einer Hochtemperaturumgebung zu einem Verbundwachstum kommt. Zudem, wenn ein Al-Draht als Bonddraht verwendet wird, kann es in einer Umgebung mit hohen Temperaturen leicht zur Rekristallisation kommen, da Aluminium einen vergleichsweise niedrigen Schmelzpunkt hat. Die Verwendung des Cu-Drahtes als erster Draht ermöglicht die Herstellung eines Halbleiterbauelements mit höherer Zuverlässigkeit als bei Verwendung eines Au- oder Al-Drahtes.
  • Andererseits wird der erste Draht 8 mit der zweiten leitenden Schicht 192 durch Festphasenbonden verbunden (gebondet), z. B. durch Festphasendiffusionsbonden, Reibungspressschweißen oder Ultraschallfügen. Daher wird eine Bauelementstruktur, die die Transistorzelle 14 enthält, aufgrund der Wärme, die erzeugt wird, wenn der erste Draht 8 (Cu-Draht) mit der zweiten leitenden Schicht 192 mittels eines Festphasenübergangs verbunden wird, aufgrund einer Belastung, die in der Schichtrichtung der leitenden Schicht 19 wirkt, und aufgrund einer Belastung, die durch Schwingungen erzeugt wird, die in eine Richtung senkrecht zur Schichtrichtung der leitenden Schicht 19 wirken, belastet.
  • In diesem Zusammenhang ist in der vorliegenden bevorzugten Ausführungsform die dritte leitende Schicht 193 zwischen der ersten leitenden Schicht 191 und der zweiten leitenden Schicht 192 unterhalb des ersten leitenden Bereichs 51 ausgebildet. Daher wird eine Kraft, die ausgeübt wird, wenn der erste Draht 8 (Cu-Draht) mit der zweiten leitenden Schicht 192 verbunden wird, durch die dritte leitende Schicht 193 verringert. Auf diese Weise kann die Belastung auf die Bauelementstruktur einschließlich der Transistorzelle 14 verringert werden, wodurch ein Halbleiterbauelement 1 mit hoher Zuverlässigkeit bereitgestellt werden kann.
  • Wenn darüber hinaus in der ersten Hauptoberfläche 12A des Halbleiterchips 12 ein konkaver Abschnitt, wie der Source-Graben 18, gebildet wird, wie in der vorliegenden bevorzugten Ausführungsform gezeigt ist, kann es sein, dass sich die Form dieses konkaven Abschnitts auf die erste und zweite leitende Schicht 191 und 192 überträgt. Zum Beispiel kann es sein, dass die obere Fläche 111 des Kontaktsteckers 11, die sich konkav ausbildet, durch Einbetten eines leitenden Materials in den Source-Graben 18 gebildet wird, wie in 4 und 5 gezeigt. Zudem kann es sein, dass die Form dieser oberen Fläche 111 als konkaver Abschnitt 202 in die erste leitende Schicht 191 und als konkaver Abschnitt 203 in die zweite leitende Schicht 192 übernommen wird. Wenn sich die konkaven Abschnitte 202 und 203 auf diese Weise ausbilden, besteht die Sorge, dass die Belastung durch Spannung, die beim Bonden des Cu-Drahtes entsteht, größer wird, als wenn diese konkaven Abschnitte nicht geformt werden, und dass Risse entstehen, z. B. in dem Zwischenschichtisolierfilm 17 usw., direkt unter der leitenden Schicht 19. Das Halbleiterbauelement 1 gemäß der vorliegenden bevorzugten Ausführungsform ist auch für eine Struktur geeignet, bei der eine Belastung durch solche Beanspruchung gegeben ist, und im Ergebnis wird erreicht, ein Halbleiterbauelement 1 mit hoher Zuverlässigkeit bereitzustellen.
  • Darüber hinaus kann eine Belastung durch Spannung, die beim Bonden eines Cu-Drahtes erzeugt wird, in einer miniaturisierten Struktur, in der die Source-Gräben 18 mit einem Abstand P2 von 1 um oder weniger angeordnet sind, leicht groß werden, und dennoch kann ein solches Problem gelöst werden, indem ein Halbleiterbauelement 1 gemäß der vorliegenden bevorzugten Ausführungsform verwendet wird.
  • Darüber hinaus ist die dritte leitende Schicht 193, die eine obere Schicht ist und sich relativ nahe an der Fügefläche 84 des ersten Drahtes 8 befindet, in Bezug auf die Dicke der dritten leitenden Schicht 193 und der ersten Sperrschicht 194, die leitende Schichten sind, die härter als Cu (Kupfer) sind, dünner ausgebildet als die erste Sperrschicht 194, die eine untere Schicht ist und weiter von der Fügefläche 84 entfernt ist als die dritte leitende Schicht 193. Dadurch kann die dritte leitende Schicht 193 durch einen Stoß, der beim Bonden des ersten Drahtes 8 verursacht wird, leicht gebrochen werden. Dadurch ist es möglich, Spannungen, die beim Bonden des ersten Drahtes 8 entstehen, über die gesamte erste leitende Schicht 191 zu verteilen und somit ein Halbleiterbauelement mit höherer Zuverlässigkeit zu schaffen.
  • Außerdem weist die leitende Schicht auf dem Halbleiterchip 12 bei dem Halbleiterbauelement 1 eine Schichtstruktur auf, in der die erste Sperrschicht 194 (Ti/TiN), die erste leitende Schicht 191 (AlCu), die dritte leitende Schicht 193 (Ti/TiN) und die zweite leitende Schicht 192 (AlCu) in dieser Reihenfolge geschichtet sind. Mit anderen Worten, auf den Halbleiterchip 12 werden abwechselnd Schichten aus zwei Arten von leitenden Materialien geschichtet. Auf diese Weise können sich Spannungen in diesen leitenden Schichten gegenseitig aufheben, wodurch die auf den Halbleiterchip 12 einwirkenden Spannungen (z. B. Filmspannungen) verringert werden können. Dies ermöglicht es, einer Verformung des Halbleiterchips 12 entgegenzuwirken und somit ein Halbleiterbauelement 1 mit hoher Zuverlässigkeit zu schaffen.
  • Ebenso ist die sechste leitende Schicht 197 zwischen der vierten leitenden Schicht 195 und der fünften leitenden Schicht 196 unterhalb des zweiten leitenden Bereichs 52 gebildet. Dadurch kann die sechste leitende Schicht 197 eine Kraft verringern, die beim Bonden des zweiten Drahtes 10 (Cu-Draht) mit der fünften leitenden Schicht 196 wirkt.
  • Als Nächstes wird ein Verfahren zur Herstellung des Halbleiterbauelements 1 unter Bezugnahme auf die 8A und 8B bis 18A und 18B beschrieben. 8A und 8B bis 18A und 18B sind Längsschnittansichten, die einen Teil des Herstellungsprozesses des Halbleiterbauelements 1 in der Reihenfolge der Prozessschritte zeigen. 8A bis 18A sind jeweils eine Längsschnittansicht eines Teils, das der Linie IV-IV von 2 entspricht. 8B bis 18B sind jeweils eine Längsschnittansicht eines Teils, das der Linie V-V in 3 entspricht.
  • Unter Bezugnahme auf 8A und 8B wird zunächst ein Halbleiterwafer (nicht dargestellt) vorbereitet, um das Halbleiterbauelement 1 herzustellen. Anschließend wird eine p-artige Epitaxieschicht 60 auf dem Halbleiterwafer gebildet. Eine erste Hauptoberfläche der Epitaxieschicht und eine zweite Hauptoberfläche auf der ihr gegenüberliegenden Seite können jeweils der ersten Hauptoberfläche 12A und der zweiten Hauptoberfläche 12B entsprechen. Als Nächstes werden eine p-artige Verunreinigung und eine n-artige Verunreinigung selektiv in einen Oberflächenschichtabschnitt der ersten Hauptoberfläche 12A der Epitaxieschicht 60 injiziert, und ein erster p-artiger Verunreinigungsbereich 121 und ein zweiter n-artiger Verunreinigungsbereich 122 gebildet. Zusätzlich wird im verbleibenden Bereich der Epitaxieschicht 60 ein dritter p-artiger Verunreinigungsbereich 123 gebildet. Auf diese Weise entsteht der Halbleiterchip 12 mit der Epitaxieschicht 60.
  • Als Nächstes wird, wie in 9A und 9B zu sehen, der Gate-Graben 15 gebildet. Beispielsweise wird ein Fotolack (nicht dargestellt) auf der ersten Hauptoberfläche 12A des Halbleiterchips 12 gebildet, und der Gate-Graben 15 wird selektiv durch Ätzen durch den Fotolack gebildet.
  • Als Nächstes werden die erste Hauptoberfläche 12A des Halbleiterchips 12 und die Innenfläche des Gate-Grabens 15 durch Wärmebehandlung (z.B. durch ein thermisches Oxidationsverfahren oder ähnliches) oxidiert (siehe 10A und 10B). Der Gate-Isolierfilm 16 wird also auf der ersten Hauptoberfläche 12A und der Innenfläche des Gate-Grabens 15 gebildet.
  • Als Nächstes wird die Gate-Elektrode 13 gebildet (siehe 11A und 11B). Auf dem Gate-Isolierfilm 16 wird ein Polysiliziumfilm gebildet, z. B. durch ein CVD-Verfahren. Danach werden überflüssige Teile des Polysiliziumfilms durch Ätzen oder ähnliches entfernt, wodurch die Gate-Elektrode 13 gebildet wird.
  • Als Nächstes wird der Zwischenschichtisolierfilm 17 auf der ersten Hauptoberfläche 12A gebildet, um den Gate-Isolierfilm 16 und die Gate-Elektrode 13 zu bedecken, z.B. durch das CVD-Verfahren.
  • Als Nächstes werden, wie in 13A und 13B dargestellt, in den Zwischenschichtisolierfilm 17, den Gate-Isolierfilm 16, den ersten Verunreinigungsbereich 121 und den zweiten Verunreinigungsbereich 122 teilweise geätzt, wodurch der Source-Graben 18 gebildet wird.
  • Als Nächstes wird eine erste Sperrmaterialschicht 300 gebildet (siehe 14A und 14B). Die erste Sperrmaterialschicht 300 wird durch Abscheidung eines Elektrodenmaterials gebildet, z. B. durch ein Sputter-Verfahren oder ähnliches. Die erste Sperrmaterialschicht 300 kann beispielsweise aus einem Material gebildet sein, das Ti enthält. Als erste Sperrmaterialschicht 300 kann zunächst ein Ti-Film durch das Sputter-Verfahren gebildet werden und anschließend ein TiN-Film auf dem Ti-Film durch das Sputter-Verfahren. Das Ergebnis kann eine geschichtete Struktur sein, aus dem Ti-Film und dem TiN-Film. Die erste Sperrmaterialschicht 300 wird kontinuierlich zwischen der Innenfläche des Source-Grabens 18 und der oberen Fläche des Zwischenschichtisolierfilms 17 gebildet, so dass sie an diese Flächen angrenzt.
  • Als Nächstes wird, wie in 15A und 15B zu sehen, der Kontaktstecker 11 in den Source-Graben 18 ausgebildet. Auf der ersten Sperrmaterialschicht 300 wird ein Elektrodenmaterial abgeschieden, z. B. nach einem CVD-Verfahren oder ähnlichem. Danach werden überflüssige Teile dieses Elektrodenmaterials durch Ätzen oder Ähnliches entfernt, und das auf dem Source-Graben 18 verbleibende Elektrodenmaterial wird als Kontaktstecker 11 ausgebildet. Der Kontaktstecker 11 kann z. B. aus einem Material mit W gebildet sein.
  • Als Nächstes wird eine erste Schicht aus leitendem Material (301) gebildet (siehe 16A und 16B). Auf der ersten Sperrmaterialschicht 300 und auf dem Kontaktstecker 11 wird ein Elektrodenmaterial abgeschieden, z. B. nach einem Sputter-Verfahren oder ähnlichem, wodurch die erste Schicht aus leitendem Material 301 gebildet wird. Die erste Schicht aus leitendem Material 301 kann z. B. AlCu enthalten.
  • Als Nächstes wird eine zweite Sperrmaterialschicht 302 gebildet (siehe 17A und 17B). Die zweite Sperrmaterialschicht 302 kann zum Beispiel aus einem Material gebildet sein, das Ti enthält. Als zweite Sperrmaterialschicht 302 kann zunächst ein Ti-Film durch das Sputter-Verfahren gebildet werden und anschließend ein TiN-Film auf dem Ti-Film durch das Sputter-Verfahren. Das Ergebnis kann eine geschichtete Struktur sein, aus dem Ti-Film und dem TiN-Film. Wenn das gleiche Material wie für die erste Sperrmaterialschicht 300 auch für die zweite Sperrmaterialschicht 302 verwendet wird, kann das Material gemeinsam genutzt werden, wodurch die Rentabilität des Halbleiterbauelements 1 verbessert werden kann.
  • Als Nächstes wird, wie in den 18A und 18B dargestellt, eine zweite Schicht aus leitendem Material 303 gebildet. Die zweite Schicht aus leitendem Material 303 wird durch Aufbringen eines Elektrodenmaterials auf die zweite Sperrmaterialschicht 302 gebildet, z. B. mittels dem Sputter-Verfahren oder ähnlichem. Die zweite Schicht aus leitendem Material 303 kann beispielsweise AlCu enthalten. Wenn das gleiche Material für die erste Schicht aus leitendem Material 301 auch für die zweite Schicht aus leitendem Material 303 verwendet wird, kann das Material gemeinsam genutzt werden, wodurch die Rentabilität des Halbleiterbauelements 1 verbessert werden kann.
  • Als Nächstes werden, wie in 18B dargestellt, die zweite Schicht aus leitendem Material 303, die zweite Sperrmaterialschicht 302, die erste Schicht aus leitendem Material 301 und die erste Sperrmaterialschicht 300 selektiv geätzt, wodurch diese Schichten 300 bis 303 in mehrere Bereiche aufgeteilt werden. Auf diese Weise werden der erste leitende Abschnitt 200 und der zweite leitende Abschnitt 201 der leitenden Schicht 19 gebildet. Danach wird ein isolierendes Material so abgeschieden, dass es die leitende Schicht 19 bedeckt, und dieses isolierende Material wird selektiv geätzt, so dass der Isolierfilm 62 mit der ersten Öffnung 621 und der zweiten Öffnung 622 entsteht.
  • Als Nächstes wird eine Drain-Elektrodenschicht (nicht gezeigt) auf der Rückseite des Halbleiterwafers durch ein Aufdampfverfahren, ein Sputter-Verfahren, ein Plattierungsverfahren oder ähnliches gebildet, und dann wird eine Vielzahl von Halbleiterbauelementen 1 aus dem Halbleiterwafer ausgeschnitten. Das Halbleiterbauelement 1 wird durch ein Verfahren hergestellt, das die vorgenannten Schritte aufweist.
  • [Zweite bevorzugte Ausführungsform]
  • Als Nächstes wird eine Querschnittsstruktur eines Halbleiterbauelements 20 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Offenlegung unter Bezugnahme auf 19 beschrieben. 19 ist eine schematische Querschnittsansicht des Halbleiterbauelements 20 gemäß der zweiten bevorzugten Ausführungsform der vorliegenden Offenlegung.
  • Das Halbleiterbauelement 1 der oben genannten ersten bevorzugten Ausführungsform hat einen MISFET mit einer Gate-Grabenstruktur als Bauelementstruktur, während das Halbleiterbauelement 20 einen MISFET mit einer planaren Gate-Struktur hat.
  • Der zweite Verunreinigungsbereich 122 wird selektiv an dem Oberflächenschichtabschnitt der ersten Hauptoberfläche 12A des Halbleiterchips 12 unterhalb des ersten leitenden Bereichs 51 in der Halbleiteranordnung 20 gebildet. Die zweiten Verunreinigungsbereiche 122 sind in einem gewissen Abstand zueinander angeordnet. Der erste Verunreinigungsbereich 121 wird an dem Oberflächenschichtabschnitt des zweiten Verunreinigungsbereichs 122 in einem Abstand von einer peripheren Kante des zweiten Verunreinigungsbereichs 122 in Richtung des Inneren des zweiten Verunreinigungsbereichs 122 gebildet. Der erste Verunreinigungsbereich 121 ist z. B. ringförmig ausgebildet. Ein Teil des zweiten Verunreinigungsbereichs 122 ist als Kontaktabschnitt 125 von der ersten Hauptoberfläche 12A durch einen zentralen Teil des ersten Verunreinigungsbereichs 121 freigelegt. Darüber hinaus ist ein Bereich zwischen einer peripheren Kante des ersten Verunreinigungsbereichs 121 und der peripheren Kante des zweiten Verunreinigungsbereichs 122 ein Kanalbereich 126 in dem zweiten Verunreinigungsbereich 122.
  • Wie so beschrieben, wird eine Transistorzelle 25 des Halbleiterbauelements 20 durch jeden der zweiten Verunreinigungsbereiche 122 und durch den ersten Verunreinigungsbereich 121 innerhalb dieses zweiten Verunreinigungsbereichs 122 definiert. Das Anordnungsmuster der Transistorzellen 25 kann wie bei der ersten bevorzugten Ausführungsform gestaffelt, matrixförmig, streifenförmig usw. ausgebildet sein.
  • Der dritte Verunreinigungsbereich 123 wird am Oberflächenschichtabschnitt der zweiten Hauptoberfläche 12B des Halbleiterchips 12 so ausgebildet, dass er mit dem zweiten Verunreinigungsbereich 122 fortlaufend ist. Außerdem ist ein Teil des dritten Verunreinigungsbereichs 123 an der ersten Hauptoberfläche 12A durch einen Zwischenraum zwischen den benachbarten zweiten Verunreinigungsbereichen 122 freigelegt.
  • Der Gate-Isolierfilm 16 ist auf der ersten Hauptoberfläche 12A des Halbleiterchips 12 so ausgebildet, dass sie den Kanalbereich 126 bedeckt. Der Gate-Isolierfilm 16 überspannt die angrenzenden zweiten Verunreinigungsbereiche 122. Die Gate-Elektrode 13 ist auf dem Gate-Isolierfilm 16 ausgebildet und liegt dem Kanalbereich 126 gegenüber, wobei der Gate-Isolierfilm 16 zwischen der Gate-Elektrode 13 und dem Kanalbereich 126 liegt.
  • Der Zwischenschichtisolierfilm 17 ist auf der ersten Hauptoberfläche 12A des Halbleiterchips 12 so ausgebildet, dass er die Gate-Elektrode 13 bedeckt. Der Zwischenschichtisolierfilm 17 weist ein Kontaktloch 127 auf, das den ersten Verunreinigungsbereich 121 und den zweiten Verunreinigungsbereich 122 (Kontaktabschnitt 125) freilegt.
  • Die erste Sperrschicht 194 hat eine Oberfläche und eine weitere Oberfläche, die so geformt sind, dass sie einer Innenfläche des Kontaktlochs 127 und der oberen Fläche der Zwischenisolierschicht 17 folgen. Die Sperrschicht 194 stellt einen direkten elektrischen Stromdurchgang zwischen der ersten Sperrschicht 194 und den ersten und zweiten Verunreinigungsbereichen 121, 122 her.
  • Die erste leitende Schicht 191 wird auf der ersten Sperrschicht 194 gebildet. Die erste leitende Schicht 191 stellt einen elektrischen Stromdurchgang zwischen der ersten leitenden Schicht 191 und den ersten und zweiten Verunreinigungsbereichen 121, 122 durch die erste Sperrschicht 194 her.
  • Die zweite leitende Schicht 192 wird auf der ersten leitenden Schicht 191 gebildet, wobei die dritte leitende Schicht 193 zwischen der zweiten leitenden Schicht 192 und der ersten leitenden Schicht 191 liegt. Die zweite leitende Schicht 192 ist eine leitende Schicht der Oberfläche, die die äußerste Oberfläche des ersten leitenden Teils 200 darstellt und mit der der oben erwähnte erste Draht 8 verbunden ist. Daher liegt eine obere Fläche der zweiten leitenden Schicht 192 als erstes Pad 7 frei. Die zweite leitende Schicht 192 stellt einen elektrischen Stromdurchgang zwischen der zweiten leitenden Schicht 192 und den ersten und zweiten Verunreinigungsbereichen 121, 122 durch die erste Sperrschicht 194, die dritte leitende Schicht 193 und die erste leitende Schicht 191 her.
  • Die dritte leitende Schicht 193 wird zwischen der ersten leitenden Schicht 191 und der zweiten leitenden Schicht 192 gebildet und ist zwischen der ersten leitenden Schicht 191 und der zweiten leitenden Schicht 192 eingebettet.
  • Das Kontaktloch 127 ist wie oben beschrieben in dem Zwischenschichtisolierfilm 17 ausgebildet. Daher kann sich ein konkaver Abschnitt 205 an einer Stelle, die dem Kontaktloch 127 in der Schichtrichtung des ersten leitenden Abschnitts 200 zugewandt ist, auf der oberen Fläche der ersten leitenden Schicht 191 ausbilden. Zusätzlich kann sich ein konkaver Abschnitt 206 an einer Stelle, die dem Kontaktloch 127 in Schichtrichtung des ersten leitenden Abschnitts 200 zugewandt ist, auf der oberen Fläche der zweiten leitenden Schicht 192 ausbilden. Zusätzlich kann sich ein konkaver Abschnitt 207 an einer Stelle der oberen Fläche der dritten leitenden Schicht 193 ausbilden, die der oberen Fläche 111 in Schichtrichtung des ersten leitenden Abschnitts 200 zugewandt ist.
  • Wie oben beschrieben, ist die dritte leitende Schicht 193 ebenfalls zwischen der ersten leitenden Schicht 191 und der zweiten leitenden Schicht 192 unterhalb des ersten leitenden Bereichs 51 in der Halbleiteranordnung 20 ausgebildet. Daher wird eine Kraft, die ausgeübt wird, wenn der erste Draht 8 (Cu-Draht) mit der zweiten leitenden Schicht 192 verbunden wird, durch die dritte leitende Schicht 193 verringert. Auf diese Weise kann eine Belastung, die auf die Bauelementstruktur einschließlich der Transistorzelle 25 wirkt, verringert werden und ein Halbleiterbauelement 20 mit hoher Zuverlässigkeit bereitgestellt werden.
  • Wenn sich die konkaven Abschnitte 205 bis 207 in dem ersten leitenden Abschnitt 200 ausbilden, besteht außerdem die Gefahr, dass die Belastung durch die beim Bonden des Cu-Drahtes erzeugte Spannung größer wird, als wenn diese konkaven Abschnitte nicht ausgebildet sind, und dass so Risse z. B. in dem Zwischenschichtisolierfilm 17 usw. direkt unter der leitenden Schicht 19 entstehen. Das Halbleiterbauelement 20 gemäß der vorliegenden bevorzugten Ausführungsform ist auch für eine Struktur geeignet, bei der eine Belastung durch eine solche Beanspruchung gegeben ist, und im Ergebnis wird erreicht, ein Halbleiterbauelement 20 mit hoher Zuverlässigkeit bereitzustellen.
  • Bei dem Halbleiterbauelement 20 weist die leitende Schicht auf dem Halbleiterchip 12 außerdem eine Schichtstruktur auf, in der die erste Sperrschicht 194 (Ti/TiN), die erste leitende Schicht 191 (AlCu), die dritte leitende Schicht 193 (Ti/TiN) und die zweite leitende Schicht 192 (AlCu) in dieser Reihenfolge geschichtet sind. Mit anderen Worten, auf den Halbleiterchip 12 werden abwechselnd Schichten aus zwei Arten von leitenden Materialien geschichtet. Auf diese Weise können sich Spannungen in diesen leitenden Schichten gegenseitig aufheben, wodurch die auf den Halbleiterchip 12 einwirkenden Spannungen (z. B. Filmspannungen) verringert werden können. Dies ermöglicht es, eine Verformung des Halbleiterchips 12 entgegenzuwirken und somit ein Halbleiterbauelement 20 mit hoher Zuverlässigkeit zu schaffen.
  • Die bevorzugten Ausführungsformen der vorliegenden Offenlegung wurden wie vorstehend angegeben beschrieben. Die vorliegende Offenlegung kann jedoch auch auf andere Weise umgesetzt werden.
  • So kann beispielsweise eine Anordnung verwendet werden, bei der der Leitfähigkeitstyp jedes der Halbleiterteile des Halbleiterbauelements 1 und 20 umgekehrt sind. Zum Beispiel kann der p-artige Teil ein n-artiger Teil und der n-artige Teil ein p-artiger Teil des ersten Halbleiterbauelements 1 und 20 sein.
  • Darüber hinaus wurde ein MISFET als Beispiel für die Bauelementstruktur jedes der Halbleiterbauelemente 1 und 20 in den oben genannten bevorzugten Ausführungsformen verwendet. Die Bauelementstruktur jedes der Halbleiterbauelemente 1 und 20 kann jedoch auch ein IGBT (Insulated-Gate-Bipolar-Transistor), eine pn-Diode, eine Schottky-Barrier-Diode oder ähnliches sein.
  • Außerdem können verschiedene Konstruktionsänderungen im Rahmen des in den beigefügten Ansprüchen dargelegten Umfangs vorgenommen werden.
  • Bezugszeichenliste
    • 1
    Halbleiterbauelement
    3
    Halbleiterelement
    8
    erster Draht
    10
    zweiter Draht
    11
    Kontaktstecker
    12
    Halbleiterchip
    12A
    erste Hauptoberfläche
    12B
    zweite Hauptoberfläche
    13
    Gate-Elektrode
    14
    Transistorzelle
    15
    Gate-Graben
    16
    Gate-Isolierfilm
    17
    Zwischenschichtisolierfilm
    18
    Source-Graben
    19
    leitende Schicht
    20
    Halbleiterbauelement
    25
    Transistorzelle
    51
    erster leitender Bereich
    52
    zweiter leitender Bereich
    83
    Fügeabschnitt/Bondingabschnitt
    84
    Fügefläche/Bondingfläche
    85
    Grenze
    86
    Fügeabschnitt/Bondingabschnitt
    87
    erhöhter Abschnitt
    88
    Fügeabschnitt/Bondingabschnitt
    89
    Grenze
    90
    Fügefläche/Bondingfläche
    91
    Fügeabschnitt/Bondingabschnitt
    92
    erhöhter Abschnitt
    111
    obere Fläche
    121
    erster Verunreinigungsbereich
    122
    zweiter Verunreinigungsbereich
    123
    dritter Verunreinigungsbereich
    124
    Kanalbereich
    126
    Kanalbereich
    191
    erste leitende Schicht
    192
    zweite leitende Schicht
    193
    dritte leitende Schicht
    194
    erste Sperrschicht
    195
    vierte leitende Schicht
    196
    fünfte leitende Schicht
    197
    sechste leitende Schicht
    198
    zweite Sperrschicht
    200
    erster leitender Abschnitt
    201
    zweiter leitender Abschnitt
    202
    konkaver Abschnitt
    203
    konkaver Abschnitt
    204
    konkaver Abschnitt
    205
    konkaver Abschnitt
    206
    konkaver Abschnitt
    207
    konkaver Abschnitt
    P1
    Abstand (Pitch)
    P2
    Abstand (Pitch)
    T1
    Dicke
    T2
    Dicke
    T3
    Dicke
    T4
    Dicke
    φ1
    Durchmesser
    φ2
    Durchmesser
    φ3
    Durchmesser
    φ4
    Durchmesser

Claims (20)

  1. Halbleiterbauelement (1, 20), aufweisend: einen Halbleiterchip (12) mit einer bauelementbildenden Oberfläche (12A), auf der eine Bauelementstruktur ausgebildet ist; eine erste leitende Schicht (191), die auf der bauelementbildenden Oberfläche (12A) des Halbleiterchips (12) ausgebildet ist; eine zweite leitende Schicht (192), die auf der ersten leitenden Schicht (191) ausgebildet ist; einen ersten Draht (8), der mit der zweiten leitenden Schicht (192) verbunden ist und aus einem Material gebildet ist, das hauptsächlich Kupfer enthält; und eine dritte leitende Schicht (193), die zwischen der ersten leitenden Schicht (191) und der zweiten leitenden Schicht (192) ausgebildet ist und ein Material enthält, das härter als Kupfer ist, wobei die Dicke der zweiten leitenden Schicht (192) geringer ist als die Dicke der ersten leitenden Schicht (191), und wobei die Dicke der dritten leitenden Schicht (193) geringer ist als die Dicken der ersten leitenden Schicht (191) und der zweiten leitenden Schicht (192).
  2. Halbleiterbauelement (1, 20) nach Anspruch 1, ferner aufweisend: eine vierte leitende Schicht (194), die zwischen dem Halbleiterchip (12) und der ersten leitenden Schicht (191) ausgebildet ist und ein Material enthält, das härter als Kupfer ist.
  3. Halbleiterbauelement (1, 20) nach Anspruch 2, wobei die vierte leitende Schicht (194) das gleiche Material wie die dritte leitende Schicht (193) enthält.
  4. Halbleiterbauelement (1, 20) nach Anspruch 2 oder Anspruch 3, wobei die Dicke der dritten leitenden Schicht (193) gleich oder geringer ist als die Dicke der vierten leitenden Schicht (194).
  5. Halbleiterbauelement (1) nach einem der Ansprüche 1 bis 4, wobei die Bauelementstruktur einen konkaven Abschnitt (18), der an dem Halbleiterchip (12) ausgebildet ist, und einen elektrisch leitenden, eingebetteten Körper (11), der in dem konkaven Abschnitt (18) eingebettet ist, aufweist, und die erste leitende Schicht (191) den konkaven Abschnitt (18) bedeckt.
  6. Halbleiterbauelement (1) nach Anspruch 5, wobei die Bauelementstruktur einen ersten Bereich (121) eines ersten Leitfähigkeitstyps und einen zweiten Bereich (122) eines zweiten Leitfähigkeitstyps aufweist, der an den ersten Bereich (121) angrenzt, wobei sowohl der erste Bereich (121) als auch der zweite Bereich (122) dem konkaven Abschnitt (18) ausgesetzt sind, und der eingebettete Körper (11) elektrisch mit dem ersten Bereich (121) und dem zweiten Bereich (122) verbunden ist.
  7. Halbleiterbauelement (1) nach Anspruch 1, ferner aufweisend: eine Isolierschicht (17), die zwischen dem Halbleiterchip (12) und der ersten leitenden Schicht (191) ausgebildet ist; einen konkaven Abschnitt (18), der durch die Isolierschicht (17) hindurchgeht und eine Zwischenposition des Halbleiterchips (12) in einer Dickenrichtung des Halbleiterchips (12) erreicht; eine vierte leitende Schicht (194), die mit einer Innenfläche des konkaven Abschnitts (18) und einer oberen Fläche der Isolierschicht (17) übereinstimmt und die ein Material enthält, das härter als Kupfer ist; und einen elektrisch leitenden, eingebetteten Körper (11), der in den konkaven Abschnitt (18) eingebettet ist, wobei die vierte leitende Schicht (194) zwischen dem eingebetteten Körper (11) und dem konkaven Abschnitt (18) liegt.
  8. Halbleiterbauelement (1) nach einem der Ansprüche 5 bis 7, wobei die konkaven Abschnitte (18) in einem Abstand von 1 um oder weniger angeordnet sind.
  9. Halbleiterbauelement (1, 20) nach einem der Ansprüche 1 bis 4, aufweisend: eine fünfte leitende Schicht (195), die auf der bauelementbildenden Oberfläche (12A) des Halbleiterchips (12) ausgebildet ist und von der ersten leitenden Schicht (191) getrennt ist; eine sechste leitende Schicht (196), die auf der fünften leitenden Schicht (195) ausgebildet ist; einen zweiten Draht (10), der mit der sechsten leitenden Schicht (196) verbunden ist; und eine siebte leitende Schicht (197), die zwischen der fünften leitenden Schicht (195) und der sechsten leitenden Schicht (196) ausgebildet ist und ein Material enthält, das härter als Kupfer ist.
  10. Halbleiterbauelement (1, 20) nach Anspruch 9, wobei der Durchmesser des zweiten Drahtes (10) gleich dem Durchmesser des ersten Drahtes (8) ist.
  11. Halbleiterbauelement (1, 20) nach Anspruch 9 oder Anspruch 10, wobei der zweite Draht (10) ein Draht ist, der aus einem Material gebildet ist, das hauptsächlich Kupfer enthält.
  12. Halbleiterbauelement (1, 20) nach einem der Ansprüche 9 bis 11, wobei die Bauelementstruktur aufweist: eine Gate-Elektrode (13) und einen ersten Verunreinigungsbereich (121) und einen zweiten Verunreinigungsbereich (122), die auf dem Halbleiterchip (12) ausgebildet sind und die einen elektrischen Stromdurchgang zwischen dem ersten Verunreinigungsbereich (121) und dem zweiten Verunreinigungsbereich (122) durch einen Kanal (124, 126) ermöglichen, der durch Anlegen einer Spannung an die Gate-Elektrode (13) gebildet wird; und wobei der erste Draht (8) über die zweite leitende Schicht (192) und die erste leitende Schicht (191) elektrisch mit dem ersten Verunreinigungsbereich (121) verbunden ist, und der zweite Draht (10) über die sechste leitende Schicht (196) und die fünfte leitende Schicht (195) elektrisch mit der Gate-Elektrode (13) verbunden ist.
  13. Halbleiterbauelement (1), aufweisend: einen Halbleiterchip (12) mit einer bauelementbildenden Oberfläche (12A), auf der eine Bauelementstruktur (12A) ausgebildet ist; eine erste leitende Schicht (191), die auf der bauelementbildenden Oberfläche (12A) des Halbleiterchips (12) ausgebildet ist; eine zweite leitende Schicht (192), die auf der ersten leitenden Schicht (191) ausgebildet ist; einen ersten Draht (8), der mit der zweiten leitenden Schicht (192) verbunden ist und aus einem Material gebildet ist, das hauptsächlich Kupfer enthält; und eine dritte leitende Schicht (193), die zwischen der ersten leitenden Schicht (191) und der zweiten leitenden Schicht (192) ausgebildet ist und ein Material enthält, das härter als Kupfer ist, eine Isolierschicht (17), die zwischen dem Halbleiterchip (12) und der ersten leitenden Schicht (191) ausgebildet ist; konkave Abschnitte (18), wobei jeder konkave Abschnitt (18) durch die Isolierschicht (17) hindurchgeht und eine Zwischenposition des Halbleiterchips (12) in einer Dickenrichtung des Halbleiterchips (12) erreicht; eine vierte leitende Schicht (194), die mit einer Innenfläche eines konkaven Abschnitts (18) und einer oberen Fläche der Isolierschicht (17) übereinstimmt und die ein Material enthält, das härter als Kupfer ist; und einen elektrisch leitenden, eingebetteten Körper (11), der in einen konkaven Abschnitt (18) eingebettet ist, wobei die vierte leitende Schicht (194) zwischen dem eingebetteten Körper (11) und einem konkaven Abschnitt (18) liegt.
  14. Halbleiterbauelement (1) nach Anspruch 13, wobei die konkaven Abschnitte (18) in einem Abstand von 1 um oder weniger angeordnet sind.
  15. Halbleiterbauelement (1, 20) nach einem der Ansprüche 1 bis 14, wobei die dritte leitende Schicht (193) mindestens Ti und/oder W enthält.
  16. Halbleiterbauelement (1, 20) nach einem der Ansprüche 1 bis 15, wobei die Dicke der dritten leitenden Schicht (193) gleich oder weniger als 70 nm beträgt.
  17. Halbleiterbauelement (1, 20) nach einem der Ansprüche 1 bis 16, wobei die erste leitende Schicht (191) und die zweite leitende Schicht (192) aus demselben Material gebildet sind.
  18. Halbleiterbauelement (1, 20) nach Anspruch 17, wobei die erste leitende Schicht (191) und die zweite leitende Schicht (192) AlCu enthalten.
  19. Halbleiterbauelement (1, 20) nach einem der Ansprüche 1 bis 18, wobei die Dicke der zweiten leitenden Schicht (192) nicht weniger als 2 um und nicht mehr als 4,5 um beträgt.
  20. Halbleiterbauelement (1, 20) nach einem der Ansprüche 1 bis 19, wobei die zweite leitende Schicht (192) an einem Fügeabschnitt (86) zwischen der zweiten leitenden Schicht (192) und dem ersten Draht (8) eine erste Dicke (T1) hat, und um den Fügeabschnitt (86) herum eine zweite Dicke (T2), die größer als die erste Dicke (T1) ist.
DE112021003392.1T 2020-07-27 2021-06-15 Halbleiterbauelement Active DE112021003392B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-126710 2020-07-27
JP2020126710 2020-07-27
PCT/JP2021/022724 WO2022024572A1 (ja) 2020-07-27 2021-06-15 半導体装置

Publications (2)

Publication Number Publication Date
DE112021003392T5 DE112021003392T5 (de) 2023-04-13
DE112021003392B4 true DE112021003392B4 (de) 2024-03-28

Family

ID=80035347

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021003392.1T Active DE112021003392B4 (de) 2020-07-27 2021-06-15 Halbleiterbauelement

Country Status (5)

Country Link
US (1) US20230215840A1 (de)
JP (1) JPWO2022024572A1 (de)
CN (1) CN115868013A (de)
DE (1) DE112021003392B4 (de)
WO (1) WO2022024572A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006044691A1 (de) 2006-09-22 2008-03-27 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
JP2016115700A (ja) 2014-12-11 2016-06-23 株式会社神戸製鋼所 電極構造
JP2018147967A (ja) 2017-03-02 2018-09-20 日立化成株式会社 接続構造体の製造方法、接続構造体及び半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258499A (ja) * 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP2018061018A (ja) * 2016-09-28 2018-04-12 ローム株式会社 半導体装置
JP7220576B2 (ja) 2019-02-01 2023-02-10 株式会社東海理化電機製作所 スイッチ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006044691A1 (de) 2006-09-22 2008-03-27 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
JP2016115700A (ja) 2014-12-11 2016-06-23 株式会社神戸製鋼所 電極構造
JP2018147967A (ja) 2017-03-02 2018-09-20 日立化成株式会社 接続構造体の製造方法、接続構造体及び半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D.C. Thomas, S.S. Wong: „A planar multi-level tungsten interconnect technology", 1986 International Electron Devices Meeting, Los Angeles, CA, USA, 1986, S. 811-813
THOMAS, D.C., WONG, S.S.: A planar multi-level tungsten interconnect technology. In: International Electron Devices Meeting, Los Angeles, CA, USA, 1986, S. 811-813, doi: 10.1109/IEDM.1986.191321

Also Published As

Publication number Publication date
US20230215840A1 (en) 2023-07-06
CN115868013A (zh) 2023-03-28
DE112021003392T5 (de) 2023-04-13
WO2022024572A1 (ja) 2022-02-03
JPWO2022024572A1 (de) 2022-02-03

Similar Documents

Publication Publication Date Title
DE112018003104B4 (de) Halbleitervorrichtung
DE69534838T2 (de) Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE102014101074B4 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102013208818A1 (de) Zuverlässige Bereichsverbindungsstellen für Leistungshalbleiter
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112019001691B4 (de) Halbleiterbauteil
DE112020003413T5 (de) Halbleiterbauteil
DE212019000103U1 (de) Halbleitervorrichtung
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102024106602A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE4239457A1 (en) Semiconductor wafer structure forming peripheral structure of semiconductor device chip - has insulating layer on surface of substrate with mutually insulated openings which respectively surround device areas on substrate
DE112020000717T5 (de) Halbleiterbauelement
DE112019003550T5 (de) Halbleiterelement und halbleiterbauteil
DE212019000118U1 (de) SiC-Halbleitervorrichtung
DE212021000204U1 (de) Elektronische Komponente
DE112021003392B4 (de) Halbleiterbauelement
DE112022001294T5 (de) Halbleitervorrichtung
DE102020104861A1 (de) Schaltelement und verfahren zum herstellen desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division