DE102015101917B4 - Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad - Google Patents

Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad Download PDF

Info

Publication number
DE102015101917B4
DE102015101917B4 DE102015101917.5A DE102015101917A DE102015101917B4 DE 102015101917 B4 DE102015101917 B4 DE 102015101917B4 DE 102015101917 A DE102015101917 A DE 102015101917A DE 102015101917 B4 DE102015101917 B4 DE 102015101917B4
Authority
DE
Germany
Prior art keywords
bond pad
metal layer
patterned
terminal
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015101917.5A
Other languages
English (en)
Other versions
DE102015101917A1 (de
Inventor
Albert Birner
Helmut Brech
Saurabh Goel
Richard Wilson
Matthias Zigldrum
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015101917A1 publication Critical patent/DE102015101917A1/de
Application granted granted Critical
Publication of DE102015101917B4 publication Critical patent/DE102015101917B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

Leistungstransistor-Chip (200), insbesondere Nacktchip, der Folgendes umfasst:einen Transistor, der in einem Halbleiterkörper gebildet ist, wobei der Transistor einen Gateanschluss, einen Ausgangsanschluss und einen dritten Anschluss umfasst, wobei der Gate-Anschluss einen leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss steuert;eine strukturierte erste Metallschicht (202), die auf dem Halbleiterkörper angeordnet ist und davon isoliert ist, wobei die strukturierte erste Metallschicht (202) mit dem Ausgangsanschluss des Transistors verbunden ist, wobei die strukturierte erste Metallschicht (202) eine Vielzahl von Fingern (206) aufweist, die sich von einer Hauptbasis (208) parallel und voneinander beabstandet erstrecken; undein erstes Bondpad (216), das auf dem Halbleiterkörper angeordnet ist und davon isoliert ist, wobei das erste Bondpad (216) einen Ausgangsanschluss des Leistungstransistor-Chips bildet und kapazitiv an die strukturierte erste Metallschicht gekoppelt ist, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und dem ersten Bondpad zu bilden,wobei das erste Bondpad (216) über der strukturierten ersten Metallschicht (202) angeordnet ist und einen Teil davon überdeckt, und wobei das erste Bondpad (216) kapazitiv durch ein dielektrisches Material (204), das einen Zwischenraum zwischen dem ersten Bondpad (216) und der strukturierten ersten Metallschicht (202) in dem Überlappungsgebiet zwischen dem ersten Bondpad (216) und der strukturierten ersten Metallschicht (202) füllt, an die strukturierte erste Metallschicht (202) gekoppelt ist.

Description

  • Die vorliegende Erfindung betrifft Leistungstransistor-Chips, insbesondere Nacktchips („dies“) und insbesondere Ausgangsanpassungsnetzwerke für Leistungstransistor-Chips.
  • Hintergrund
  • Einige Hochfrequenz-Impedanzanpassungstopologien für Leistungstransistor-Nacktchips erfordern eine Serienkapazität im Ausgangssignalpfad, vorzugsweise mit einem hohen Gütefaktor (Q) der Kapazität. Konventionelle Konstruktionen umfassen ein Serienkondensatorbauteil auf dem Nacktchip mit signifikanten Verlusten und parasitischen Elementen oder fügen ein diskretes Serienkondensatorbauteil außerhalb des Nacktchips in den Ausgangssignalpfad hinzu, ebenfalls mit Verlusten und parasitischen Elementen, zusätzlich erhöht dies die Kosten und reduziert die Verlässlichkeit.
  • Die US 2012/0146723 A1 offenbart einen Transistorchip, bei welchem eine Serienkapazität an einem Drain-Anschluss eines Transistors durch zwei Metallbalken in derselben Ebene gebildet sind. Durch auf anderen Metallebenen angeordnete Leitungen werden zudem Parallelkapazitäten gebildet.
  • Die US 2012/0154053 A1 zeigt ein Halbleitergehäuse, in dem ein Transistor mit einer Kapazität verbunden ist.
  • Eine qualitativere und kostengünstigere Serienkapazitätslösung, die widerstandsfähig und effizient ist, ist deshalb wünschenswert. Es ist eine Aufgabe der vorliegenden Anmeldung, diesbezüglich Lösungen bereitzustellen.
  • Zusammenfassung
  • Es werden ein Leistungstransistor-Chip nach Anspruch 1 sowie ein Leistungshalbleitergehäuse nach Anspruch 7 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsformen.
  • Gemäß einer Ausführungsform eines Leistungstransistor-Chips, insbesondere Nacktchips, umfasst der Nacktchip einen Transistor, der in einem Halbleiterkörper gebildet ist, wobei der Transistor einen Gateanschluss, einen Ausgangsanschluss und einen dritten Anschluss umfasst. Der Gateanschluss steuert einen leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss. Der Leistungstransistor-Nacktchip umfasst ferner eine strukturierte erste Metallschicht, die auf dem Halbleiterkörper angeordnet ist und davon isoliert ist. Die strukturierte erste Metallschicht ist mit dem Ausgangsanschluss des Transistors verbunden. Der Leistungstransistor-Nacktchip umfasst ebenfalls eine erste Bondkontaktstelle (Bondpad), die auf dem Halbleiterkörper angeordnet und davon isoliert ist. Die erste Bondkontaktstelle bildet einen Ausgangsanschluss des Leistungstransistor-chips und ist kapazitiv an die strukturierte erste Metallschicht gekoppelt, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und der ersten Bondkontaktstelle zu bilden. Das erste Bondpad ist dabei über der strukturierten ersten Metallschicht angeordnet und überdeckt einen Teil davon. Das erste Bondpad ist dabei kapazitiv durch ein dielektrisches Material, das einen Zwischenraum zwischen dem ersten Bondpad und der strukturierten ersten Metallschicht in dem Überlappungsgebiet zwischen dem ersten Bondpad und der strukturierten ersten Metallschicht füllt, an die strukturierte erste Metallschicht gekoppelt.
  • Gemäß einer Ausführungsform eines Leistungshalbleitergehäuses umfasst das Gehäuse eine elektrisch leitfähige Basis, ein elektrisch isolierendes Bauteil, eine erste Zuleitung, die an dem elektrisch isolierenden Bauteil angebracht ist und einen Leistungstransistor-Nacktchip wie oben beschrieben. Der Leistungstransistor-Nacktchip umfasst einen Transistor, der in einem Halbleiterkörper gebildet ist, wobei der Transistor einen Gateanschluss, einen Ausgangsanschluss und einen dritten Anschluss umfasst. Der Gateanschluss steuert einen Leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss. Der Leistungstransistor-Nacktchip umfasst ferner eine strukturierte erste Metallschicht, die auf dem Halbleiterkörper angeordnet und davon isoliert ist. Die strukturierte erste Metallschicht ist mit dem Ausgangsanschluss des Transistors verbunden. Der Leistungstransistor-Nacktchip umfasst ebenfalls eine erste Bondkontaktstelle, die auf dem Halbleiterkörper angeordnet und davon isoliert ist. Die erste Bondkontaktstelle bildet einen Ausgangsanschluss des Leistungstransistor-Nacktchips und ist kapazitiv an die strukturierte erste Metallschicht gekoppelt, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und der ersten Bondkontaktstelle zu bilden. Die erste Zuleitung des Gehäuses ist über einen oder mehrere erste elektrische Leiter mit der ersten Bondkontaktstelle des Leistungstransistor-Nacktchips verbunden.
  • Fachleute auf dem Gebiet werden zusätzliche Merkmale und Vorteile beim Durchlesen der folgenden detaillierten Beschreibung und bei Ansicht der begleitenden Zeichnungen anerkennen.
  • Kurzbeschreibung der Figuren
  • Die Elemente der Zeichnungen sind in Bezug aufeinander nicht notwendigerweise maßstabsgetreu. Ähnliche Bezugsziffern bezeichnen entsprechend ähnliche Bauteile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und sind in der nachfolgenden Beschreibung detailliert erklärt.
    • 1 zeigt ein Schaltbild einer Ausführungsform einer Verstärkungsschaltung, einschließlich eines Leistungstransistor-Nacktchips mit einer integrierten Serienkapazität in dem Ausgangssignalpfad des Nacktchips und einem Ausgangsanpassungsnetzwerk, das die Serienkapazität umfasst.
    • 2 zeigt eine Planansicht von oben nach unten einer Ausführungsform eines Leistungstransistor-Nacktchips mit einer integrierten Serienkapazität in dem Ausgangssignalpfad des Nacktchips.
    • 3, die 3A und 3B umfasst, zeigt Querschnittsansichten von unterschiedlichen Gebieten eines Leistungstransistor-Nacktchips mit einer integrierten Serienkapazität in dem Ausgangssignalpfad des Nacktchips gemäß einer Ausführungsform.
    • 4, die 4A und 4B umfasst, zeigt Querschnittsansichten von unterschiedlichen Gebieten eines Leistungstransistor-Nacktchips mit einer integrierten Serienkapazität in dem Ausgangssignalpfad des Nacktchips gemäß einer nicht beanspruchten Ausführungsform.
    • 5 zeigt eine Planansicht von oben nach unten einer Ausführungsform eines Leistungshalbleitergehäuses, einschließlich eines Leistungstransistor-Nacktchips mit einer integrierten Serienkapazität in dem Ausgangssignalpfad des Nacktchips und einem Ausgangsanpassungsnetzwerk, das die Serienkapazität umfasst.
  • Detaillierte Beschreibung
  • Gemäß hierin beschriebenen Ausführungsformen ist eine Serienkapazität in den Ausgangssignalpfad eines Leistungstransistor-Nacktchips integriert, ohne ein zusätzliches Serienbauteil hinzuzufügen und während parasitäre Elemente vermieden werden. Die Serienkapazität kann in den Ausgangssignalpfad des Nacktchips zwischen der Metallisierung für den Ausgangssignalpfad und der Bondkontaktstelle für den Ausgangssignalpfad integriert werden, von denen jedes in dem Leistungstransistor-Nacktchip vorhanden ist. Der Begriff „Bondkontaktstelle“, wie hierin verwendet, umfasst jede elektrisch leitfähige Struktur, die in einem Halbleiternacktchip beinhaltet ist, an die externe elektrische Leiter wie Bonddrähte, Bänder, Lötkugeln, Metallbügel etc. zum Bereitstellen einer Stelle für eine externe elektrische Verbindung mit dem Nacktchip angebracht werden können.
  • 1 zeigt ein Schaltbild einer Verstärkerschaltung, die einen Leistungstransistor (TX) wie einen HF-Transistor und ein Ausgangsanpassungsnetzwerk umfasst. Der Transistor ist in einem Halbleiterkörper gebildet (nicht in der schematischen Darstellung aus 1 dargestellt) und weist einen Gateanschluss 100, einen Ausgangsanschluss 102 und einen dritten Anschluss 104 auf. Der Gateanschluss 100 steuert einen Leitenden Kanal zwischen dem Ausgangsanschluss 102 und dem dritten Anschluss 104, wie auf dem Gebiet von Halbleitertransistoren bekannt ist. Im Fall eines MOSFET (Metalloxidhalbleiter-Feldeffekttransistor) oder eines anderen Typs von FET wie GaN-MESFET (Metallhalbleiter-Feldeffekttransistor) oder JFET (Übergangsfeldeffekttransistor), ist der Ausgangsanschluss 102 ein Drainanschluss und der dritte Anschluss 104 ist ein Sourceanschluss. Im Fall eines IGBT (isolierter bipolarer Gattertransistor) oder eines BJT (bipolarer Übergangstransistor) wie einem GaAs-HBT (bipolarer Heteroübergangstransistor), ist der Ausgangsanschluss 102 ein Kollektoranschluss und der dritte Anschluss 104 ist ein Emitteranschluss.
  • In jedem Fall umfasst das Ausgangsanpassungsnetzwerk eine Nebenschlussinduktivität 106 und einen Nebenschlusskondensator 108, der zwischen dem Ausgangsanschluss 102 des Transistors und Masse in Reihe geschaltet ist und einen induktiven Zweig 110, der den Transistorausgang 102 an den Ausgangsanschluss (AUS) der Schaltung koppelt (z.B. am Rand eines Gehäuses, das die Verstärkerschaltung umfasst). Der induktive Zweig 110 ist in 1 mit induktiven sowie Widerstandselementen (IND, RES) dargestellt und ist mit einer Serienkapazität 112 des Transistors in Reihe geschaltet. Ein Gleichspannungs-Einspeisungsanschluss (DC Bias) der Schaltung kann durch einen weiteren induktiven Zweig 114 zwischen der Nebenschlussinduktivität 106 und dem Nebenschlusskondensator 108 aufgenommen werden, um den Ausgangsanschluss 102 des Transistors mit einer Gleichspannungsvorspannung zu versorgen. Das Ausgangsanpassungsnetzwerk stellt eine Impedanzanpassung zwischen dem Ausgangsanschluss 102 des Leistungstransistors und dem Ausgangsanschluss (AUS) der Schaltung bereit. Ein entsprechendes Eingangsanpassungsnetzwerk ist aufgrund einer Vereinfachung der Darstellung nicht in 1 dargestellt, könnte jedoch in die Schaltung aufgenommen werden, um eine Impedanzanpassung zwischen einem Eingangsanschluss (nicht dargestellt) der Schaltung und dem Gateanschluss 100 des Transistors bereitzustellen. Der Gateanschluss 100 des Leistungstransistors kann kapazitiv an den Eingangsanschluss der Schaltung gekoppelt werden. Das heißt, dass dieselbe Art von Serienkapazitätsstrukturen, die hierin für den Ausgangsanschluss 102 des Transistors offenbart ist, auch am Gateanschluss 100 verwendet werden kann, um den Gateanschluss 100 des Transistors kapazitiv an den Eingang der Schaltung zu koppeln.
  • Unabhängig von der bestimmten Ausführung der Eingangs- und Ausgangsanpassungsnetzwerke, ist die Serienkapazität 112 des Ausgangsanpassungsnetzwerks mit dem Transistor in demselben Halbleiternacktchip (Chip) integriert. Der Halbleiternacktchip wird durch einen gestrichelten Kasten mit der Aufschrift „Transistornacktchip“ in 1 dargestellt.
  • 2 zeigt eine Planansicht von oben nach unten einer Ausführungsform eines Leistungstransistor-Nacktchips 200, einschließlich einer integrierten Serienkapazität in dem Ausgangssignalpfad des Nacktchips 200. Die integrierte Serienkapazität des Nacktchips 200 kann die Serienkapazität 112 des in 1 dargestellten Ausgangsanpassungsnetzwerks bilden. Gemäß der Ausführungsform aus 2 umfasst der Leistungstransistor-Nacktchip 200 einen Leistungstransistor, z.B. einen HF-Transistor wie einen GaN-HEMT (Hochelektronenbeweglichkeitstransistor), Si-LDMOS (lateraler doppeldiffundierter Metalloxidhalbleiter) oder VDMOS (vertikaler doppeldiffundierter MOS), ein bipolarer Transistor etc., der in einem Halbleiterkörper gebildet ist.
  • Der Transistor weist einen Gateanschluss, einen Ausgangsanschluss und einen dritten Anschluss auf. Der Ausgangsanschluss kann, abhängig von der Art des Transistors, ein Drain- oder Kollektoranschluss sein, wie zuvor hierin beschrieben. Der dritte Anschluss kann, wiederum abhängig von der Art des Transistors, ein Source- oder Emitteranschluss sein, wie ebenfalls bereits hierin zuvor beschrieben. Der Gateanschluss steuert den Leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss, wie auf dem Gebiet der Halbleitertransistoren bekannt ist. Der Leitende Kanal ist in dem Halbleiterkörper gebildet. Der Halbleiterkörper, Anschlüsse und der Leitende Kanal des Transistors sind in 2 nicht dargestellt.
  • Der Leistungstransistor-Nacktchip 200 umfasst ferner eine strukturierte erste Metallschicht 202, die auf dem Halbleiterkörper angeordnet ist und davon durch ein dielektrisches Material 204 isoliert ist. Die strukturierte erste Metallschicht 202 ist mit dem Ausgangsanschluss des Transistors verbunden. Gemäß der Ausführungsform aus 2 weist die strukturierte erste Metallschicht 202 eine Vielzahl von Fingern 206 auf, die sich von einer Hauptbasis 208 nach außen hin erstrecken. Die fingerähnlichen Erstreckungen 206 der strukturierten ersten Metallschicht 202 erstrecken sich parallel zueinander und sind voneinander beabstandet. Einzelne Verbindungspunkte zwischen jeder der fingerähnlichen Erstreckungen 206 und dem darunterliegenden Ausgangsanschluss (Drain/Kollektor) des Transistors können z.B. über leitfähige Durchkontaktierungen, die sich durch das dielektrische Material 204 erstrecken, das die strukturierte erste Metallschicht 202 von dem darunterliegenden Halbleiterkörper trennt, hergestellt werden. Diese einzelnen Verbindungspunkte sind in 2 nicht dargestellt und stellen zusammen einen Leiterpfad zwischen der strukturierten ersten Metallschicht 202 und dem Ausgangsanschluss des Transistors bereit. Der Transistor-Nacktchip 200 umfasst ebenfalls eine Gate-Bondkontaktstelle 210, die auf dem Halbleiterkörper angeordnet ist und davon isoliert ist, und eine strukturierte zweite Metallschicht 212, die mit der Gatekontaktstelle 210 verbunden ist und fingerähnliche Erstreckungen 214 zum Verbinden mit dem darunterliegenden Gateanschluss des Transistors aufweist. Die fingerähnlichen Erstreckungen 206 der strukturierten ersten Metallschicht 202 greifen mit den fingerähnlichen Erstreckungen 214 der strukturierten zweiten Metallschicht 212 verbindend ineinander.
  • Der Leistungstransistor-Nacktchip 200 umfasst ebenfalls eine Ausgangs- (Kondensator) Bondkontaktstelle 216, die auf dem Halbleiterkörper angeordnet ist und durch das dielektrische Material 204 davon isoliert ist. Die Ausgangsbondkontaktstelle 216 bildet einen Ausgangsanschluss des Leistungstransistor-Nacktchips 200 und ist kapazitiv mit der strukturierten ersten Metallschicht 202 verbunden, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und der Ausgangsbondkontaktstelle 216 zu bilden. Diese integrierte Serienkapazität kann die Serienkapazität des in 1 dargestellten Ausgangsanpassungsnetzwerks bilden. Die Serienkapazität wird durch Weglassen von elektrischen Leitern wie leitfähigen Durchkontaktierungen zwischen der strukturierten ersten Metallschicht 202 und der Ausgangsbondkontaktstelle 216 hergestellt. Durch Weglassen solcher elektrischer Leiter in diesem Gebiet des Nacktchips 200 wird der Ausgangsanschluss des Transistors durch eine Serienkapazität anstelle eines Leiterpfades elektrisch mit der Ausgangsbondkontaktstelle 216 verbunden. Das Überlagerungsgebiet zwischen der strukturierten ersten Metallschicht 202 und der Ausgangsbondkontaktstelle 216, in dem elektrische Leiter weggelassen werden, ist durch einen gestrichelten Kasten mit der Beschriftung „Serienkondensator“ in 2 dargestellt.
  • Der Leistungstransistor-Nacktchip 200 kann ferner eine Gleichspannungs-Bondkontaktstelle 218 umfassen, die auf dem Halbleiterkörper angeordnet ist und durch das dielektrische Material 204 davon isoliert ist. Die Gleichspannungs-Bondkontaktstelle 218 ist von der Ausgangsbondkontaktstelle 216 beabstandet und kann eine einzige durchgehende Konstruktion aufweisen oder kann wie in 2 in Segmente unterteilt sein. In jedem Fall bildet die Gleichspannungs-Bondkontaktstelle 218 einen Gleichspannungs-Vorspannungsanschluss des Leistungstransistor-Nacktchips 200 und ist durch einen Leiterpfad, der aus einem oder mehreren Leitern wie leitfähigen Durchkontaktierungen, die sich durch das dielektrische Material 204 erstrecken, das die Gleichspannungs-Bondkontaktstelle 218 von der darunterliegenden strukturierten ersten Metallschicht 202 trennt, besteht, mit der strukturierten ersten Metallschicht 202 verbunden. Beispielsweise können die elektrischen Leiter die Gleichspannungs-Bondkontaktstelle 218 mit der darunterliegenden Hauptbasis 208 der strukturierten ersten Metallschicht 202 vertikal verbinden. Die elektrischen Leiter, die den Leiterpfad zwischen der Gleichspannungs-Bondkontaktstelle 218 und der strukturierten ersten Metallschicht 202 bereitstellen, sind in 2 nicht dargestellt.
  • 2 zeigt ebenfalls eine elektrische Verbindung 220 zwischen der Ausgangskontaktstelle 216 des Transistor-Nacktchips 200 und einer Ausgangszuleitung 222 eines Schaltungsgehäuses und eine elektrische Verbindung 224 zwischen der Gleichspannungs-Bondkontaktstelle 218 des Transistor-Nacktchips 200 und eines Nebenschlusskondensators 226 des Schaltungsgehäuses. Diese elektrischen Verbindungen 220, 224 können unter Verwendung von Drahtbonden, Bändern, Metallbügel oder jeder anderen Standardtechnologie zum Verbinden mit einer Bondkontaktstelle eines Transistor-Nacktchips ausgeführt werden und entsprechen den Induktivitäten 106, 110, 114 des Ausgangsanpassungsnetzwerks, das in 1 dargestellt ist.
  • 3, die 3A und 3B umfasst, zeigt jeweils Querschnittsansichten des Leistungstransistor-Nacktchips 200 aus 2 in verschiedenen Gebieten des Nacktchips 200 gemäß einer Ausführungsform. 3A zeigt eine Querschnittsansicht des Leistungstransistor-Nacktchips 200 in dem mit A-A bezeichneten Gebiet in 2 und 3B zeigt eine Querschnittsansicht des Leistungstransistor-Nacktchips 200 in dem mit B-B bezeichneten Gebiet in 2.
  • Gemäß der in 3 dargestellten Ausführungsform sind die Ausgangsbondkontaktstelle 216 und die Gleichspannungs-Bondkontaktstelle 218 auf derselben Ebene über dem darunterliegenden Halbleiterkörper 300 des Transistor-Nacktchips 200 angeordnet, und die Gleichspannungs-Bondkontaktstelle 218 überdeckt einen anderen Teil der darunterliegenden strukturierten ersten Metallschicht 202 als die Ausgangsbondkontaktstelle 216. Die Gleichspannungs-Bondkontaktstelle 218 ist über eine oder mehrere leitfähige Durchkontaktierungen 302, die sich vertikal zwischen der Gleichspannungs-Bondkontaktstelle 218 und der strukturierten ersten Metallschicht 202 in dem Überlagerungsgebiet zwischen der Gleichspannungs-Bondkontaktstelle 218 und der strukturierten ersten Metallschicht 202 erstrecken, mit der darunterliegenden ersten strukturierten Metallschicht 202 verbunden. Der Transistor ist in dem Halbleiterkörper 300 gemäß einer Standard-Transistorverarbeitungstechnologie gebildet.
  • Genauer gesagt ist die Gleichspannungs-Bondkontaktstelle 218 auf dem Halbleiterkörper angeordnet und durch ein dielektrisches Material 204, wie in 3A dargestellt, von dem darunterliegenden Halbleiterkörper 300 isoliert. Das dielektrische Material 204 kann eine oder mehrere dielektrische Standardschichten umfassen, die in der Halbleiterverarbeitung verwendet werden, wie SiN, SiO2, Niedrig-k-Dielektrikum, Hoch-k-Dielektrikum etc. Die Gleichspannungs-Bondkontaktstelle 218 ist lateral von der Ausgangsbondkontaktstelle 216 beabstandet und bildet wie bereits zuvor hierin in Verbindung mit 2 beschrieben einen Gleichspannungs-Vorspannungsanschluss des Leistungstransistor-Nacktchips 200. Die Gleichspannungs-Bondkontaktstelle 218 überdeckt einen Teil der darunterliegenden strukturierten zweiten Metallschicht 202 und ist in diesem Überlagerungsgebiet über einen Leiterpfad, der von einer oder mehreren leitfähigen Durchkontaktierungen 302 gebildet wird, die sich vertikal zwischen der Gleichspannungs-Bondkontaktstelle 218 und der darunterliegenden strukturierten ersten Metallschicht 202 durch das dazwischenliegende dielektrische Material 204 erstrecken, mit der strukturierten ersten Metallschicht 202 verbunden.
  • Die Ausgangsbondkontaktstelle 216 ist darüber angeordnet und überdeckt einen anderen Teil der strukturierten ersten Metallschicht 202 als die Gleichspannungs-Bondkontaktstelle 218, wie in 3B dargestellt. Zwischen der Ausgangsbondkontaktstelle 216 und der darunterliegenden strukturierten ersten Metallschicht 202 ist kein Leiterpfad bereitgestellt. Stattdessen ist die Ausgangsbondkontaktstelle 216 über den Teil des dielektrischen Materials 204, das den vertikalen Spalt (Spalt) zwischen der Ausgangsbondkontaktstelle 216 und der strukturierten ersten Metallschicht 202 in der Überlagerungsregion zwischen der Ausgangsbondkontaktstelle 216 und der strukturierten ersten Metallschicht 202 füllt, kapazitiv an die darunterliegende strukturierte erste Metallschicht 202 gekoppelt. Die resultierende Serienkapazität (Serienkap) ist in 3B mit einem Kondensatorsymbol schematisch dargestellt. Die Serienkapazität ist eine Funktion des Materialtyps und der Dicke des dielektrischen Materials 204, das den vertikalen Spalt füllt, und der Abmessungen und der Menge der Überlagerung zwischen der Ausgangsbondkontaktstelle 216 und der strukturierten ersten Metallschicht 202. Diese Parameter können ausgewählt werden, um die Serienkapazität je nach Wunsch für eine bestimmte Anwendung einzustellen.
  • 4, die 4A und 4B umfasst, zeigt jeweilige Querschnittsansichten des Leistungstransistor-Nacktchips 200 aus 2 in verschiedenen Gebieten des Nacktchips gemäß einer nicht beanspruchten Ausführungsform. 4A zeigt eine Querschnittsansicht des Leistungstransistor-Nacktchips 200 in dem Gebiet, das in 2 mit A-A beschriftet ist, und 4B zeigt eine Querschnittsansicht des Leistungstransistor-Nacktchips 200 in dem Gebiet, das in 2 mit B-B beschriftet ist.
  • Gemäß der in 4 dargestellten nicht beanspruchten Ausführungsform ist die Ausgangsbondkontaktstelle 216 auf derselben Ebene wie die strukturierte erste Metallschicht 202 über dem darunterliegenden Halbleiterkörper 300 des Transistor-Nacktchips 200 angeordnet und ist lateral von der strukturierten ersten Metallschicht 202 beabstandet. Eine zweite Metallschicht 400 ist auf dem Halbleiterkörper 300 angeordnet und ist durch das dielektrische Material 204 davon isoliert, das eine oder mehrere dielektrische Standardschichten, die bei der Halbleiterverarbeitung verwendet werden, wie SiN, SiO2, Niedrig-k-Dielektrikum, Hoch-k-Dielektrikum etc., wie hierin bereits zuvor beschrieben, umfassen kann.
  • Die zweite Metallschicht 400 ist teilweise unter der strukturierten ersten Metallschicht 202 und teilweise unter der Ausgangsbondkontaktstelle 216 angeordnet, sodass die strukturierte erste Metallschicht 202 einen ersten Teil 402 der zweiten Metallschicht 400 überdeckt und die Ausgangsbondkontaktstelle 216 einen zweiten Teil 404 der zweiten Metallschicht 400, wie in 4B dargestellt, überdeckt. Leitfähige Durchkontaktierungen 406 bilden einen Leitungspfad, der die strukturierte erste Metallschicht 202 mit dem ersten Teil 402 der darunterliegenden zweiten Metallschicht 400 verbindet.
  • Die Ausgangsbondkontaktstelle 216 ist über den Teil des dielektrischen Materials 204, das den vertikalen Spalt (Spalt) zwischen der Ausgangsbondkontaktstelle 216 und dem zweiten Teil 404 der zweiten Metallschicht 400 in dem Überlagerungsgebiet zwischen der Ausgangsbondkontaktstelle 216 und der zweiten Metallschicht 400 füllt, kapazitiv an die darunterliegende zweite Metallschicht gekoppelt. Die resultierende Serienkapazität (Serienkap) ist eine Funktion des Materialtyps und der Dicke des dielektrischen Materials 204, das den vertikalen Spalt füllt, und der Abmessungen und der Menge an Überlagerung zwischen der Ausgangsbondkontaktstelle 216 und der zweiten Metallschicht 400, wie bereits zuvor hierin in Verbindung mit 3 beschrieben.
  • Die Gleichspannungs-Bondkontaktstelle 218 ist auf dem Halbleiterkörper 300 angeordnet und durch das dielektrische Material 204 davon isoliert und ist von der Ausgangsbondkontaktstelle 216 beabstandet. Die Gleichspannungs-Bondkontaktstelle 218 bildet einen Gleichspannungs-Vorspannungsanschluss des Leistungstransistor-Nacktchips 200, wie hierin bereits zuvor beschrieben. Ferner ist die Gleichspannungs-Bondkontaktstelle 218 gemäß der Ausführungsform aus 4 auf derselben Ebene angeordnet wie die strukturierte erste Metallschicht 202 und die Ausgangsbondkontaktstelle 216. Ebenfalls gemäß dieser Ausführungsform bestehen die Gleichspannungs-Bondkontaktstelle 218 und die strukturierte erste Metallschicht 202 aus einer einzigen durchgehenden Konstruktion, wie in 4A dargestellt. Das heißt, dass die Gleichspannungs-Bondkontaktstelle 218 in dieser nicht beanspruchten Ausführungsform ein wichtiger Bestandteil der strukturierten ersten Metallschicht 202 ist.
  • 5 zeigt eine Planansicht von oben nach unten eines Leistungshalbleitergehäuses 500, das eine elektrisch leitfähige Basis 502 wie einen Kupfer-Flansch, ein elektrisch isolierendes Bauteil 504 wie ein Keramikfenster, das an der Basis 502 angebracht ist und einen Leistungstransistor-Nacktchip 200, wie einer jener, die bereits hierin zuvor beschrieben wurden, der an die Basis 502 angebracht ist, umfasst. Das heißt, dass der Leistungstransistor-Nacktchip 200 einen Transistor umfasst, der in einem Halbleiterkörper gebildet ist, wobei der Transistor einen Gateanschluss, einen Ausgangs- (Drain/Kollektor) Anschluss und einen dritten Anschluss (Source/Emitter) umfasst, wobei der Gateanschluss einen Leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss steuert. Der Nacktchip 200 umfasst ferner eine strukturierte erste Metallschicht, die auf dem Halbleiterkörper angeordnet ist und davon isoliert ist, wobei die strukturierte erste Metallschicht mit dem Ausgangsanschluss des Transistors verbunden ist.
  • Der Leistungstransistor-Nacktchip 200 umfasst ebenfalls eine Ausgangs- (Q) Bondkontaktstelle 216, die auf dem Halbleiterkörper angeordnet ist und davon isoliert ist. Die Ausgangsbondkontaktstelle 216 bildet einen Ausgangsanschluss des Leistungstransistor-Nacktchips 200 und ist kapazitiv an die strukturierte erste Metallschicht, die in den Nacktchip 200 aufgenommen ist, gekoppelt, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und der Ausgangsbondkontaktstelle 216, wie hierin bereits zuvor beschrieben, zu bilden. Die Ausgangsbondkontaktstelle 216 ist von der Basis 502 abgewandt und kann aus einer einzigen durchgehenden Konstruktion bestehen oder kann wie in 5 dargestellt, segmentiert sein. Eine Source-Bondkontaktstelle (nicht dargestellt) ist auf der entgegengesetzten Seite des Nacktchips 200 angeordnet und ist mit dem dritten (Source/Emitter) Anschluss des Transistors verbunden und an die Basis 502 des Leistungshalbleitergehäuses 500 angebracht. Eine Gate- (G) Bondkontaktstelle 210 ist auf derselben Seite des Nacktchips 200 wie die Ausgangsbondkontaktstelle 216 angeordnet und ist von der Ausgangsbondkontaktstelle 216 beabstandet. Die Gate-Bondkontaktstelle 210 ist mit dem Gateanschluss des Transistors verbunden.
  • Das Halbleitergehäuse 500 umfasst ferner eine Eingangszuleitung 506, die an dem elektrisch isolierenden Bauteil 504 angebracht ist und durch einen Eingangs-Nebenschlusskondensator (Kein) 508 über einen oder mehrere elektrische Eingangsleiter 510 an die Gatekontaktstelle 210 des Transistor-Nacktchips 200 gekoppelt ist. Der Eingangs-Nebenschluss-Kondensator 508 ist von dem Leistungstransistor-Nacktchip 200 beabstandet und weist einen ersten Anschluss 512, der von der Basis 502 abgewandt ist und an den die elektrischen Eingangsleiter 510 angebracht sind und einen zweiten Anschluss (nicht dargestellt) auf, der der Basis 502 zugewandt ist und der an die Basis 502 angebracht ist.
  • Das Leistungshalbleitergehäuse 500 umfasst ebenfalls eine Ausgangszuleitung 514, die an das elektrisch isolierende Bauteil 504 angebracht ist und über einen oder mehrere elektrische Ausgangsleiter 516 mit der Ausgangsbondkontaktstelle 216 des Transistor-Nacktchips 200 verbunden ist. Ein Ausgangs-Nebenschluss- (KAUS) Kondensator 518 eines Ausgangsanpassungsnetzwerks, z.B. von der Art, die in 1 dargestellt ist, ist von dem Leistungstransistor-Nacktchip 200 beabstandet und weist einen ersten Anschluss 520, der von der Basis 502 abgewandt ist und einen zweiten Anschluss (nicht dargestellt) auf, der der Basis 502 zugewandt ist und der an der Basis 502 angebracht ist. Gemäß dieser Ausführungsform umfasst der Leistungstransistor-Nacktchip 200 ferner eine Gleichspannungs-Bondkontaktstelle 218, die auf dem Halbleiterkörper des Nacktchips 200 angebracht ist und davon isoliert ist und von der Ausgangsbondkontaktstelle 216 des Nacktchips 200 beabstandet ist. Die Gleichspannungs-Bondkontaktstelle 218 bildet einen Gleichspannungs-Vorspannungsanschluss des Leistungstransistor-Nacktchips 200 und ist durch einen Leitungspfad, wie hierin bereits zuvor beschrieben, mit der strukturierten ersten Metallschicht des Nacktchips 200 verbunden. Die Gleichspannungs-Bondkontaktstelle 218 ist auch mit dem zweiten Anschluss 520 des Ausgangs-NebenschlussKondensators 518 verbunden, der wiederum über einen oder mehrere elektrische Gleichspannungs-Vorspannungsleiter 524 mit einer Gleichspannungs-Vorspannungszuleitung 522 des Gehäuses 500 verbunden ist. Die Gleichspannungs-Bondkontaktstelle 218 ist von der Basis 502 des Gehäuses 500 abgewandt und kann aus einer einzigen durchgehenden Konstruktion bestehen oder kann wie in 5 dargestellt, abhängig von der Anordnung der Ausgangs- und Gleichspannungs-Vorspannungsanschlussdrähte 514, 522 des Gehäuses 500, segmentiert sein. Die Basis 502 des Gehäuses 500 kann an Masse gelegt oder in dieser Konfiguration mit einem anderen Potential verbunden sein, sodass der zweite Anschluss (nicht dargestellt) der Eingangs- und Ausgangs-Nebenschluss-Kondensatoren 508, 518 und des dritten (Source/Emitter) Anschlusses des Transistors dasselbe Potential aufweisen.
  • Der Leistungstransistor-Nacktchip 200 kann jede der Konstruktionen aufweisen, die hierin zuvor beschrieben wurden, z.B. in Übereinstimmung mit 2 bis 4 oder eine andere Konstruktion, solange die Ausgangsbondkontaktstelle 216 des Transistor-Nacktchips 200 kapazitiv an die strukturierte erste Metallschicht des Nacktchips 200 gekoppelt ist, um eine interne (integrierte) Serienkapazität zwischen dem Ausgangsanschluss des Transistors und der Ausgangsbondkontaktstelle 216 des Nacktchips 200 zu bilden. Diese (integrierte) Serienkapazität (Serienkap in 3 und 4) bildet die Nebenschluss-Kapazität des Ausgangsanpassungsnetzwerks des Leistungshalbleitergehäuses 500, das in 5 dargestellt ist.
  • Begriffe wie „erste/r/s“, „zweite/r/s“ und dergleichen werden verwendet, um verschiedene Elemente, Gebiete, Abschnitte etc. zu beschreiben und sollen nicht beschränkend sein. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
  • Wie hierin verwendet sind die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „umfassend“ und dergleichen offene Begriffe, die die Gegenwart von angegebenen Elementen oder Merkmalen angeben, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein“, „eine“, „der“, „die“ und „das“ sind so zu verstehen, dass sie den Plural und den Singular umfassen, sofern durch den Kontext nicht klar anders vorgegeben ist.
  • Es gilt zu verstehen, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern dies nicht ausdrücklich anders angegeben ist.

Claims (7)

  1. Leistungstransistor-Chip (200), insbesondere Nacktchip, der Folgendes umfasst: einen Transistor, der in einem Halbleiterkörper gebildet ist, wobei der Transistor einen Gateanschluss, einen Ausgangsanschluss und einen dritten Anschluss umfasst, wobei der Gate-Anschluss einen leitenden Kanal zwischen dem Ausgangsanschluss und dem dritten Anschluss steuert; eine strukturierte erste Metallschicht (202), die auf dem Halbleiterkörper angeordnet ist und davon isoliert ist, wobei die strukturierte erste Metallschicht (202) mit dem Ausgangsanschluss des Transistors verbunden ist, wobei die strukturierte erste Metallschicht (202) eine Vielzahl von Fingern (206) aufweist, die sich von einer Hauptbasis (208) parallel und voneinander beabstandet erstrecken; und ein erstes Bondpad (216), das auf dem Halbleiterkörper angeordnet ist und davon isoliert ist, wobei das erste Bondpad (216) einen Ausgangsanschluss des Leistungstransistor-Chips bildet und kapazitiv an die strukturierte erste Metallschicht gekoppelt ist, um eine Serienkapazität zwischen dem Ausgangsanschluss des Transistors und dem ersten Bondpad zu bilden, wobei das erste Bondpad (216) über der strukturierten ersten Metallschicht (202) angeordnet ist und einen Teil davon überdeckt, und wobei das erste Bondpad (216) kapazitiv durch ein dielektrisches Material (204), das einen Zwischenraum zwischen dem ersten Bondpad (216) und der strukturierten ersten Metallschicht (202) in dem Überlappungsgebiet zwischen dem ersten Bondpad (216) und der strukturierten ersten Metallschicht (202) füllt, an die strukturierte erste Metallschicht (202) gekoppelt ist.
  2. Leistungstransistor-Chip (200) nach Anspruch 1, weiter umfassend einen Gate-Bondkontaktpad (210), das auf dem Halbleiterkörper angeordnet und davon isoliert ist, und eine strukturierte zweite Metallschicht (212), die mit dem Gate-Kontaktpad (210) verbunden ist und Finger (214) zum Verbinden mit dem darunter liegenden Gate-Anschluss des Transistors aufweist, wobei die Finger (206) der strukturierten ersten Metallschicht (202) mit den Fingern (214) der strukturierten zweiten Metallschicht (212) ineinandergreifen.
  3. Leistungstransistor-Chip (200) nach Anspruch 1 oder 2, der ferner Folgendes umfasst: ein zweites Bondpad (218), das auf dem Halbleiterkörper angeordnet ist, davon isoliert ist und beabstandet von dem ersten Bondpad (216) ist, wobei das zweite Bondpad einen Gleichspannungs-Vorspannungsanschluss des Leistungstransistor-Chips (200) bildet und mit der strukturierten ersten Metallschicht (202) durch einen leitenden Pfad verbunden ist.
  4. Leistungstransistor-Chip nach Anspruch 3, wobei das erste Bondpad (216) und das zweite Bondpad (218) auf derselben Ebene angeordnet sind, wobei das zweite Bondpad (218) einen anderen Teil der strukturierten ersten Metallschicht (202) überlappt als das erste Bondpad (216) und wobei das zweite Bondpad (218) über eine Vielzahl von leitfähigen Durchkontaktierungen, die sich zwischen dem zweiten Bondpad (218) und der strukturierten ersten Metallschicht (202) in dem Überlappungsgebiet zwischen dem zweiten Bondpad (218) und der strukturierten ersten Metallschicht (202) erstrecken, mit der strukturierten ersten Metallschicht (202) verbunden ist.
  5. Leistungstransistor-Chip nach einem der Ansprüche 1-4, wobei der Transistor ein Hochfrequenz-Transistor ist.
  6. Leistungshalbleitergehäuse, das Folgendes umfasst: eine elektrisch leitfähige Basis (502); ein elektrisch isolierendes Element (504), das an der Basis angebracht ist; einen Leistungstransistor-Chip nach einem der Ansprüche 1-5; und eine erste Zuleitung (514), die an dem elektrisch isolierenden Element (504) angebracht ist und die über einen oder mehrere erste elektrische Leiter (516) mit dem ersten Bondpad (216) des Leistungstransistor-Chips (200) verbunden ist.
  7. Leistungshalbleitergehäuse nach Anspruch 6, das ferner Folgendes umfasst: einen Kondensator (518), der von dem Leistungstransistor-Chip (200) beabstandet ist und einen ersten Anschluss, abgewandt von der Basis (502) und einen zweiten Anschluss, der der Basis (502) zugewandt ist und mit der Basis (502) verbunden ist, aufweist, wobei der Leistungstransistor-Chip (200) ferner ein zweites Bondpad (218) umfasst, das auf dem Halbleiterkörper angeordnet und davon isoliert ist und von dem ersten Bondpad (216) beabstandet ist, wobei das zweite Bondpad (218) einen Gleichspannungs-Vorspannungsanschluss des Leistungstransistor-Chips (200) bildet und über einen Leiterpfad mit der strukturierten ersten Metallschicht (202) verbunden ist, wobei das zweite Bondpad (218) über einen oder mehrere elektrische Leiter (524) mit dem ersten Anschluss des Kondensators (518) verbunden ist.
DE102015101917.5A 2014-02-21 2015-02-11 Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad Active DE102015101917B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/186,840 US20150243649A1 (en) 2014-02-21 2014-02-21 Power Transistor Die with Capacitively Coupled Bond Pad
US14/186,840 2014-02-21

Publications (2)

Publication Number Publication Date
DE102015101917A1 DE102015101917A1 (de) 2015-08-27
DE102015101917B4 true DE102015101917B4 (de) 2024-05-02

Family

ID=53782590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101917.5A Active DE102015101917B4 (de) 2014-02-21 2015-02-11 Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad

Country Status (4)

Country Link
US (1) US20150243649A1 (de)
KR (1) KR101784551B1 (de)
CN (1) CN104867893B (de)
DE (1) DE102015101917B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899967B1 (en) * 2017-02-01 2018-02-20 Infineon Technologies Ag Embedded harmonic termination on high power RF transistor
US10236833B2 (en) 2017-08-02 2019-03-19 Infineon Technologies Ag RF amplifier with dual frequency response capacitor
US10249583B1 (en) * 2017-09-19 2019-04-02 Infineon Technologies Ag Semiconductor die bond pad with insulating separator
US10122336B1 (en) 2017-09-20 2018-11-06 Cree, Inc. Broadband harmonic matching network
US10141303B1 (en) * 2017-09-20 2018-11-27 Cree, Inc. RF amplifier package with biasing strip
US11336253B2 (en) 2017-11-27 2022-05-17 Wolfspeed, Inc. RF power amplifier with combined baseband, fundamental and harmonic tuning network
US10411659B2 (en) 2018-01-25 2019-09-10 Cree, Inc. RF power amplifier with frequency selective impedance matching network
US20200211968A1 (en) * 2018-12-27 2020-07-02 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN110416209B (zh) * 2019-07-29 2021-09-28 成都芯图科技有限责任公司 一种具有反馈结构的半导体功率晶体管及集成电路与封装结构
JP2023520030A (ja) * 2020-04-03 2023-05-15 ウルフスピード インコーポレイテッド ゲート及び／又はドレイン上に炭化ケイ素貫通ビアを有するトランジスタ・ダイを使用する積層ｒｆ回路トポロジ
US11621322B2 (en) * 2020-07-30 2023-04-04 Wolfspeed, Inc. Die-to-die isolation structures for packaged transistor devices
RU208209U1 (ru) * 2020-08-31 2021-12-08 Российская Федерация, от имени которой выступает Министерство промышленности и торговли РФ Конструкция мощного биполярного свч транзистора
CN114122134B (zh) * 2020-09-01 2023-12-22 苏州华太电子技术股份有限公司 一种射频ldmos集成器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146723A1 (en) 2010-12-10 2012-06-14 Nxp B.V. Radiofrequency amplifier
US20120154053A1 (en) 2010-12-20 2012-06-21 Infineon Technologies North America Power Transistor Output Match Network with High Q RF Path and Low Q Low Frequency Path

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3125915B2 (ja) * 1996-01-09 2001-01-22 日本電気株式会社 半導体装置の製造方法
EP0996159A1 (de) * 1998-10-12 2000-04-26 STMicroelectronics S.r.l. Integrierte Schaltkreisstruktur mit Kondensator und deren Herstellungsverfahren
JP4751035B2 (ja) 2004-06-09 2011-08-17 株式会社東芝 半導体集積回路及び昇圧回路
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
US8111521B2 (en) * 2007-08-08 2012-02-07 Intel Corporation Package-based filtering and matching solutions
US7990223B1 (en) * 2010-05-31 2011-08-02 Kabushiki Kaisha Toshiba High frequency module and operating method of the same
JP2012084723A (ja) 2010-10-13 2012-04-26 Panasonic Corp 半導体装置
JP5981711B2 (ja) * 2011-12-16 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9685915B2 (en) * 2012-10-31 2017-06-20 Nxp Usa, Inc. Amplification stage and wideband power amplifier
US9800213B1 (en) * 2016-06-20 2017-10-24 Nxp Usa, Inc. Amplifier devices with impedance matching networks that incorporate a capacitor integrated with a bond pad

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146723A1 (en) 2010-12-10 2012-06-14 Nxp B.V. Radiofrequency amplifier
US20120154053A1 (en) 2010-12-20 2012-06-21 Infineon Technologies North America Power Transistor Output Match Network with High Q RF Path and Low Q Low Frequency Path

Also Published As

Publication number Publication date
KR20150099444A (ko) 2015-08-31
KR101784551B1 (ko) 2017-10-11
CN104867893A (zh) 2015-08-26
CN104867893B (zh) 2018-01-19
DE102015101917A1 (de) 2015-08-27
US20150243649A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
DE102015101917B4 (de) Leistungstransistor-Chip mit kapazitiv gekoppeltem Bondpad
DE102014102018B3 (de) Leistungshalbleitermodul mit niederinduktiv ausgestalteten modulinternen Last- und Hilfsverbindungseinrichtungen
DE102010000208B4 (de) Halbleitervorrichtung mit monolithischem Halbleiterschalter und Verfahren zu dessen Herstellung
DE112017004776T5 (de) Leistungshalbleitermodul und leistungshalbleiteranordnung
DE102016123932A1 (de) HF-Bauelementpackage mit integriertem Hybridkoppler
US10431525B2 (en) Bond-over-active circuity gallium nitride devices
DE102017130292A1 (de) Kompakter Klasse-F-Chip und Drahtanpassungstopolgie
DE102014212521A1 (de) Halbleitervorrichtung
DE102015104996B4 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE112017007345T5 (de) Halbleitervorrichtung
DE102014109662B4 (de) Halbleiterchip und Gehäuse mit Source-Down- und Sensorkonfiguration
US7786603B2 (en) Electronic assembly having graded wire bonding
EP1696487A1 (de) Hochfrequenzanordnung
DE112007000161B4 (de) Multifinger-FET für Hochfrequenz
DE102018201492B4 (de) Eingebetteter Harmonische-Abschluss an einem Hochleistungs-HF-Transistor
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102017131216A1 (de) Kompensationsvorrichtung für Transistoren
DE102012007954A1 (de) Doppelschichtmetall- (DLM) Leistungs-MOSFET
DE102009017360B4 (de) Stabilisierungsnetzwerk und Halbleitervorrichtung mit dem Stabilisierungsnetzwerk
DE102018109099B4 (de) Passives elektrisches bauteil mit thermischer durchkontaktierung
DE112016006634T5 (de) Anliegender bodykontakt für soi-transistor
DE102020203247B4 (de) Halbleitervorrichtung
DE112007000175B9 (de) Feldeffekttransistor eines Mehrfingertyps
EP2830089B1 (de) HF-Leistungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division