DE102017131216A1 - Kompensationsvorrichtung für Transistoren - Google Patents

Kompensationsvorrichtung für Transistoren Download PDF

Info

Publication number
DE102017131216A1
DE102017131216A1 DE102017131216.1A DE102017131216A DE102017131216A1 DE 102017131216 A1 DE102017131216 A1 DE 102017131216A1 DE 102017131216 A DE102017131216 A DE 102017131216A DE 102017131216 A1 DE102017131216 A1 DE 102017131216A1
Authority
DE
Germany
Prior art keywords
inductance
terminal
bonding wire
load
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017131216.1A
Other languages
English (en)
Inventor
David Seebacher
Andrea Del Chiaro
Peter Singerl
Ji Zhao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017131216.1A priority Critical patent/DE102017131216A1/de
Priority to US16/229,379 priority patent/US10763228B2/en
Priority to CN201811575232.4A priority patent/CN110021583A/zh
Publication of DE102017131216A1 publication Critical patent/DE102017131216A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/347—Negative-feedback-circuit arrangements with or without positive feedback using transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/4909—Loop shape arrangement
    • H01L2224/49095—Loop shape arrangement parallel in plane
    • H01L2224/49096—Loop shape arrangement parallel in plane horizontal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45172—A transformer being added at the input of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45228—A transformer being added at the output or the load circuit of the dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

Es werden Vorrichtungen umfassend einen Transistor mit einer parasitären Kapazität zwischen mindestens einem Steueranschluss und dem mindesten einem Lastanschluss eines ersten Typs bereitgestellt. Ferner umfassen die Vorrichtungen vorteilhaft angeordnete Induktivitäten, die elektromagnetisch miteinander gekoppelt sind und eingerichtet sind, die Wirkung der parasitären Kapazität im Bereich um eine Resonanzfrequenz zumindest teilweise zu kompensieren.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung bezieht sich im Allgemeinen auf Vorrichtungen für Hochfrequenztransistoren
  • HINTERGRUND
  • Die Entwicklung im Bereich der Hochfrequenzanwendungen, insbesondere bei Kommunikationssystemen, geht mehr und mehr in Richtung von Verstärkerschaltungen mit kleineren Abmessungen bei gleichzeitig höherer Leistung und bei der gleichzeitigen Anforderung, größeren Bandbreiten von zu verarbeitenden Signalen gerecht zu werden. Um die Raumanforderung von entsprechenden Verstärkerschaltungen oder anderer Hochfrequenzschaltungen kompakt zu halten, wird der Grad der Integration der Verstärkerschaltungen sukzessive erhöht. Für Leistungsverstärkerschaltungen bedeutet dies erhebliche Herausforderungen im Hinblick sowohl auf Effizienz als auch auf Linearität und Schaltungsstabilität. Dies gilt im Hinblick auf Leistungsverstärkerschaltungen des Doherty-Typs. Diese kommen in einer Vielzahl von Anwendungs- und Frequenzbereichen zum Einsatz, beispielsweise im Bereich von Mobilfunk -Systemen, beispielsweise von 5G- und MIMO-Systemen oder aber im Bereich des Rundfunks, sowie in anderen Drahtlosen Anwendungen wie zB.: WLAN.
  • Ein Bestandteil vieler Leistungsverstärkerschaltungen sind Transistoren, insbesondere Leistungstransistoren und/oder Hochfrequenztransistoren. Für manche Transistortypen kann eine Kapazität zwischen einem Steueranschluss und einem Lastanschluss des Transistors zu einem unerwünschten Rückkopplungsverhalten führen, welches unerwünschte Effekte, beispielsweise Instabilitäten der Leistungsverstärkerschaltung bei Betrieb des Transistors zur Folge haben kann.
  • Eine herkömmliche Herangehensweise, um die Stabilität des Transistors zu gewährleisten, besteht im Hinzufügen eines Stabilitätswiderstandes zur Dämpfung von möglicherweise auftretenden Schwingungen. In einigen Fällen wird als Transistor ein Transistor mit einem Gateanschluss verwendet. In diesen Fällen kann dieser Widerstand mit dem Gateanschluss des Transistors verbunden sein. In diesem Fall kann der Widerstand jedoch zusätzliche nachteilige Effekte für die Leistungsschaltung hervorrufen, beispielsweise kann durch den Widerstand der Verstärkungsfaktor der Leistungsschaltung verringert werden und/oder der Widerstand kann zu einem nicht idealen Verhalten der Verstärkung als Funktion der Schaltungsfrequenz führen, was insbesondere für Doherty-Verstärkerschaltungen problematisch sein kann. Dies gilt insbesondere für Fälle, in denen Galliumnitrid-Transistoren (GAN-Transistoren) zum Einsatz kommen, die starke Rückkopplungseigenschaften aufweisen können. Als Ergebnis von großen Änderungen eines Verstärkungsfaktors einer derartigen Verstärkerschaltung mit der Frequenz kann ein verwendetes Eingangsanpassungsnetzwerk in manchen Fällen fehlangepasst sein, was in einem weiteren Verlust von Verstärkung und möglicherweise von System-Effizienz resultieren kann und den Entwurf von Schaltungen für einen breiten Frequenzbereich erschwert.
  • Zur Kompensation der oben beschriebenen Effekte kann in manchen Anwendungsfällen ein Rückkopplungssystem-Netzwerk umfassend mindestens einen Widerstand, eine Induktivität und eine Kapazität (RLC-Netzwerk) zwischen einem Steueranschluss und einem Lastanschluss eines Transistors zum Einsatz kommen. Die zusätzliche Kapazität wird hierbei zur Gleichspannungsentkopplung verwendet, da im Allgemeinen Lastanschluss und Steueranschluss auf verschiedenen Potentialen liegen. Diese zusätzliche Kapazität des Rückkopplungs-Netzwerks kann jedoch ebenfalls zu unerwünschten, nachteiligen Effekten führen.
  • KURZFASSUNG
  • Es werden Vorrichtung gemäß der Ansprüche 1, 7 und 9 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsbeispiele.
  • Gemäß einem Ausführungsbeispiel wird eine Vorrichtung umfassend einen Transistor mit mindestens einem Steueranschluss, mindestens einem Lastanschluss eines ersten Typs und mindestens einem Lastanschluss eines zweiten Typs bereitgestellt. Hierbei weist der der Transistor eine parasitäre Kapazität zwischen dem mindestens einen Steueranschluss und dem mindesten einen Lastanschluss des ersten Typs auf. Ferner umfasst die Vorrichtung eine erste Induktivität, die mit dem mindestens einen Steueranschluss leitend verbunden ist, sowie eine zweite Induktivität, die mit dem mindestens einen Lastanschluss des ersten Typs leitend verbunden ist. Hierbei ist die erste Induktivität mit der zweiten Induktivität elektromagnetisch gekoppelt und die erste Induktivität, die zweite Induktivität und die elektromagnetische Kopplung sind eingerichtet, die Wirkung der parasitären Kapazität im Bereich um eine Resonanzfrequenz zumindest teilweise zu kompensieren.
  • Gemäß einem weiteren Ausführungsbeispiel umfasst eine Vorrichtung mindestens einen Transistor. Dieser umfasst mindestens eine Steueranschlussfläche, mindestens eine Lastanschlussfläche mindestens einen ersten Bonddraht mit einer ersten Bonddrahtinduktivität und mindestens einen zweiten Bonddraht mit einer zweiten Bonddrahtinduktivität. Hierbei ist der mindestens eine erste Bonddraht mit der mindestens einen Steueranschlussfläche und der mindestens eine zweite Bonddraht mit der mindestens einen Lastanschlussfläche leitend verbunden. Ferner umfasst die Vorrichtung mindestens einen dritten Bonddraht mit einem Anfang und einem Ende, wobei der mindestens eine erste Bonddraht elektromagnetisch mit einem ersten Teil des mindestens einen dritten Bonddrahts gekoppelt ist und der mindestens eine zweite Bonddraht elektromagnetisch mit einem zweiten Teil des mindestens einen dritten Bonddrahts gekoppelt ist. Darüber hinaus ist der mindestens eine dritte Bonddraht von dem mindestens einen ersten Bonddraht und dem mindestens einen zweiten Bonddraht elektrisch isoliert und der Anfang und das Ende sind leitend mit einem Referenzpotential verbunden.
  • Gemäß einem Ausführungsbeispiel umfasst die Vorrichtung mindestens einen Transistor, der mit mindestens einer Steueranschlussfläche und mindestens einer Lastanschlussfläche elektrisch leitend verbunden ist. Ferner umfasst die Vorrichtung mindestens eine Steuerkontaktfläche und mindestens eine Lastkontaktfläche sowie eine erste Vielzahl von Bonddrähten, die jeweils elektrisch mit der Steueranschlussfläche und der Steuerkontaktfläche leitend verbunden sind. Weiterhin umfasst die Vorrichtung eine zweite Vielzahl von Bonddrähten, die jeweils elektrisch mit der mindestens einen Lastanschlussfläche und der mindestens einen Lastkontaktfläche leitend verbunden sind und eine dritte Vielzahl von Bonddrähten, die jeweils einen Anfang und ein Ende aufweisen. Dabei sind das Anfang und das Ende jeweils mit einem Referenzpotential leitend verbunden und jeder der dritten Vielzahl von Bonddrähten ist elektrisch isoliert von der ersten Vielzahl von Bonddrähten und der zweiten Vielzahl von Bonddrähten. Zusätzlich weist die dritte Vielzahl von Bonddrähten und die erste Vielzahl von Bonddrähten eine erste Gegeninduktivität auf und die dritte Vielzahl von Bonddrähten und die zweite Vielzahl von Bonddrähten weist eine zweite Gegeninduktivität auf.
  • Die obige Kurzfassung ist lediglich als eine knappe Übersicht über manche mögliche Implementierungen zu verstehen und nicht als einschränkend auszulegen. Insbesondere können andere Ausführungsbeispiele andere Merkmale als die oben erläuterten verwenden.
  • Figurenliste
    • 1 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
    • 2 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
    • 3 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
    • 4 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
    • 5 zeigt schematisch ein Vergleichsbeispiel.
    • 6 zeigt schematisch eine mögliche Implementierung der Schaltung der 4 gemäß verschiedener Ausführungsbeispiele.
    • 7 zeigt Simulationen verschiedener Stabilitätsparameter als Funktion der Frequenz von dem Vergleichsbeispiel der 5.
    • 8 zeigt Simulationen verschiedener Stabilitätsparametern als Funktion der Frequenz gemäß dem Ausführungsbeispiel der 6.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Im Folgenden werden verschiedene Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben. Diese Ausführungsbeispiele sind lediglich als Beispiel zu betrachten und sind nicht als einschränkend aufzufassen. Beispielsweise können bei anderen Ausführungsbeispielen manche von den beschriebenen Merkmalen oder Komponenten weggelassen werden und/oder durch alternative Merkmale oder Komponenten ersetzt werden. Merkmale oder Komponenten verschiedener Ausführungsbeispiele können kombiniert werden, um weitere Ausführungsbeispiele zu bilden. Variationen und Modifikationen, die im Hinblick auf ein Ausführungsbeispiel beschrieben werden, können auch auf andere Ausführungsbeispiele angewendet werden. Des Weiteren können andere Merkmale oder Komponenten als die beschriebenen oder gezeigten bereitgestellt sein, beispielsweise in herkömmlichen Leistungsverstärkerschaltungen oder Hochfrequenzschaltungen verwendete Merkmale oder Komponenten.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Elemente. Die Figuren sind schematische Repräsentationen verschiedener Ausführungsbeispiele. In den Figuren dargestellte Elemente sind nicht notwendigerweise maßstabsgetreu dargestellt. Vielmehr sind die verschiedenen in den Figuren dargestellten Elemente derart wiedergegeben, dass ihre Funktion und genereller Zweck dem Fachmann verständlich wird.
  • Die beschriebenen Techniken und Vorrichtungen können in einem umfangreichen Gebiet von Anwendungen eingesetzt werden. Zum Beispiel kann die Stabilisierung eines Transistors, wie nachfolgend beschrieben, im Zusammenhang mit Mobilfunksystemen, beispielsweise 5G und MIMO-Systemen Anwendung finden, aber auch in vielen Anwendungsfeldern, beispielsweise sowohl in modernen Mobilitäts- und Industriesystemen als auch im Heimbereich. Auch können die beschriebenen Techniken im Bereich der Leistungsverstärker im Bereich moderner Hochleistungstechnologien wie beispielsweise GaN-Systemen Anwendung finden. Die Vorrichtungen können ebenfalls im Zusammenhang mit sog. intelligenten Transistoren zum Einsatz kommen. Die intelligenten Transistoren sind Transistoren, die mit mehreren Diagnosefähigkeiten und Schutzmerkmalen ausgerüstet sind, um verschiedene Störungsbedingungen zu identifizieren. Dadurch können Überlast- und Kurzschlussereignisse verhindert werden, wodurch es möglich ist intelligente Transistoren kosten- und bauformoptimiert auszulegen und diese bis zu den thermischen und elektrischen Grenzen zu beanspruchen.
  • Direkte Verbindungen oder Kopplungen, die in den Zeichnungen gezeigt oder im Folgenden beschrieben sind, d.h. elektrische Verbindungen oder Kopplungen ohne dazwischenliegende Elemente (beispielsweise einfache Metallleiterbahnen) können auch durch eine indirekte Verbindung oder Kopplung realisiert werden, d.h. eine Verbindung oder Kopplung, die ein Element oder mehrere zusätzliche dazwischenliegende Elemente umfasst, und umgekehrt, solange die generelle Funktionsweise der Verbindung oder Kopplung, beispielsweise ein Bereitstellen einer Spannung, ein Bereitstellen eines Stroms oder ein Bereitstellen eines Steuersignals, im Wesentlichen beibehalten wird.
  • Leitend verbunden bezeichnet eine Kopplung, die das Übertragen von Gleichspannung und/oder Wechselspannung ermöglicht. Eine leitende Verbindung kann beispielsweise mittels durchgängigen metallische Leitungen realisiert werden. Auch kann eine leitende Verbindung beispielsweise mittels einer leitenden Fläche realisiert werden.
  • Im Allgemeinen weisen Transistoren im Kontext der vorliegenden Anmeldung einen oder mehrere Steueranschlüsse und zwei oder mehr Lastanschlüsse auf. Ein Öffnen und ein Schließen des Transistors (das Betätigen des Transistors) kann durch das Anlegen eines oder mehrerer Signale an den einen oder die mehreren Steueranschlüsse gesteuert werden. Wenn der Transistor geschlossen ist, stellt er eine niederohmige Verbindung zwischen wenigstens zwei seiner Lastanschlüsse bereit, so dass ein Strom zwischen den Lastanschlüssen fließen kann. Wenn der Transistor offen ist, zeigt der Transistor ein Sperrverhalten zwischen seinen Lastanschlüssen, d. h., er ist hochohmig, so dass im Wesentlichen kein Strom zwischen den Lastanschlüssen fließen kann, z. B. mit Ausnahme der unerwünschten Effekte wie eines Leckstroms usw., die in realen Vorrichtungen vorkommen können.
  • Viele Transistoren weisen einen Übergangsbereich zwischen dem geschlossenen Zustand und dem offenen Zustand auf, bei dem ein graduelles Öffnen des Transistors mittels des einen oder der mehreren Steueranschlüsse gesteuert werden kann. Manche Transistoren können zumindest in einem Teil des Übergangsbereichs eine lineare Abhängigkeit zwischen Steueranschlusssignal und Ohmigkeit der Verbindung zwischen den wenigstens zwei Lastanschlüssen aufweisen. Bei manchen Verstärkeranordnungen werden Transistoren in diesem linearen Teil des Übergangsbereichs betrieben.
  • Manche Transistoren können parasitäre, d.h. unerwünschte, Kapazitäten zwischen einzelnen Anschlüssen aufweisen. Beispielsweise können parasitäre Kapazitäten zwischen mindestens einem Steueranschluss und mindestens einem Lastanschluss, und/oder zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss auftreten.
  • In einigen Ausführungsbeispielen kann der Transistor ein Transistor insbesondere für Hochfrequenz- und Leistungsanwendungen (RF power transistor) sein. In einigen Ausführungsbeispielen kann der Transistor unter Verwendung eines Feldeffekttransistors (FET) wie eines MOS-Transistors (MOSFET), eines Bipolartransistors mit isoliertem Gate (IGBT), eines Sperrschicht-Feldeffekttransistors (JFET), eines Bipolar-Transistors (BJT), eines Galliumnitrid-Transistors (GAN-Transistors), eines Siliziumcarbid-Transistors (SiC-Transistors) oder eines Transistors mit hoher Elektronenbeweglichkeit (HEMT) implementiert sein. In einem derartigen Fällen können die Lastanschlüsse mindestens einen Lastanschluss eines ersten Typs und mindestens einen Lastanschluss eines zweiten Typs umfassen.
  • Im Falle eines Feldeffekttransistors kann der mindestens eine Lastanschluss des ersten Typs einem Drain-Anschluss oder mehreren Drain-Anschlüssen und der mindestens eine Lastanschluss des zweiten Typs einem Source-Anschluss oder mehreren Source-Anschlüssen entsprechen, während der mindestens eine Steueranschluss dem Gate-Anschluss oder den Gate-Anschlüssen entsprechen kann.
  • Im Falle eines Bipolar-Transistors oder einem Bipolartransistors mit isoliertem Gate kann der mindestens eine Lastanschluss des ersten Typs einem Kollektor-Anschluss oder mehreren Kollektoranschlüssen und der mindestens eine Lastanschluss des zweiten Typs einem Emitter-Anschluss oder mehreren Emitter-Anschlüssen entsprechen. Emitter-Anschluss/- Anschlüsse und Kollektoranschluss/-anschlüsse können auch zwischen dem ersten und zweiten Typ getauscht sein. Im Falle eines Bipolar-Transistors kann der mindestens eine Steueranschluss kann dem Basis-Anschluss oder mehreren BasisAnschlüssen entsprechen. Im Falle eines Bipolartransistors mit isoliertem Gate kann der mindestens eine Steueranschluss kann dem Gate-Anschluss oder mehreren Gate-Anschlüssen entsprechen.
  • Die Vorrichtungen können ein Die umfassen. Mit Die ist ein Halbleiterchip bezeichnet, der auch mit anderen Halbleiterchips kombiniert sein kann.
  • Die Vorrichtungen können ein Chipgehäuse umfassen. Die Chipgehäuse können eine Ummantelung eines Halbleiterchips inklusive von Anschlussstellen, beispielsweise Leads, Pins oder Balls bereitstellen. Zahlreiche Variationen solcher Chipgehäuse sind dem Fachmann bekannt, die sich in ihrer Form, den verwendeten Materialien, der Anzahl und Anordnung der Anschlussstellen und anderer Eigenschaften unterscheiden.
  • In manchen Transistoren kann eine sog. parasitäre, also unerwünschte bzw. durch das Design bedingte, aber nicht benötigte Kapazität auftreten. Solche parasitären Kapazitäten können insbesondere zwischen verschiedenen Anschlüssen des Transistors auftreten. Beispielsweise kann eine parasitäre Kapazität zwischen einem Steueranschluss und einem Lastanschluss auftreten. Wie oben genannt kann diese parasitäre Kapazität bei Feldeffekttransistoren zwischen einem Gate-Anschluss und einem Drainanschluss auftreten. In diesen Fällen spricht man von einer Gate-Drain-Kapazität, häufig mit Cgd bezeichnet. In manchen anderen Fällen kann eine Kapazität zwischen einem Gate-Anschluss und dem Source-Anschluss auftreten. In diesen Fällen spricht man von einer Gate-Source-Kapazität, häufig mit Cgs bezeichnet. Bei anderen Arten von Transistoren können entsprechende Kapazitäten zwischen den verschiedenen Anschlüssen auftreten.
  • Mit Induktivität im Sinne dieser Anmeldung werden Bauelemente oder Bereiche von Bauelement bezeichnet, die die Eigenschaft haben, eine elektrische Induktivität aufzuweisen.
  • Beispiele für Induktivitäten im Zusammenhang mit dieser Anmeldung können Spulen, Leiterbahnen, Leiterbahnabschnitte, einzelne Leitungen, einzelne Bonddrähte, mehrere Bonddrähte und/oder Abschnitte von einzelnen oder mehreren Bonddrähten sein. Diese Aufzählung ist nicht als einschränkend auszulegen sondern dient lediglich der Erläuterung. Die Induktivitätseigenschaften können durch Veränderung der Bauteile, insbesondere der Bauteilgeometrien, verändert werden kann.
  • Im Zusammenhang dieser Beschreibung wird unter elektromagnetische Kopplung oder Gegeninduktion die gegenseitige magnetische Beeinflussung zweier oder mehrerer räumlich benachbarter Induktivitäten aufgrund von elektromagnetischer Wechselwirkung verstanden. Quantitativ kann die elektromagnetische Kopplung oder Gegeninduktion zwischen zwei Induktivitäten mithilfe von Kopplungskoeffizienten beschrieben werden.
  • Vorzeichen und Betrag des Kopplungskoeffizienten zwischen zwei Induktivitäten hängen von zahlreichen Parametern ab und können durch Veränderung dieser Parameter verändert werden, beispielsweise durch Veränderung der Abstände, der Anordnung und der Form sowie den jeweiligen geometrischen Eigenschaften der Induktivitäten, beispielsweise Abmessungen und Form der leitenden Elemente der Induktivitäten.
  • Unter Resonanzfrequenz wird im Zusammenhang mit dieser Anmeldung die Resonanzfrequenz eines Schwingkreises, beispielsweise einer Kapazität mit einer Induktivität und/oder einem Widerstand verstanden.
  • In den 1, 2, 3 und 4 wird jeweils ein Transistor 1, der mit einem Bezugspotenzial 5, einem Eingangsanpassungsnetzwerk (Input-Matching-Network) 8 und einem Ausgangsanpassungsnetzwerk (Output-Matching-Network) 9 gekoppelt ist, gezeigt. Der Transistor 1 weist einen Steueranschluss 2, ein Lastanschluss eines ersten Typs 3 und ein Lastanschluss eines zweiten Typs 4 auf. Zwischen dem Steueranschluss 2 und dem Lastanschluss des ersten Typs 3 weist der Transistor 1 eine erste parasitäre Kapazität 6 auf. Ferner kann den Transistor 1 zusätzlich eine zweite parasitäre Kapazität 7 zwischen dem Steueranschluss 2 und dem Bezugspotenzial 5 aufweisen. Weiterhin kann der Transistor 1 weitere, in den 1-4 nicht gezeigte, parasitäre Kapazitäten aufweisen.
  • In einigen Ausführungsformen kann es sich beim Transistor 1 um einen Leistungstransistor handeln. Beim Steueranschluss 2 kann es sich um einen Gate-Anschluss, beim Lastanschluss des ersten Typs 3 um einen Drainanschluss und beim Lastanschluss des zweiten Typs 4 um einen Source-Anschluss handeln. Bei diesen Ausführungsformen wird die parasitäre Kapazität 6 als Gate-Drain-Kapazität, Cgd, bezeichnet.
  • 1 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
  • Im gezeigten Ausführungsbeispiel weist die Schaltung zusätzlich zu dem oben beschriebenen Transistor 1 ferner ein Rückkopplungsnetzwerk 10 auf, welches eine erste Induktivität 11 und eine zweite Induktivität 12 umfasst, wobei die erste Induktivität 11 und die zweite Induktivität 12 eine elektromagnetische Kopplung 13 aufweisen.
  • Diese elektromagnetische Kopplung kann eingerichtet sein, die Wirkung der ersten parasitären Kapazität 6 bei Betrieb des Transistors 1 im Bereich um eine Resonanzfrequenz herum zumindest teilweise zu kompensieren. Dies kann durch geeignete Wahl der Kopplung, beispielsweise durch die Anordnung der Leiterbahnen und geeignete Wahl der ersten Induktivität 11 und der zweiten Induktivität 12 erfolgen.
  • Eine zumindest teilweise Kompensation der ersten parasitären Kapazität 6 in einem Frequenzbereich liegt dann vor, wenn um eine Mittenfrequenz innerhalb einer bestimmten Bandbreite die gekoppelten Elemente so ausgelegt sind, dass sie einen Schwingkreis mit der ersten parasitären Kapazität 6 bilden, wobei der Schwingkreis dazu geeignet ist, innerhalb der Bandbreite den Effekt der ersten parasitären Kapazität 6 zu kompensieren, so dass sich die Schaltung effektiv so verhält, als ob die erste parasitäre Kapazität 6 nicht vorhanden wäre und sich die Schaltung somit so verhält, als ob in diesem Frequenzbereich keine parasitäre Verbindung zwischen dem Steueranschluss 2 und dem Lastanschluss des ersten Typs 3 bestehen würde, oder die Auswirkungen der parasitären Kapazität zumindest verringert werden.
  • Ein Vorteil mancher dieser und nachfolgend erläuterter Ausführungsbeispiele kann darin bestehen, dass ein nahezu ideales Verhalten bei der Änderung von Impedanz als Funktion der Frequenz für Verstärkerschaltungen, beispielsweise für Doherty-Verstärkerschaltungen, erreicht werden kann. Dies kann das Design von effizienten Verstärkern für einen weiten Frequenzbereich und bei hohen Frequenzen vereinfachen.
  • In Abhängigkeit von gewünschten Frequenzbereich und der Leistungsklasse der Schaltung können die Induktivitäten mittels Bonddrähten bereitgestellt werden, wie auch anhand nachfolgender Ausführungsbeispiele erläutert wird.
  • Eine Schaltung gemäß dieser und nachfolgend beschriebener Ausführungsformen kann den Vorteil einer induktiven Rückkopplung, die Gleichspannungs-entkoppelt ist, bieten.
  • Gleichspannungs-entkoppelt bedeutet, dass die Rückkopplung für Gleichspannungen, bzw. niederfrequente Spannungen, als elektrische Isolation wirkt. Beispielsweise kann es aufgrund der Gleichspannungsentkoppelung zwischen dem Steueranschluss und dem Lastanschluss des ersten Typs möglich sein, auf eine bei RLC-Netzwerken notwendige zusätzliche Kapazität zur Gleichspannungsentkoppelung zu verzichten.
  • Eine Schaltung gemäß verschiedener obiger Ausführungsformen sowie im Folgenden beschrieben kann die Eigenschaft haben, dass die Schaltung ohne einen zusätzlichen Widerstand zur Stabilisierung von möglichem unerwünschtem Schwingverhalten aufgrund der zur Kompensation der parasitären Kapazität 6 verwendeten Elemente auskommen kann, wie dies beispielsweise aufgrund der Reihenschaltung von Kapazität und Induktivität in einem RLC-Kompensationsnetzwerks auftreten kann.
  • Weitere Effekte können in einem nahezu idealen Verstärkungsverhalten als Funktion der Last sowie verringerter Verluste und somit gesteigerter Effizienz bestehen.
  • 2 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
  • In 2 ist eine Schaltung mit einem Transistor 1 gezeigt, für den die obigen Ausführungen zu dem Transistor 1 entsprechend gelten.
  • Die in 2 gezeigte Schaltung umfasst eine erste Induktivität 211, eine zweite Induktivität 212, eine dritte Induktivität 213 mit einem ersten Anschluss 221 und einem zweiten Anschluss 222 sowie eine vierte Induktivität 214 mit einem dritten Anschluss 223 und einem vierten Anschluss 224. Der eine zweite Anschluss 222 ist mit dem einen dritten Anschluss 223 mittels einer ersten Leitung 215 leitend verbunden. Der erste Anschluss 221 ist mit dem vierten Anschluss 224 mittels einer zweiten Leitung 216 leitend verbunden. Im gezeigten Ausführungsbeispiel der 2 ist die erste Leitung 215 mit einem Referenzpotential 217 gekoppelt. In einigen Ausführungsbeispielen kann auch alternativ oder zusätzlich die zweite Leitung 216 mit einem Referenzpotential 217 gekoppelt sein. Dieses Referenzpotential 217 kann dem Referenzpotential 5 des Transistors 1 entsprechen.
  • Es besteht eine elektromagnetische Kopplung zwischen der erste Induktivität 211 und der dritten Induktivität 213, sowie zwischen der zweiten Induktivität 212 und der vierten Induktivität 214. Hierdurch kann die Schaltung eine Gesamtkopplung, umfassend die jeweiligen wechselseitigen Kopplungen von erster Induktivität 211, zweiter Induktivität 212, dritter Induktivität 213 und vierter Induktivität 214 aufweisen, die in ihrem Zusammenwirken eine effektive Kopplung zwischen der ersten Induktivität 211 und der zweiten Induktivität 212 bereitstellen können, die ein Ausführungsbeispiel für die in 1 gezeigte Kopplung 13 sein kann.
  • Diese Ausführungsbeispiele können ebenfalls die oben genannten Vorteile bieten. Darüber hinaus können die Leitungen 215, 216 Flexibilität bei der Realisierung der Schaltung bieten, da die Verbindung von Leitungen mit zusätzlichen Induktivitäten mehr Freiheitsgrade für die Auslegung der jeweiligen Induktivitäten und deren Anordnung ermöglicht. Die Möglichkeit einer Kopplung einer Leitung an das Referenzpotential 217, welches auch zusätzlich oder ersatzweise an anderer Stelle, beispielsweise bei 216 erfolgen kann, kann Vereinfachungen bei der Realisierung bieten, wie auch untenstehend im Zusammenhang mit weiteren Ausführungsbeispielen erläutert wird.
  • Die im Zusammenhang mit 2 beschriebenen Ausführungsformen sind insbesondere für die Ausführung der Induktivitäten mittels Bonddrähten geeignet, aber nicht darauf beschränkt. Eine Umsetzung kann ebenfalls beispielsweise mittels planaren Induktivitäten, Spulen und Transformatoren erfolgen.
  • Das Rückkopplungsnetzwerk 210 kann ohne leitende Verbindung, oder mit einer leitenden Verbindung mit einem Referenzpotential, beispielsweise einer Masse, ausgestaltet sein. Dies kann weitere Gestaltungsfreiheiten und mithin Designvorteile ermöglichen. Beispielsweise kann eine oder beide der gezeigten Leitungen 215, 216 durch leitende Verbindungen mit einer leitenden Fläche ausgestaltet werden.
  • 3 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
  • In 3 ist abermals ein Transistor 1 gezeigt, für den die Ausführungen zu den Transistoren 1 aus der 1 entsprechend gelten und der im gezeigten Ausführungsbeispiel in einem vergleichbaren Schaltungszusammenhang verwendet wird.
  • Die in 3 dargestellten Ausführungsbeispiele umfassen ein Rückkopplungsnetzwerk 310. Anschluss 313 der ersten Induktivität 311 ist mit einem Steueranschluss 320 leitend verbunden und ein Anschluss 314 der zweiten Induktivität 312 ist mit einem Leistungsanschluss eines ersten Typs 322 leitend verbunden. Durch die Induktivitäten 311, 312 kann es möglich sein, die Anschlüsse 320 und 322 von Wechselspannungssignalen, beispielsweise RF-Signalen, zu entkoppeln. Somit kann es möglich sein über die Anschlüsse 320, 322 eine Gleichstromspannung mit dem Transistor 1 zu koppeln, die sich mit zusätzlich vorhandenen Wechselspannungssignalen überlagern kann. Hierdurch kann beispielsweise eine Überlagerung eines aus dem Eingangsanpassungsnetzwerk 8 bereitgestellten RF-Signals mit einem an Anschluss 320 bereitgestellten Gleichspannungssignal am Steueranschluss 2 des Transistors erfolgen. Durch das Gleichspannungssignal kann in manchen Ausführungsbeispielen eine Verstärkung gewählt werden, wenn der Transistor in einem linearen Regime betrieben wird. In einigen Ausführungsbeispielen ist der Transistor 1 ein Feldeffekttransistor. Dann kann der Steueranschluss 320 ein Gatesteueranschluss, der Leistungsanschluss des ersten Typs 322 ein Drainversorgungsanschluss sein.
  • In 3 ist die induktive Kopplung 313, die bei den Ausführungsbeispielen gemäß 1 jeweils in Reihe mit dem Eingangsanpassungsnetzwerk (IMN; vom Englischen „input matching impedance“) 8 und dem Ausgangsanpassungsnetzwerk (OMN; vom Englischen „output matching impedance“) 9 geschaltet ist, alternativ in Form einer Parallelschaltung realisiert. Dies bietet eine weitere Möglichkeit zur Kompensation der parasitären Kapazität 6. Auch diese Schaltung kann durch geeignete Auswahl der Werte der jeweiligen Induktivitäten und/oder der Kopplungskoeffizienten die Rückkopplung der parasitären Kapazität im Transistor kompensieren. Die leitende Verbindung im Sinne einer Kopplung zu einem Steueranschluss 320 und einem Leistungsanschluss eines ersten Typs 322 ist nur als Beispiel zu verstehen. Insbesondere zwischengeschaltete Komponenten oder andere Versorgungsspannungen sind möglich.
  • 4 zeigt schematisch eine Schaltung gemäß verschiedener Ausführungsbeispiele.
  • In 4 ist abermals ein Transistor 1 gezeigt, für den die Ausführungen zu dem Transistor 1 aus der 2 entsprechend gelten und der im gezeigten Ausführungsbeispiel in einem vergleichbaren Schaltungszusammenhang verwendet wird.
  • In den in 4 dargestellten Ausführungsbeispielen ist ein Anschluss 415 der ersten Induktivität 411 mit einem Steueranschluss 420 leitend verbunden und ein Anschluss 416 der zweiten Induktivität 412 mit einem Leistungsanschluss eines ersten Typs 422 leitend verbunden. In einigen Ausführungsbeispielen kann der Steueranschluss 420 ein Gatesteueranschluss, der Leistungsanschluss des ersten Typs 422 ein Drainanschluss sein.
  • Hierdurch kann das induktive Kopplungsnetzwerk 410, umfassend eine dritte Induktivität 413 und eine vierte Induktivität 414, welches in 2 jeweils in Reihe geschaltet mit dem Eingangsanpassungsnetzwerk (IMN) 8 und dem Ausgangsanpassungsnetzwerk (OMN) 9 gezeigt ist, wie in 4 gezeigt in Form einer Parallelschaltung realisiert werden. Dies kann bei manchen Ausführungsbeispielen eine größere Designfreiheit für die Kompensation der parasitären Kapazität 6 bieten.
  • Die Induktivitäten, die miteinander elektromagnetisch gekoppelt sind, können unterschiedliche Arten der elektromagnetischen Koppelung aufweisen.
  • So kann die elektromagnetische Kopplung der ersten Induktivität 411 und der dritten Induktivität 413 sowie der zweiten Induktivität 412 und der vierten Induktivität 414 jeweils einen positiven Kopplungskoeffizient aufweisen.
  • 5 zeigt schematisch ein Vergleichsbeispiel zu einem Ausführungsbeispiel, welches dann unter Bezugnahme im Zusammenhang mit 6 nachfolgend beschrieben wird.
  • In 5 ist eine Vorrichtung gezeigt, die beispielsweise auf einer Leiterplatte aufgebracht sein kann. Die Leiterplatte kann eine im Wesentlichen leitende Ebene auf einem Referenzpotential 540 umfassen, wobei das Referenzpotential ein Massepotential sein kann. Auf der Rückseite eines Isolators 501 ist mindestens ein Transistor vorhanden. In 5 ist eine Konfiguration für zwei Transistoren in einem Gehäuse auf der Rückseite des Isolators 501 gezeigt. Der Isolator 501 umfasst zusätzlich mindestens eine Steueranschlussfläche, in diesem Fall eine erste Steueranschlussfläche 504 und eine zweite Steueranschlussfläche 503, sowie mindestens eine erste Lastanschlussfläche 502.
  • Des Weiteren werden zwei weitere Isolatoren 507, 508 bereitgestellt. Auf einem der Isolatoren 507 befindet sich mindestens eine Steuerkontaktfläche 505, auf dem anderen Isolator 508 anderen mindestens eine Lastanschluss-Kontaktfläche 506.
  • Die hier beschriebenen Isolatoren 501, 507, 508 sind nur beispielhaft gezeigt, alternative Implementierungen sind möglich. So kann die im Wesentlichen leitende Ebene auf einem Referenzpotential 540 auch so gestaltet sein, dass durch Unterbrechungen eine isolierende Wirkung auftritt.
  • Durch die Kontaktflächen 505, 506 und mögliche weitere Kontaktflächen können Kontakte zu weiteren nicht dargestellten Schaltungsteilen hergestellt werden.
  • Mindestens ein erster Bonddraht 511 verbindet die mindestens einen Steueranschlussfläche 503, 504 leitend mit der mindestens einen Steuerkontaktfläche 505. Mindestens ein zweiter Bonddraht 520 verbindet die mindestens einen Lastanschlussfläche 502 leitend mit der mindestens einen Lastkontaktfläche 506. Diese Verbindungen können insbesondere durch eine erste Vielzahl von Bonddrähten 512, die eine ähnliche wie hier gezeigte, aber auch eine verschiedene Geometrie aufweisen können, realisiert werden. In 5 ist dies als Beispiel anhand der ersten Vielzahl von Bonddrähten 512 und der zweiten Vielzahl von Bonddrähten 521 gezeigt.
  • 6 zeigt schematisch eine mögliche Implementierung der Schaltung der 4 gemäß verschiedener Ausführungsbeispiele.
  • In 6 sind die Bezugszeichen des Vergleichsbeispiels aus 5 übernommen, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen.
  • 6 zeigt ausgehend von der anhand von 5 erörterten Vorrichtung eine mögliche Implementierung der Schaltung der 4 gemäß verschiedener Ausführungsbeispiele. Gemäß einiger Ausführungsbeispiele kann das aus 4 bekannte Kopplungsnetzwerk 410 mittels mindestens einem ersten dritten Bonddraht 630 oder einer dritten Vielzahl von Bonddrähten 631 realisiert werden. Der mindestens eine Bonddraht 630, bzw. die dritte Vielzahl von Bonddrähten 631, weisen jeweils ein Anfang 633 und ein Ende 634 auf. Anfang und Ende sind mit dem Referenzpotential 540 leitend verbunden. Der mindestens eine dritte Bonddraht 630 bzw. die dritte Vielzahl von Bonddrähten 631 sind von der in 4 ebenfalls gezeigten ersten Vielzahl von Bonddrähten 512 und der zweiten Vielzahl von Bonddrähten 521 jeweils elektrisch isoliert. Die Wirkung der in 4 beschriebenen ersten Induktivität 411 kann gemäß einiger Ausführungsbeispiele von dem mindestens einen ersten Bonddraht 511 oder der ersten Vielzahl von Bonddrähten 512, die Wirkung der zweiten Induktivität 412 durch den mindestens einen zweiten Bonddraht 520 bzw. die zweite Vielzahl von Bonddrähten 521, herbeigeführt werden. Durch die Anordnung des mindestens einen dritten Bonddrahts 630 und die Verbindung mit dem Referenzpotential 540 kann aufgrund der geometrischen Eigenschaften an verschiedenen Bereichen des mindestens einen dritten Bonddrahts 630 ein Effekt entsprechend der dritten Induktivität 413 und der vierten Induktivität 414 aus 4 erreicht werden. Gemäß einiger in 6 gezeigten Ausführungsformen wird diese Wirkung durch die dritte Vielzahl von Bonddrähten 631 bereitgestellt, die jeweils im Bereich der ersten Vielzahl von Bonddrähten 512 Gegeninduktivitäten mit der ersten Vielzahl von Bonddrähten 512, im Bereich der zweiten Vielzahl von Bonddrähten 521 Gegeninduktivitäten mit der zweiten Vielzahl von Bonddrähten 521 aufweisen, die geeignet sind, wie im Zusammenhang mit 4 beschrieben, zu wirken, was insbesondere eine elektromagnetische Kopplung des mindestens einen ersten Bonddrahts 511 mit einem ersten Teil des mindestens einen dritten Bonddrahts 630 und eine elektromagnetische Kopplung des mindestens einen zweiten Bonddrahts 520 mit einem zweiten Teil des mindestens einen dritten Bonddrahts 630 umfasst.
  • Die elektromagnetische Kopplung zwischen dem mindestens einen dritten Bonddraht 630 und dem mindestens einen ersten Bonddraht 511 sowie zwischen dem mindestens einen dritten Bonddraht 630 und dem mindestens einen zweiten Bonddraht 520 kann insbesondere eingerichtet sein, die Wirkung von einer parasitären Kapazität zwischen der mindestens einen Steueranschlussfläche 504 und der mindestens einen Lastanschlussfläche 502 im Bereich um eine Resonanzfrequenz zumindest teilweise zu kompensieren.
  • Das hier als Beispiel erläuterte Bonddraht-Verdrahtungsschema kann für eine Vielzahl von Transistoren in verschiedenen Bauformen Anwendung finden. Dies umfasst unter anderem in keramischen Gehäusen eingebaute Transistoren aber auch direkt auf der Platine aufgebrachte Lösung als auch ähnliche Substrat-/Materialtechnologien. Hierbei können Bonddrähte für Die-zu-Die Verbindungen zum Einsatz kommen. Die gezeigten Bonddrähte 521, 512 können auch innerhalb eines Chipgehäuses, wie beispielsweise einem keramischen Gehäuse, verlaufen.
  • Die in 6 gezeigte Vorrichtung kann als Bauelement als auch in integrierten Schaltungen (ICs) realisiert werden, aber auch andere Implementierungsarten sind möglich.
  • 7 zeigt Simulationen verschiedener Stabilitätsparameter als Funktion der Frequenz von einem Vergleichsbeispiel entsprechend 5.
  • In 7 ist für einen bestimmten Frequenzbereich der Verlauf von Stabilitätsparametern für eine Schaltung gemäß dem Vergleichsbeispiel entsprechend 5 aufgetragen. Gezeigt ist der k-Faktor 701 sowie die geometrischen Stabilitätsparameter µ' 702 und µ1 703, die zur Einschätzung, ob für bestimmte Impedanzwerte mit einem instabilen Verhalten der Schaltung gerechnet werden muss herangezogen werden können gezeigt. Im vorliegenden Fall nehmen die Werte dieser drei Parameter über den gesamten gezeigten Wertebereich unterhalb von 1 an, es kann also ein instabiles Verhalten vorliegen.
  • 8 zeigt Simulationen verschiedener Stabilitätsparametern als Funktion der Frequenz gemäß einem Ausführungsbeispiel.
  • In 8 ist für einen bestimmten Frequenzbereich der Verlauf von Stabilitätsparametern für eine Schaltung gemäß verschiedener Ausführungsbeispiele aufgetragen. Abermals gezeigt sind der k-Faktor 801, sowie die geometrischen Stabilitätsparameter µ' 802 und µ1 803. Durch das Rückkopplungsnetzwerk gemäß verschiedener Ausführungsbeispiele ist es möglich, dass das Stabilitätsverhalten signifikant verbessert wird. Ebenfalls ist es möglich, dass eine parameterunabhängige Stabilität um eine Resonanzfrequenz herum erreicht werden kann, was für Stabilitätswerte über 1 der Fall sein kann. In 8 ist dies im Frequenzbereich um 4 GHz der Fall.
  • Die in den 7 und 8 gezeigten Simulationskurven dienen lediglich der Erläuterung, insbesondere Verlaufsformen und Zahlenwerte sind nicht einschränkend auszulegen und hängen von der Wahl der Parameter ab.
  • Obgleich in dieser Beschreibung spezifische Ausführungsbeispiele illustriert und beschrieben wurden werden Personen mit üblichem Fachwissen erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierung als Substitution für die spezifischen Ausführungsbeispiele, die in dieser Beschreibung gezeigt und beschrieben sind, ohne von dem Umfang der gezeigten Erfindung abzuweichen, gewählt werden können. Es ist die Intention, dass diese Anmeldung alle Adaptionen oder Variationen der spezifischen Ausführungsbeispiele, die hier diskutiert werden, abdeckt. Daher ist es beabsichtigt, dass diese Erfindung nur durch die Ansprüche und die äquivalente der Ansprüche beschränkt ist.
  • Bezugszeichenliste
    • 1
    Transistor
    2
    Steueranschluss
    3
    Lastanschluss eines ersten Typs
    4
    Lastanschluss eines zweiten Typs
    5
    Bezugspotenzial
    6
    erste parasitäre Kapazität
    7
    zweite parasitäre Kapazität
    8
    Eingangsanpassungsnetzwerk
    9
    Ausgangsanpassungsnetzwerk
    10
    Rückkopplungsnetzwerk
    11
    erste Induktivität
    12
    zweite Induktivität
    13
    elektromagnetische Kopplung
    210
    Rückkopplungsnetzwerk
    211
    erste Induktivität
    212
    zweite Induktivität
    213
    dritte Induktivität
    214
    vierte Induktivität
    215
    erste Leitung
    216
    zweite Leitung
    217
    Referenzpotential
    221
    erster Anschluss
    222
    zweiter Anschluss
    310
    Rückkopplungsnetzwerk
    311
    Erste Induktivität
    312
    Zweite Induktivität
    313
    Anschluss der ersten Induktivität
    314
    Anschluss der zweiten Induktivität
    320
    Steueranschluss
    322
    Leistungsanschluss eines ersten Typs
    410
    Kopplungsnetzwerk
    411
    erste Induktivität
    412
    zweite Induktivität
    413
    dritte Induktivität
    414
    vierte Induktivität
    415
    Anschluss der ersten Induktivität
    416
    Anschluss der zweiten Induktivität
    420
    Steueranschluss
    422
    Leistungsanschluss eines ersten Typs
    501
    Isolator
    502
    Lastanschlussfläche
    503
    Steueranschlussfläche
    504
    Steueranschlussfläche
    505
    Steuerkontaktfläche
    506
    Lastkontaktfläche
    507
    Isolator
    508
    Isolator
    511
    Erster Bonddraht
    512
    erste Vielzahl von Bonddrähten
    520
    mindestens ein zweiter Bonddraht
    521
    zweite Vielzahl von Bonddrähten
    540
    Referenzpotential
    630
    mindestens ein dritter Bonddraht
    631
    dritte Vielzahl von Bonddrähten
    633
    Anfang (des mindestens einen dritten Bonddrahts)
    634
    Ende (des mindestens einen dritten Bonddrahts)
    A
    Anfang (der dritten Vielzahl von Bonddrähten)
    E
    Ende (der dritten Vielzahl von Bonddrähten)
    701
    k-Faktor
    702
    Stabilitätsparameter µ'
    703
    Stabilitätsparameter µ1
    801
    k-Faktor
    802
    Stabilitätsparameter y.'
    803
    Stabilitätsparameter µ1

Claims (10)

  1. Vorrichtung umfassend: - einen Transistor mit mindestens einem Steueranschluss, mindestens einem Lastanschluss eines ersten Typs und mindestens einem Lastanschluss eines zweiten Typs, - wobei der Transistor eine parasitäre Kapazität zwischen dem mindestens einen Steueranschluss und dem mindesten einen Lastanschluss des ersten Typs aufweist, - eine erste Induktivität, die mit dem mindestens einen Steueranschluss leitend verbunden ist, - eine zweite Induktivität, die mit dem mindestens einen Lastanschluss des ersten Typs leitend verbunden ist, - wobei die erste Induktivität mit der zweiten Induktivität elektromagnetisch gekoppelt ist, - wobei die erste Induktivität, die zweite Induktivität und die elektromagnetische Kopplung eingerichtet sind, die Wirkung der parasitären Kapazität im Bereich um eine Resonanzfrequenz zumindest teilweise zu kompensieren.
  2. Vorrichtung nach Anspruch 1, umfassend eine dritte Induktivität und eine vierte Induktivität, wobei - die dritte Induktivität mindestens einen ersten Anschluss und mindestens einen zweiten Anschluss aufweist - die vierte Induktivität mindestens einen dritten Anschluss und mindestens einen vierten Anschluss aufweist - der mindestens eine zweite Anschluss mit dem mindestens einen dritten Anschluss leitend verbunden ist - der mindestens eine erste Anschluss mit dem mindestens einen vierten Anschluss leitend verbunden ist wobei - die elektromagnetische Kopplung eine erste elektromagnetische Kopplung zwischen der ersten Induktivität und der dritten Induktivität und eine zweite elektromagnetische Kopplung zwischen der zweiten Induktivität und der vierten Induktivität umfasst.
  3. Vorrichtung nach Anspruch 1, wobei ein Anschluss der ersten Induktivität mit einem Steueranschluss leitend verbunden ist und ein Anschluss der zweiten Induktivität mit einem Leistungsanschluss eines ersten Typs leitend verbunden ist.
  4. Vorrichtung nach Anspruch 2, wobei ein Anschluss der ersten Induktivität mit einem Steueranschluss leitend verbunden ist und ein Anschluss der zweiten Induktivität mit einem Leistungsanschluss eines ersten Typs leitend verbunden ist.
  5. Vorrichtungen nach einem der vorherigen Ansprüche, wobei mindestens eine der Induktivitäten mittels mindestens einem Bonddraht realisiert ist.
  6. Vorrichtung nach einem der Ansprüche 2, 4, oder 5, wobei die elektromagnetische Kopplung der ersten Induktivität und der dritten Induktivität sowie der zweiten Induktivität und der vierten Induktivität jeweils eine subtraktive Polarität aufweist.
  7. Vorrichtung umfassend - mindestens einen Transistor (501), umfassend - mindestens eine Steueranschlussfläche (504), mindestens eine Lastanschlussfläche (502) - mindestens einen ersten Bonddraht (511) mit einer ersten Bonddrahtinduktivität, - mindestens einen zweiten Bonddraht (520) mit einer zweiten Bonddrahtinduktivität, - wobei der mindestens eine erste Bonddraht (511) mit der mindestens einen Steueranschlussfläche (504) und der mindestens eine zweite Bonddraht (520) mit der mindestens einen Lastanschlussfläche (502) leitend verbunden ist, - mindestens einen dritten Bonddraht (630) mit einem Anfang (633) und einem Ende (634), wobei der mindestens eine erste Bonddraht (511) elektromagnetisch mit einem ersten Teil des mindestens einen dritten Bonddrahts (630) gekoppelt ist und - der mindestens eine zweite Bonddraht (520) elektromagnetisch mit einem zweiten Teil des mindestens einen dritten Bonddrahts (630) gekoppelt ist, - der mindestens eine dritte Bonddraht (630) von dem mindestens einen ersten Bonddraht (511) und dem mindestens einen zweiten Bonddraht (520) elektrisch isoliert ist und - der Anfang und das Ende mit einem Referenzpotential (540) leitend verbunden sind.
  8. Vorrichtung nach Anspruch 7, wobei die elektromagnetische Kopplungen zwischen dem mindestens einen dritten Bonddraht und dem mindestens einen ersten Bonddraht sowie zwischen dem mindestens einen dritten Bonddraht und dem mindestens einen zweiten Bonddraht eingerichtet sind, die Wirkung von einer parasitären Kapazität zwischen der mindestens einen Steueranschlussfläche und der mindestens einen Lastanschlusselektrode im Bereich um eine Resonanzfrequenz zumindest teilweise zu kompensieren.
  9. Vorrichtung umfassend - mindestens einen Transistor (501), der mit mindestens einer Steueranschlussfläche (504) und mindestens einer Lastanschlussfläche (502) elektrisch leitend verbunden ist, - mindestens eine Steuerkontaktfläche (505) und mindestens eine Lastkontaktfläche (506), - eine erste Vielzahl von Bonddrähten (512), die jeweils elektrisch mit der Steueranschlussfläche (504) und der Steuerkontaktfläche (505) leitend verbunden sind, - eine zweite Vielzahl von Bonddrähten, die jeweils elektrisch mit der mindestens einen Lastanschlussfläche und der mindestens einen Lastkontaktfläche leitend verbunden sind, - eine dritte Vielzahl von Bonddrähten (631), die jeweils einen Anfang (A) und ein Ende (E) aufweisen, o wobei der Anfang (A) und das Ende (E) jeweils mit einem Referenzpotential (540) leitend verbunden sind und o wobei jeder der dritten Vielzahl von Bonddrähte (631) elektrisch isoliert von der ersten Vielzahl von Bonddrähten (512) und der zweiten Vielzahl von Bonddrähten (521) ist und o wobei die dritte Vielzahl von Bonddrähten (631) und die erste Vielzahl von Bonddrähten (512) eine erste Gegeninduktivität aufweist und o wobei die dritte Vielzahl von Bonddrähten (631) und die zweite Vielzahl von Bonddrähten (521) eine zweite Gegeninduktivität aufweist.
  10. Vorrichtung nach Anspruch 9, wobei die erste (512), die zweite (521) und die dritte Vielzahl von Bonddrähten (631) so eingerichtet sind, dass die erste Gegeninduktivität und die zweite Gegeninduktivität eingerichtet sind, die Wirkung einer parasitären Kapazität zwischen der mindestens einen Steueranschlussfläche (540) und der mindestens einen Lastanschlussfläche (502) und/oder der mindestens einen Lastkontaktfläche (506) und der mindestens einen Steuerkontaktfläche (505) im Bereich um eine Resonanzfrequenz zumindest teilweise zu kompensieren.
DE102017131216.1A 2017-12-22 2017-12-22 Kompensationsvorrichtung für Transistoren Pending DE102017131216A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017131216.1A DE102017131216A1 (de) 2017-12-22 2017-12-22 Kompensationsvorrichtung für Transistoren
US16/229,379 US10763228B2 (en) 2017-12-22 2018-12-21 Compensation device for transistors
CN201811575232.4A CN110021583A (zh) 2017-12-22 2018-12-21 用于晶体管的补偿设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017131216.1A DE102017131216A1 (de) 2017-12-22 2017-12-22 Kompensationsvorrichtung für Transistoren

Publications (1)

Publication Number Publication Date
DE102017131216A1 true DE102017131216A1 (de) 2019-06-27

Family

ID=66768218

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017131216.1A Pending DE102017131216A1 (de) 2017-12-22 2017-12-22 Kompensationsvorrichtung für Transistoren

Country Status (3)

Country Link
US (1) US10763228B2 (de)
CN (1) CN110021583A (de)
DE (1) DE102017131216A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3719993B1 (de) 2019-04-02 2022-12-07 QuantalRF AG Hochfrequenzleistungsverstärkersystem und verfahren zur linearisierung eines ausgangssignals davon
WO2022067201A1 (en) 2020-09-28 2022-03-31 QuantalRF AG Amplifier linearization using magnetically coupled feedback provided by a transformer coupled to a balun-based load
NL2031290B1 (en) * 2022-03-15 2023-09-27 Ampleon Netherlands Bv Rf power amplifier
CN115986344B (zh) * 2023-03-21 2023-06-23 南通至晟微电子技术有限公司 一种电调差分移相器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681711A (en) * 1970-10-16 1972-08-01 Tasker Ind Blocking oscillator with extended variable pulse
US5164683A (en) * 1991-10-21 1992-11-17 Motorola, Inc. RF amplifier assembly
US5225972A (en) * 1991-03-20 1993-07-06 Hiroshi Sakamoto Power source
US6300827B1 (en) * 1999-12-09 2001-10-09 Maxim Integrated Products, Inc. Method and apparatus for cascaded ground return amplifier
EP1873829A2 (de) * 2006-06-30 2008-01-02 Nokia Corporation Halbleiterbauelement
US20110148527A1 (en) * 2008-07-17 2011-06-23 Stichting Imec Nederland Dual-Loop Feedback Amplifying Circuit
US20120218041A1 (en) * 2011-02-24 2012-08-30 Fujitsu Limited Amplifier circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211738B1 (en) * 1998-01-30 2001-04-03 Conexant Systems, Inc. Stability and enhanced gain of amplifiers using inductive coupling
US7199652B2 (en) * 2003-11-21 2007-04-03 Matsushita Electric Industrial Co., Ltd. Amplifier; and transmitter and communication device incorporating the same
WO2006016299A1 (en) * 2004-08-09 2006-02-16 Koninklijke Philips Electronics N.V. Integrated f-class amplifier with output parasitic capacitance compensation
ATE523955T1 (de) * 2006-04-14 2011-09-15 Nxp Bv Doherty-verstärker
US8494455B2 (en) * 2009-11-19 2013-07-23 Qualcomm, Incorporated Methods and apparatus for a resonant transmit/receive switch with transformer gate/source coupling
US8736379B1 (en) * 2013-02-08 2014-05-27 Infineon Technologies Ag Input match network for a power circuit
EP2983291B1 (de) * 2014-08-07 2017-12-06 Ampleon Netherlands B.V. Integrierter 3-Weg-Doherty-Verstärker

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3681711A (en) * 1970-10-16 1972-08-01 Tasker Ind Blocking oscillator with extended variable pulse
US5225972A (en) * 1991-03-20 1993-07-06 Hiroshi Sakamoto Power source
US5164683A (en) * 1991-10-21 1992-11-17 Motorola, Inc. RF amplifier assembly
US6300827B1 (en) * 1999-12-09 2001-10-09 Maxim Integrated Products, Inc. Method and apparatus for cascaded ground return amplifier
EP1873829A2 (de) * 2006-06-30 2008-01-02 Nokia Corporation Halbleiterbauelement
US20110148527A1 (en) * 2008-07-17 2011-06-23 Stichting Imec Nederland Dual-Loop Feedback Amplifying Circuit
US20120218041A1 (en) * 2011-02-24 2012-08-30 Fujitsu Limited Amplifier circuit

Also Published As

Publication number Publication date
CN110021583A (zh) 2019-07-16
US20190198465A1 (en) 2019-06-27
US10763228B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
DE102014101427B4 (de) Ein Eingangsanpassungsnetzwerk für eine Leistungsschaltung
DE112013006313B4 (de) Leiterplatten-Layout-Design zur Reduzierung parasitärer Induktivitäten für Mehrlagen-Halbleiterbauelemente
DE10141877B4 (de) Halbleiterbauteil und Konvertereinrichtung
DE102017104382B4 (de) LC-Netzwerk für einen Leistungsverstärker mit auswählbarer Impedanz
DE102017131216A1 (de) Kompensationsvorrichtung für Transistoren
DE102017130292A1 (de) Kompakter Klasse-F-Chip und Drahtanpassungstopolgie
DE102016108117A1 (de) System und Verfahren für eine Ansteuerung eines Hochfrequenzschalters
DE102014115315B4 (de) Transistor-Eingangsanpassung mit Transformator
DE112017003588T5 (de) Source geschalteter geteilter lna
DE102016201244B4 (de) Induktiv gekoppelter transformator mit abstimmbarem impedanzanpassungsnetzwerk
DE102017113083A1 (de) Kompakte chireix-kombinierer- und impedanzanpassungsschaltung
DE102008014930A1 (de) Ausgangsschaltung und Leistungsbauteil
DE102016123932A1 (de) HF-Bauelementpackage mit integriertem Hybridkoppler
DE112021004123T5 (de) Schalter-FET-Körperstrommanagement-Vorrichtungen und -Verfahren
DE112016000525T5 (de) Funkfrequenz-Schaltkreis mit verteilten Schaltern
DE102014009141A1 (de) Wandler für monolithische Mikrowellenschaltungen
DE112022001307T5 (de) Lna-architektur mit geschaltetem doppelspannungs-zweig
DE102018201492B4 (de) Eingebetteter Harmonische-Abschluss an einem Hochleistungs-HF-Transistor
DE102021110398A1 (de) Einstellbare Kondensatoren zur Verbesserung der Linearität von Verstärkern mit niedrigem Rauschen
DE102008027422B4 (de) Integrierte Schaltung mit mehrstufiger Anpassungsschaltung und Verfahren zum Herstellen einer integrierten Schaltung mit mehrstufiger Anpassungsschaltung
DE102018109099B4 (de) Passives elektrisches bauteil mit thermischer durchkontaktierung
DE112018007483T5 (de) Hochfrequenz-Leistungsverstärker
DE112016006634T5 (de) Anliegender bodykontakt für soi-transistor
DE112022005037T5 (de) Unterstützung von breitbandigen eingängen bei hochfrequenzempfängern
DE112022003110T5 (de) Schaltkapazitätsaufhebungsschaltung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication