-
HINTERGRUND
-
(1) Technisches Gebiet
-
Diese Erfindung bezieht sich allgemein auf elektronische Signalschaltvorrichtungen und insbesondere auf elektronische Funkfrequenz-Signalschaltvorrichtungen.
-
(2) Hintergrund
-
Elektronische Signalschalter werden in einer Vielzahl von Anwendungen eingesetzt. Ein typischer Signalschalter ist üblicherweise ein Feldeffekttransistor (FET), der durch einen Gate-Anschluss aktiv gesteuert wird, um ein elektrisches Signal, das in Reihe mit Source- und Drain-Anschlüssen des FETs geschaltet bzw. verbunden ist, zu blockieren oder zu passieren (in einer anderen Betriebsart kann ein FET auch verwendet werden, um ein elektrisches Signal in Reaktion auf ein variierendes Signal an dem Gate-Anschluss zu modulieren).
-
Feldeffekttransistoren können in verschiedenen Technologien (z. B. Standard-Bulk-Silizium-, Silizium-auf-Isolator-, Silizium-auf-Saphir-, GaN-HEMT-, GaAs-pHEMT- und MESFET-Verfahren) hergestellt werden und sind üblicherweise in schematischen Diagrammen als idealisierte Vorrichtung dargestellt. Bei vielen Anwendungen, insbesondere bei Funkfrequenz-(RF- (engl. radio frequency))Schaltungen, können jedoch die Struktur und die Materialien eines FET-Schalters erhebliche Auswirkungen auf den eigenen Betrieb haben (z. B. in Bezug auf Bandbreite, Isolation und Leistungsverarbeitung) und die Anwesenheit von einem FET-Schalter kann erhebliche Auswirkungen auf andere Komponenten in einem Schaltkreis haben. Solche Effekte ergeben zum Teil daraus, dass ein ”GESCHLOSSEN”/”AN” (engl. ”CLOSED”/”ON”) (mit geringer Impedanz) FET einen Widerstand aufweist, der verschieden von Null ist, und ein ”OFFEN”/”AUS” (engl. ”OPEN”/”OFF”) (mit hoher Impedanz) FET sich aufgrund parasitärer Kapazitäten als Kondensator verhält, die aus der Nähe von verschiedenen Halbleiterstrukturen entstehen, insbesondere innerhalb der engen Grenzen einer integrierten Schaltung (IC). Das Verhalten starker Signale, die die Leistungsbearbeitung beeinflussen, können auch aus anderen Merkmalen eines FETs resultieren, wie z. B. einem Lawinendurchbruch, einem Stromleck, akkumulierter Ladungen usw. Dementsprechend muss das tatsächliche Verhalten innerhalb eines Schaltkreises (engl. in-circuit behavior) eines FET bei der Konstruktion von FET-basierten Schaltungen berücksichtigt werden.
-
Eine Verwendung von FET-Schaltern liegt in RF-Frequenzsignal-Schaltvorrichtungen. Beispielsweise ist 1A ist ein schematisches Diagramm einer 3-Port-Reflexionssignal-Schaltvorrichtung 100 des Standes der Technik zum selektiven Koppeln eines von zwei Anschluss-Ports 102A, 102B (gezeigt in einer Reihenschaltung mit jeweiligen externen Lasten RF1, RF2) mit einem gemeinsamen Port 104 (gezeigt in Reihenschaltung mit einer externen Last RFC). Dementsprechend kann die Signalschaltvorrichtung 100 als ein SPDT-(engl. single-pole, double-throw)Schalter betrachtet werden. In anderen Konfigurationen können mehr als zwei Anschluss-Ports (ein 1×N Schalter) und mehr als ein gemeinsamer Port enthalten sein (ein M×N Schalter). Zwischen dem gemeinsamen Port 104 und jedem Anschluss-Port 102A, 102B sind jeweilige FET-Reihenschalter 106A, 106B, wobei die FET-Reihenschalter 106A, 106B in der Größe variieren können, um z. B. unterschiedliche Leistungspegel aufzunehmen. Zwischen jedem Anschluss-Port 102A, 102B und seinem jeweiligen Reihenschalter 106A, 106B sind jeweilige FET-Shunt-Schalter 108A, 108B, die mit der Schaltungsmasse gekoppelt sind. Eine solche Schaltvorrichtung 100 kann beispielsweise zum selektiven Koppeln von RF-Signalen zwischen zwei Antennen verwendet werden, die jeweils mit den Anschluss-Ports 102A, 102B verbunden sind und mit einer Sende- und/oder Empfangsschaltung, die mit dem gemeinsamen Port 104 verbunden ist. Für RF-Signale wird jede Last/Source-Impedanz RF1, RF2, RFC typischerweise eine nominale Impedanz von 50 Ohm nach Konvention aufweisen.
-
Wenn der Anschluss-Port 102A im Betrieb mit dem gemeinsamen Port 104 gekoppelt werden soll, wird der Reihenschalter 106A mittels einer Steuerschaltung (nicht gezeigt) auf einen AN-Zustand mit niedrigem Impedanz eingestellt, die mit dem Gate des FET-Reihenschalters 106A gekoppelt ist. Gleichzeitig wird der Shunt-Schalter 108A auf einen AUS-Zustand mit hoher Impedanz eingestellt. In diesem Zustand können Signale zwischen dem Anschluss-Port 102A und dem gemeinsamen Port 104 passieren.
-
Für den anderen Anschluss-Port 102B wird der Reihenschalter 106B auf einen AUS-Zustand mit hoher Impedanz eingestellt, um den Anschluss-Port 102B von dem gemeinsamen Port 104 zu entkoppeln, und der entsprechende Shunt-Schalter 108B wird auf einen EIN-Zustand mit niedrigem Impedanz eingestellt. Ein Zweck des Einstellen des Shunt-Schalters 108B auf EIN – so dass der zugehörige Anschluss-Port 102B mit der Schaltungsmasse verbunden ist – besteht darin, die Isolierung des zugeordneten Anschluss-Ports 102B (und der gekoppelten Schaltungselemente, wie beispielsweise Antennen) durch den entsprechenden Reihenschalter 106B zu verbessern. Bei Schaltgeräten mit mehr als zwei Anschluss-Ports würden die Reihenschalter- und Shunt-Schalter-Einstellungen für die Signalpfade von dem ”unbenutzten” (entkoppelten) Anschluss-Port zum gemeinsamen Port typischerweise auf ähnliche Zustände eingestellt.
-
1B ist ein Diagramm, das ein äquivalentes Schaltungsmodell der 3-Port-Signalschaltvorrichtung des Standes der Technik von 1A zeigt. Gezeigt ist eine Schaltungskonfiguration 120, in der der Anschluss-Port 102A mit dem gemeinsamen Port 104 gekoppelt ist. Dementsprechend werden der Reihenschalter 106A und der Shunt-schalter 108B auf einen niederohmigen EIN-Zustand eingestellt, während der Reihenschalter 106B und der Shunt-Schalter 108A auf einen AUS-Zustand mit hoher Impedanz eingestellt sind. In dieser Konfiguration wird der Reihenschalter 106A als ein Widerstand 126A mit einem Widerstandswert von Ron modelliert (d. h. dem GESCHLOSSEN- oder EIN-Zustandswiderstand eines FET), der Shunt-Schalter 108A wird als ein Kondensator 128A mit einer Kapazität von Cshunt modelliert (d. h. der OFFEN- oder AUS-Zustandskapazität eines FET), der Reihenschalter 106B wird als ein Kondensator 126B mit einer Kapazität von Coff modelliert, und der Shunt-Schalter 108B wird als ein Widerstand 128B mit einem Widerstandswert von Rshunt modelliert. Wie in 1A können mit der dargestellten Schaltungskonfiguration Signale zwischen dem Anschluss-Port 102A und dem gemeinsamen Anschluss 104 passieren.
-
1C ist ein Diagramm, das ein vereinfachtes äquivalentes Schaltungsmodell 130 entsprechend der in 1B gezeigten Schaltungskonfiguration 120 zeigt. Der Serienschalter 106B (der als ein Kondensator 126B in 1B modelliert ist) ist AUS bzw. ausgeschaltet. Der entsprechende Shunt-Schalter 108B (der als ein Widerstand 128B in 1B modelliert ist) ist EIN bzw. eingeschaltet, wodurch er eine sehr niedrige Impedanz aufweist und Anschluss-Port 102B mit der Schaltungsmasse koppelt. Da Rshunt eine sehr niedrige Impedanz aufweist, kann das Widerstandsäquivalent 128B in 1B einfacher als ein Leiter (kurz) zur Schaltungsmasse modelliert werden und ist somit in einer gepunkteten Widerstandsform dargestellt. Daher können die beiden äquivalenten Schaltungselemente 126B, 128B von 1B als ein einziger Kondensator 126B' mit einer Kapazität von Coff modelliert werden. Da der Reihenschalter 106A (der als ein Widerstand 126A in 1B modelliert ist) gleichermaßen EIN bzw. eingeschaltet ist und Ron eine sehr niedrige Impedanz ist, kann der Reihenschalter 106A einfacher als ein Leiter modelliert werden. Dementsprechend ist das Widerstandsäquivalent 126A in 1B in einer gepunkteten Widerstandsform gezeigt, wobei der Shunt-Schalter 108A (modelliert als ein Kondensator 128A mit einer Kapazität von Cshunt), der parallel mit der externen Last RF1 verbunden ist, AUS bzw. ausgeschaltet ist. Wie in 1A und 1B können mit der dargestellten Schaltungskonfiguration Signale zwischen dem Anschluss-Port 102A und dem gemeinsamen Port 104 passieren, wie durch den gestrichelten Liniensignalpfad 132 gezeigt ist.
-
Das vereinfachte äquivalente Schaltungsmodell 130 kann verwendet werden, um die Bandbreite des Einfügungsverlustes (IL (engl. insertion loss)) des Schaltungsmodells 130 zu evaluieren. In diesem Beispiel ist die 3 dB IL-Bandbreite proportional zu l/(Rport·(Coff + Cshunt)) [wobei Rport der Lastwiderstand an den RFl- und RFC-Ports ist], was in der derzeitigen Silizium-IC-Technologie typischerweise auf unter 13 GHz begrenzt ist.
-
Die Bandbreite von herkömmlichen Funkfrequenz-Schaltvorrichtungen vom Typ wie in den 1A, 1B und 1C gezeigt ist durch die parasitäre Kapazität von den Cshunt-Äquivalenzkomponenten begrenzt. Diese Erfindung befasst sich in verschiedenen Ausführungsformen mit dieser Beschränkung, um die Bandbreite von RF-Schaltvorrichtungen sowie die Signalisolierung und Leistungsverarbeitung derartiger Schaltvorrichtungen zu verbessern.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Ausführungsformen der Erfindung verwenden verteilte Shunt-Schalter, die entlang von Übertragungsleitungen verteilt sind (oder können andere induktive Impedanzkompensationskomponenten enthalten), um die RF-Bandbreite in Bezug auf den Einfügungsverlust zu verbessern, und um die Isolierung zu verbessern. Zusätzlich können die Shunt-Schalter auf beiden Seiten der Übertragungsleitungen physikalisch positioniert sein, um eine Ausgestaltung einer integrierten Schaltung (IC) im Wesentlichen symmetrisch zu halten, um vorhersagbare und zuverlässige Betriebsmerkmale bereitzustellen. Einige Ausführungsformen umfassen gestapelte FET-Shunt-Schalter und Reihenschalter, um hohe Spannungen zu tolerieren. In einigen Ausführungsformen ist der Gate-Widerstand für jeden FET-Shunt-Schalter in zwei oder mehrere Abschnitte unterteilt, um den IC-Bereich in der Nähe der Übertragungsleitungen einzusparen, oder um einen Performance-Parameter wie etwa die Leistungsverarbeitung, die Isolation oder das niederfrequente Verhalten zu optimieren.
-
Die Details einer oder mehrerer Ausführungsformen der Erfindung sind in den beigefügten Zeichnungen und der nachfolgenden Beschreibung dargelegt. Weitere Merkmale, Aufgaben und Vorteile der Erfindung ergeben sich aus der Beschreibung und den Zeichnungen sowie aus den Ansprüchen.
-
BESCHREIBUNG DER ZEICHNUNGEN
-
1A ist ein schematisches Diagramm einer 3-Port-Reflexionssignal-Schaltvorrichtung des Standes der Technik zum selektiven Koppeln eines von zwei Anschluss-Ports mit einem gemeinsamen Port.
-
1B ist ein Diagramm, das ein äquivalentes Schaltungsmodell der 3-Port-Signalschaltvorrichtung des Standes der Technik von 1A zeigt.
-
1C ist ein Diagramm, das ein vereinfachtes äquivalentes Schaltungsmodell zeigt, das der in 1B gezeigten Schaltungskonfiguration entspricht.
-
2A ist ein schematisches Diagramm einer 3-Port-Signalschaltvorrichtung zum selektiven Koppeln eines von zwei Anschluss-Ports mit einem gemeinsamen Port gemäß den Lehren dieser Offenbarung.
-
2B ist eine schematische Darstellung einer elementaren Länge einer Übertragungsleitung.
-
2C ist ein Diagramm, das ein äquivalentes Schaltungsmodell der 3-Port-Signalschaltvorrichtung von 2A zeigt.
-
3 eine graphische Darstellung von Simulationsergebnissen von drei Varianten einer Schaltvorrichtung gemäß 2A.
-
4A ist ein schematisches Diagramm einer Schaltungsarchitektur mit verteilten gestapelten Shunt-Schaltern sowie verteilten Gate-Widerständen.
-
4B ist ein schematisches Diagramm einer Schaltungsarchitektur mit ausgelagerten gestapelten Shunt-Schaltern.
-
5 ist ein schematisches Diagramm einer Schaltungsarchitektur mit gestapelten Reihenschaltern.
-
6 ist ein Diagramm eines konzeptionellen Schaltungslayouts eines RF-Schaltkreises mit verteilten gestapelten Schaltern für sowohl die Shunt- als auch die Reihenschaltkomponenten.
-
Gleiche Bezugszeichen und Bezeichnungen in den verschiedenen Zeichnungen bezeichnen gleiche Elemente.
-
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
-
Die Bandbreite von herkömmlichen Funkfrequenz-(RF-)Schaltvorrichtungen von dem Typ, der in den 1A, 1B und 1C gezeigt ist, ist durch die parasitäre Kapazität von den Cshunt-Äquivalenzkomponenten begrenzt. Ausführungsformen der Erfindung verwenden verteilte Shunt-Schalter (engl. distributed shunt switches), die entlang von Übertragungsleitungen verteilt sind (oder können andere induktive Impedanzkompensationskomponenten enthalten), um die RF-Bandbreite in Bezug auf den Einfügungsverlust zu verbessern, und um die Isolierung zu verbessern. Zusätzlich können die Shunt-Schalter physikalisch auf beiden Seiten der Übertragungsleitungen positioniert sein, um eine Ausgestaltung einer integrierten Schaltung (IC) im Wesentlichen symmetrisch zu halten, und um dadurch vorhersagbare und zuverlässige Betriebsmerkmale bereitzustellen. Einige Ausführungsformen umfassen gestapelte FET-Shunt-Schalter und Reihenschalter, um hohe Spannungen zu tolerieren. In einigen Ausführungsformen ist der Gate-Widerstand für jeden FET-Shunt-Schalter in zwei oder mehrere Abschnitte unterteilt, um den IC-Bereich in der Nähe der Übertragungsleitungen einzusparen, oder um einen Performance-Parameter wie etwa die Leistungsverarbeitung, die Isolierung oder das niederfrequente Verhalten zu optimieren.
-
Verteilte Shunt-Schalter
-
2A ist ein schematisches Diagramm einer 3-Port-Signalschaltvorrichtung 200 zum selektiven Koppeln eines von zwei Anschluss-Ports 102A, 102B (in einer Reihenschaltung mit entsprechenden externen Lasten RF1, RF2 gezeigt) mit einem gemeinsamen Port 104 (in einer Reihenschaltung mit einer externen Last RFC gezeigt) in Übereinstimmung mit den Lehren dieser Offenbarung. Dementsprechend kann die dargestellte Signalschaltvorrichtung 200 als ein SPDT-(engl. single-pole, double-throw)Schalter betrachtet werden.
-
Zwischen dem gemeinsamen Port 104 und jedem Anschluss-Port 102A, 102B sind jeweilige primäre Isolations-FET-Reihenschalter 201A, 201B, die im Wesentlichen auf die gleiche Art und Weise arbeiten wie die entsprechenden Reihenschalter 106A, 106B in 1A. In anderen Konfigurationen kann nur ein Anschluss-Port verwendet werden (z. B. nur Anschluss-Port 102A in einem SPDT-Schalter), können mehr als zwei Anschluss-Ports enthalten sein (z. B. ein 1×N-Schalter), und es kann mehr als ein gemeinsamer Port enthalten sein (z. B. ein M×N-Matrixschalter). Wenn drei oder mehr Anschluss-Ports enthalten sind (z. B. 102A, 102B und ein ähnlicher dritter Port, der nicht gezeigt ist), kann die Schaltvorrichtung 200 als ein Übertragungsschalter bzw. Transferschalter verwendet werden, wodurch ein Signal von irgendeinem Port zu irgendeinem anderen Port kommuniziert werden kann während die unbenutzten Ports aus dem Signalpfad isoliert werden (der gemeinsame Port 104 wird in einem solchen Fall nicht verwendet, es sei denn, dass ein isolierter serieller Schalter zu dem Signalpfad zwischengeschaltet ist). Ferner können die FET-Reihenschalter 201A, 201B in einigen Ausführungsformen unterschiedliche Größen aufweisen. Die dargestellte Ausführungsform kann vorteilhafterweise auf einem Silizium-auf-Isolator(SOI)- Integrationsschaltungs-(IC)-Substrat ausgebildet sein.
-
Ein wichtiger Aspekt der offenbarten Ausführungsformen besteht darin, daß induktive Abstimmkomponenten enthalten sind, um die AUS-Zustandskapazität Cshunt der im Folgenden beschriebenen Shunt-Schaltereinheiten 204 zu kompensieren. Eine Möglichkeit, solche induktiven Abstimmkomponenten bereitzustellen, besteht darin, eine Übertragungsleitung zu verwenden, die mindestens eine serielle Induktionskomponente enthält, die mit mindestens einer kapazitiven Shunt-Komponente gekoppelt ist. Bei der in 2A gezeigten Ausführungsform ist jeder der FET-Reihenschalter 201A, 201B mit einer entsprechenden Übertragungsleitung 202A, 202B gekoppelt, die als eine Vielzahl von in Reihe geschalteten induktiven Abstimmkomponenten 203 modelliert werden kann (in diesem Beispiel als rechteckige Symbole dargestellt). Jede Übertragungsleitung 202A, 202B kann beispielsweise als Mikrostreifen (engl. microstrips) oder koplanare Wellenleiter implementiert sein. Für RF-Schaltvorrichtungen würden die Übertragungsleitungen 202A, 202B typischerweise abgestimmt sein, um eine nominale Impedanz von 50 Ohm durch Konvention aufzuweisen. Die individuellen Shunt-Schalter 108A, 108B, die in 1A gezeigt sind, wurden jeweils durch Sätze von n (wobei n ≥ 1) parallelen FET-Shunt-Schaltereinheiten 204 ersetzt. Die Shunt-Schaltereinheiten 204 können im Vergleich zu einem herkömmlichen Einzel-Shunt-Schalter 108A, 108B in der Größe verringert werden.
-
2B ist eine schematische Darstellung einer elementaren Länge einer Übertragungsleitung, wobei Rdx, Ldx, Gdx und Cdx der Widerstand pro Längeneinheit, die Induktivität pro Längeneinheit, die Leitfähigkeit pro Längeneinheit bzw. die Kapazitanz pro Längeneinheit der Leitung sind. Die Impedanz Zo einer solchen Übertragungsleitung ist Zo = √(Ldx/Cdx). Die AUS-Zustandskapazität Cshunt der Shunt-Schaltereinheiten 204 ist parallel zu Cdx. Um eine Kompensation von Cshunt der Shunt-Schaltereinheiten 204 zu erreichen, kann Ldx erhöht oder Cdx verringert werden, oder beide in Bezug zueinander, so daß √(Ldx/(Cdx + Cshunt)) = Zo (üblicherweise 50 Ohm, nach Konvention).
-
In der dargestellten Ausführungsform ist der Leitungs-(Source-Drain)-Kanal jeder FET-Shunt-Schaltereinheit 204 mit der Schaltungsmasse und zwischen einem entsprechenden Paar von induktiven Abstimmkomponenten 203 gekoppelt, wodurch eine elementare Länge einer Übertragungsleitung 206 ausgebildet wird, wobei entsprechende Beispiele durch gepunktete Felder begrenzt dargestellt sind. In einigen Ausführungsformen kann eine induktive Abstimmkomponente 203 zwischen benachbarten Shunt-Schalteinheiten 204 geteilt werden, wodurch ein Teil von zwei elementaren Längen einer Übertragungsleitung ausgebildet wird. Jedoch kann es für Zwecke der Schaltungsanalyse einfacher sein, eine gemeinsame induktive Abstimmkomponente 203 als ”aufgeteilt” zwischen benachbarten Shunt-Schalteinheiten 204 zu modellieren.
-
Wie nachfolgend ausführlicher erläutert wird, können die primären Reihenschalter 201A, 201B und die Shunt-Schaltereinheiten 204 durch mehrere in Reihe geschaltete FET-Schalter ersetzt werden, um höhere Spannungen als ein einzelner FET-Schalter zu tolerieren. Ein solches ”Stapeln” von FET-Schaltern hilft dabei, den effektiven Cshunt zu verringern, während eine höhere Leistungsbehandlung ermöglicht wird.
-
Zusätzliche ergänzende induktive Abstimmkomponenten 207 (auch mit La and Lb bezeichnet) können an einem von beiden Enden oder an beiden Enden der Übertragungsleitungen 202A, 202B hinzugefügt werden, um eine Feinabstimmung von parasitären Elementen zu ermöglichen, die nicht mit den Übertragungsleitungen 202A, 202B verbunden sind, wie beispielsweise die parasitären Kapazitäten der Reihenschaltvorrichtung und Pad-Kapazitäten für I/O-Verbindungen. Die Werte für die ergänzenden induktiven Abstimmkomponenten 207 (La, Lb) einer Übertragungsleitung können gleich oder verschieden zueinander sein, und in Bezug auf die zusätzlichen induktiven Abstimmkomponenten 207 (La, Lb) anderer Übertragungsleitungen. Zusätzlich kann es bei einigen Anwendungen nützlich sein, einen zusätzlichen Sekundärisolationsreihen-FET-Schalter in Reihe mit dem Übertragungsleitungs-Signalpfad an jedem in 2A und 2C mit ”X” bezeichneten Knoten einzufügen, wodurch die Schaltung elektrisch mehr symmetrisch erscheint. Durch Öffnen der primären und sekundären Reihen-FET-Schalter an beiden Enden einer Übertragungsleitung (z. B. 202B), die mit einem nicht verwendeten Anschluss-Port (z. B. 102B) assoziiert ist, wird diese Übertragungsleitung vollständig von einer beliebigen an solchen Enden befestigten Schaltungen isoliert. Die Sekundärisolationsreihen-FET-Schalter können die gleiche Größe aufweisen wie die Primärisolationsreihen-Schalter 201A, 201B, aber es ist nicht erforderlich, dass die gleiche Dimensionierung vorliegt, um immer noch einen Vorteil bereitzustellen. Beispielsweise hat eine Modellierung gezeigt, dass es einen Vorteil bei unterschiedlichen Größen für die Sekundärisolationsreihen-FET-Schalter relativ zu den Primärisolationsreihen-FET-Schaltern gibt. Im Allgemeinen würde das Hinzufügen von Sekundärisolationsreihen-FET-Schalter am häufigsten für Schaltvorrichtungen mit zwei oder mehr Anschluss-Ports gelten, kann aber auch an Schaltvorrichtungen mit einem einzigen Anschluss-Port (z. B. einem SPST-Schalter) angewendet werden, wenn es einen Aspekt des externen Schaltungselements gibt, das geschaltet wird, bei dem die Bereitstellung von mehr Isolation an beiden Seiten des Übertragungsleitungs-Signalpfades hilfreich ist (z. B. bei Verwendung einer SPST-Ausführungsform in einer Shunt-Konfiguration zur Schaltungsmasse).
-
Im Betrieb wird dann, wenn der Anschluss-Port 102A mit dem gemeinsamen Port 104 gekoppelt werden soll, der Reihenschalter 201A auf einen EIN-Zustand mit niedriger Impedanz eingestellt, und zwar mittels einer Steuerschaltung (nicht gezeigt), die mit dem Gate des FET-Reihenschalters 201A gekoppelt ist. Gleichzeitig wird der Satz von n Shunt-Schaltereinheiten 204, die mit der Übertragungsleitung 202A gekoppelt sind, auf einen AUS-Zustand hoher Impedanz gesetzt. In diesem Zustand können Signale zwischen dem Anschluss-Port 102A und dem gemeinsamen Port 104 entlang der Übertragungsleitung 202A passieren.
-
Für den anderen Anschluss-Port 102B in diesem Beispiel wird der Reihenschalter 201B auf einen hochohmigen AUS-Zustand gesetzt, um die Übertragungsleitung 202B und den Anschluss-Port 102B von dem gemeinsamen Port 104 zu entkoppeln, und der Satz von n entsprechenden Shunt-Schaltereinheiten 204, die mit der Übertragungsleitung 202B gekoppelt sind, wird auf einen EIN-Zustand mit niedriger Impedanz eingestellt, wodurch der zugehörige Anschluss-Port 102B mit der Schaltungsmasse verbunden bzw. gekoppelt wird.
-
2C ist ein Diagramm, das ein äquivalentes Schaltungsmodell der 3-Port-Signalschaltvorrichtung von 2A zeigt. Es ist eine Schaltungskonfiguration 250 gezeigt, in der der Anschluss-Port 102A mit dem gemeinsamen Port 104 gekoppelt ist, wie dies mit Bezug auf 2A beschrieben wurde. In dieser Konfiguration wird der Reihenschalter 201A als ein Widerstand 210 mit einem Widerstandswert Ron modelliert, und der Reihenschalter 201B wird als ein Kondensator 212 modelliert, der eine Kapazität Coff aufweist. Die mit der Übertragungsleitung 202A gekoppelten Shunt-Schaltereinheiten 204 sind jeweils als Kapazitäten 220 mit einer Kapazität Cshunt/n modelliert. Die mit der Übertragungsleitung 202B gekoppelten Shunt-Schaltereinheiten 204 sind jeweils als Widerstände 222 mit einem Widerstand Rshunt·n modelliert.
-
Wie in 2A gezeigt, können mit der dargestellten Schaltungskonfiguration 250 Signale zwischen dem Anschluss-Port 102A und dem gemeinsamen Port 104 passieren bzw. weitergegeben werden. Für RF-Signale würde jede Last RF1, RF2, RFC durch Konvention typischerweise eine nominale Impedanz von 50 Ohm aufweisen. Jede der induktiven Abstimmkomponenten 203, 207 in 2A hat eine entsprechende Induktivität, La, Lb oder Li, wie in 2C gezeigt und unten beschrieben. Werte für die induktiven Abstimmkomponenten 203 können ausgewählt werden, um eine Kompensation von Cshunt der Shunt-Schaltereinheiten 204 zu erreichen, wie oben beschrieben. Es können Werte für die ergänzenden induktiven Abstimmkomponenten 207 (La, Lb) ausgewählt werden, um eine Kompensation von Coff und der Impedanz (Zoffa, nachfolgend beschrieben) des AUS-Signalwegs zu erreichen, sowie für parasitäre Elemente, die mit Signalverbindungen verbunden sind.
-
Vorteile der in 2A und 2C dargestellten Ausführungsform sind (1) Abschalten der Wirkung von Coff; (2) Abschalten der Wirkung von Cshunt; und (3) Verbesserung der Isolierung von AUS-Pfaden.
-
(1) Abschalten der Wirkung von Coff
-
Für die in 2A gezeigte Konfiguration wird die Impedanz Zoff des AUS-Weges (d. h. aller Elemente von dem Reihenschalter 201B bis zur Last RF2, wie durch die gestrichelte ”Zoff”-Linie in 2C angegeben) durch die folgende Formel gegeben: Zoff = jω(La + L1) + 1/jωCoff + Zoffa [Gl. 1] wobei Zoffa die Impedanz des AUS-Weges nach der ersten induktiven L1-Abstimmkomponente bis zur Last RF2 umfasst (wie durch die gestrichelte ”Zoffa”-Linie in 2C angegeben) und dessen Wert sich bei höheren Frequenzen n·Rshunt annähert.
-
Die Resonanzfrequenz der Zoff-Impedanz ist 1/(2π√(La + L1)Coff). Wenn Zoff unterhalb dessen Resonanzfrequenz ist (d. h., wenn jω(La + L1) < | 1 / jwcoff|), was durch die Auswahl der Werte für die induktiven Abstimmkomponenten 203 für eine bestimmte Anwendung erreicht wird, wird dann der Ladeeffekt der Coff-Kapazität auf dem EIN-Pfad (d. h. alle Elemente von dem Reihenschalter 201A bis zur Last RF1) deutlich reduziert, wodurch die Bandbreite der Schaltvorrichtung 200 im Vergleich mit konventionellen Konstruktionen verbessert wird. Diese Charakteristik kann verwendet werden, um den Design-Kompromiss zwischen Bandbreite, Einfügungsverlust und Isolation für alle derartigen Schaltgeräte zu verbessern.
-
(2) Abschalten der Wirkung von Cshunt
-
In Bezug auf den EIN-Pfad für die in
2A gezeigte Konfiguration ist die Impedanz Zon für den EIN-Pfad (wie durch die gestrichelte ”Zon”-Linie angegeben) durch die folgende Formel gegeben:
-
Die Grenzfrequenz (halber Leistungspunkt), f
c, ergibt sich aus der folgenden Formel:
-
Dementsprechend ist die Bandbreite bezüglich des halben Leistungspunkts (3 dB) von Zon mit L1, n und Cshunt verknüpft und kann durch Hinzufügen zusätzlicher Abstimmnetzwerkstufen 206 (d. h. durch Erhöhung von n) eingestellt werden. Der entsprechende Wert von L1 wird dann durch Gl. 2 bestimmt, um eine konstante Zon zu erhalten. Wenn, wie aus Gl. 2 ableitbar, n erhöht wird, wird der entsprechende Wert von L1 proportional zu 1/n verringert. Insbesondere gilt, je höher die Anzahl n der Abstimmnetzwerke 206 ist, desto höher ist die Grenzfrequenz. Beispielsweise ist 3 eine graphische Darstellung von Simulationsergebnissen von drei Variationen einer Schaltvorrichtung gemäß 2A mit n = 4, 5 oder 6, während die gesamte Länge der Übertragungsleitung 202A und die gesamte Cshunt-Kapazität gleich gehalten wird. Unter Verwendung eines konservativeren Leistungspunktes, bevor der Einfügungsverlust signifikant abnimmt, verbesserte sich die 1,5 dB Bandbreite (angegeben durch entsprechende Markierungen m1, m2 und m3) für die drei Schaltungsvariationen von 21,5 GHz (n = 4, siehe Linie 302) zu 25,4 GHz (n = 5, siehe Linie 304) zu 29,9 GHz (n = 6, siehe Linie 306), wenn n erhöht wird.
-
Mit den Gleichungen Gl. 2 und Gl. 3 kann der Wert von Cshunt ferner in Form des gewünschten Zon, fc und der Anzahl der Netzwerke n wie folgt ausgedrückt werden: Cshunt = n / 2πfc·Zon[Gl. 4]
-
Daher kann der maximale Cshunt für einen Satz von Zielparametern berechnet werden. Zum Beispiel führt eine Zon von 50 Ohm, eine Grenzfrequenz von 60 GHz und n = 6 für die Anzahl der Abstimmnetzwerke 206 zu Cshunt = 318 fF, Cshunt/n = 53 fF und L1 = 66 pH.
-
(3) Verbesserung der Isolierung von AUS-Pfaden
-
Für die in 2A gezeigte Konfiguration ist, wie oben erwähnt, eine höhere Anzahl n der Shunt-Schaltereinheiten 204 und der entsprechenden induktiven Abstimmkomponenten 203 (d. h. Abstimmnetzwerke 206) mit einer höheren Grenzfrequenz verbunden. Zusätzlich gilt, dass je höher n ist, umso höher die Anzahl der LR-Tiefpassfilterstufen im AUS-Pfad ist, und dementsprechend wird die Isolierung des AUS-Weges (von RFC zu RF2) gegenüber herkömmlichen Konstruktionen verbessert.
-
Gestapelte Schalterstrukturen
-
Wie oben erwähnt, kann jede der Shunt-Schaltereinheiten 204 und jeder der Reihenschalter 201A, 201B durch mehrere in Reihe geschaltete FET-Schalter ersetzt werden. Diese Art einer ”gestapelten” (engl. stacked) Architektur ermöglicht es einem Schaltkreis, höhere Spannungen zu tolerieren als ein einzelner FET-Schalter. Beispielsweise ist 4A ein schematisches Diagramm einer Schaltungsarchitektur mit verteilten gestapelten Shunt-Schaltern sowie verteilten Gate-Widerständen (der Gate-Widerstand-Aspekt wird nachfolgend diskutiert). In diesem Beispiel wurde jede der n Shunt-Schaltereinheiten 204 von 2A durch einen in Reihe geschalteten Stapel von m FET-Schaltern 402 ersetzt, wobei m ≥ 2 ist.
-
Bei einigen Ausführungsformen, bei denen keine verteilten Shunt-Schalter erforderlich sind, kann ein kompaktes Design mit gestapelten Shunt-Schaltern verwendet werden. Beispielsweise ist 4B ist ein schematisches Diagramm einer Schaltungsarchitektur mit ausgelagerten gestapelten Shunt-Schaltern. In diesem Beispiel wurden die n Shunt-Schaltereinheiten 204 von 2A durch einen einzigen in Reihe geschalteten Stapel von m FET-Schaltern 404 ersetzt.
-
Die in 2A gezeigten Reihenschalter 201A, 201B können auch als gestapelte Schalter implementiert werden. Beispielsweise ist 5 ist ein schematisches Diagramm einer Schaltungsarchitektur 500 mit gestapelten Reihenschaltern. Einer oder mehrere der in 2A gezeigten Serienschalter 201A, 201B können durch zwei oder mehrere FET-Schalter 502 ersetzt werden, die als ein in Reihe geschalteter Stapel konfiguriert sind.
-
Symmetrisches Layout
-
Die in 2A gezeigte Schaltvorrichtungsarchitektur kann vorteilhaft mit den in 4A, 4B und/oder 5 gezeigten gestapelten Schaltkreisen kombiniert werden, um eine verteilte gestapelte FET-Schalter-basierte Schaltvorrichtung bereitzustellen, die eine nahezu gleichmäßige elektromagnetische Feldverteilung um die Übertragungsleitungen 202A, 202B bereitstellt, und auch eine bessere Massenrückführung bereitstellt.
-
Beispielsweise ist 6 ist ein Diagramm eines konzeptionellen Schaltungslayouts eines RF-Schaltkreises 600 mit verteilten Schaltern (die gestapelten Schalter sein können) sowohl für die Shunt- als auch für die Reihenschaltkomponenten. In der dargestellten Ausführungsform sind zwei Anschluss-Ports 102A, 102B (gezeigt als in Reihe verbunden mit den jeweiligen externen Lasten RF1, RF2) mit einem gemeinsamen Port 104 (gezeigt als in Reihe verbunden mit einer externen Last RFC verbunden ist) durch entsprechende Übertragungsleitungen 202A, 202B und Reihenschalter 602A, 602B verbunden. Die Reihenschalter 602A, 602B können einzelne FET-Schalter sein, wie in 2A gezeigt, oder einen Stapel von FET-Schaltern, wie in 5 gezeigt. Wie in 2A und 2C umfassen die Übertragungsleitungen 202A, 202B jeweils eine Vielzahl von induktiven Abstimmkomponenten 203 und wahlweise ergänzende induktive Abstimmkomponenten 207 (nicht gezeigt).
-
An die Übertragungsleitungen 202A, 202B sind Sätze von n Shunt-Schaltern 604 gekoppelt, von denen jeder wie in 2A (verteilt), 4A (gestapelt verteilt), oder 4B (zusammengesetzt (engl. lumped)) dargestellt konfiguriert sein kann. In jeder Konfiguration gibt es eine interne Verbindung zur Schaltungsmasse (in 6 nicht gezeigt). Wie oben diskutiert, bietet eine Konfiguration mit n Shunt-Schalteinheiten allein oder in Verbindung mit der Steuerung der Induktivitätswerte der Induktivitätsabstimmkomponenten 203, 207 eine Steuerung bzw. Kontrolle über die Grenzfrequenz des Schaltkreises 600, bietet die Möglichkeit, die Effekte von Cshunt und Coff abzustellen, und verbessert die Isolierung von AUS-Pfaden. Zusätzlich können durch Verwendung eines Stapels von m FET-Schaltern für jede der n Shunt-Schaltereinheiten höhere Spannungspegel toleriert werden.
-
Wichtig ist, dass in der in 6 gezeigten Konfiguration die Sätze von Shunt-Schaltern 604 physikalisch auf beiden Seiten der Übertragungsleitungen 202A, 202B angeordnet sind, und die Übertragungsleitungen 202A, 202B sind auf einer IC-Anordnung im Wesentlichen symmetrisch angeordnet sind. Eine derartige Anordnung der Sätze von Shunt-Schaltern 604 sorgt für eine annähernd gleichmäßige elektromagnetische Feldverteilung um die Übertragungsleitungen 202A, 202B und sorgt für eine bessere Massenrückführung aufgrund der Mehrfachverbindungen zur Schaltungsmasse. Beide Merkmale sind bei der Konstruktion von Absorptionsschaltern nützlich. Zusätzlich verbessert eine derartige physikalische Verteilung die thermischen Eigenschaften der Schaltvorrichtung 600, indem die FET-Schalter voneinander beabstandet sind, wodurch die flächige Konzentration von Leistungs- bzw. Stromverbrauchenden Schaltungselementen verringert wird.
-
Wie oben erwähnt, kann in anderen Konfigurationen nur ein Anschluss-Port verwendet werden (z. B. ein SPST-Schalter), können mehr als zwei Anschluss-Ports enthalten sein (z. B. ein 1×N-Schalter), und es können mehr als ein gemeinsamer Port enthalten sein (z. B. ein M×N-Matrixschalter). Dementsprechend können weniger oder zusätzliche Übertragungsleitungen auf einem IC-Layout in einer im Wesentlichen symmetrischen Weise angeordnet sein, wie es erforderlich ist, um weniger oder zusätzliche Ports aufzunehmen, wobei zugehörige Sätze von Shunt-Schaltern 604 physikalisch auf beiden Seiten der hinzugefügten Übertragungsleitungen angeordnet sind.
-
Gate-Widerstand-Flächenreduzierung
-
Im Allgemeinen benötigen FET-Schalter einen Gate-Widerstand, um den momentanen Strom zu begrenzen, der beim Einschalten des FET gezogen wird, um die Ein- und Ausschaltzeiten des Schalters zu steuern, und um im Allgemeinen die elektromagnetische Integrität aufrechtzuerhalten. Bei herkömmlichen IC-FET-Ausführungen befindet sich ein Gate-Widerstand physikalisch in unmittelbarer Nähe des Gates des Transistors. Bei der Implementierung eines verteilten Shunt-Schalters vom Typ, der in 4A gezeigt ist, ist jede FET-Shunt-Schaltereinheit 204 n-mal kleiner als in einer zusammengesetzten (engl. lumped) Ausbildung. Dementsprechend muss der Gate-Widerstandswert für jede FET-Shunt-Schalteinheit 204, um die gleichen Tieffrequenzcharakteristiken aufrechtzuerhalten, n-mal größer sein als in einer zusammengesetzten (engl. lumped) Ausbildung. Weiterhin kann jede FET-Shunt-Schalteinheit 204 m FET-Schalter 402 enthalten. Da es m gestapelte Elemente pro Shunt-Schalteinheit 204 gibt ist in einer derartigen Konfiguration die Gesamtgröße für alle Gate-Widerstände m·n-mal größer in der Fläche als in einem zusammengesetzten (engl. lumped) Design.
-
Um die Gesamtgröße des benötigten Gate-Widerstands zu reduzieren, kann in einigen Ausführungsformen ein FET-Gate-Widerstand in zwei Abschnitte aufgeteilt werden. Unter erneuter Bezugnahme auf 4A enthält jeder der FET-Schalter 402 einen kleinen Primärwiderstand R1 (z. B. etwa 1000 bis 1.000.000 Ohm), der in unmittelbarer Nähe des Gates jedes FET angeordnet ist, um die erforderliche elektromagnetische Integrität vorzusehen. Ein größerer Sekundärwiderstand R2 (z. B. etwa 10.000 bis 10.000.000 Ohm) wird dann auf einer gemeinsamen Pfadreihe platziert, die mit mehreren Instanzen des kleinen Primärwiderstandes R1 (z. B. jeder der n FET-Shunt-Schaltereinheiten 204) gekoppelt ist, um die gewünschte Niederfrequenzcharakteristiken zu erhalten, kann aber physikalisch entfernt von einer Nähe zu den kleinen Primärwiderständen R1 (und daher vom Gate jedes FET) liegen.
-
Die Werte für R1 und R2 sind so eingestellt, daß R1/n + R2 = R ist, wobei R der gesamte Gate-Widerstand ist, der für einen bestimmten Schaltungsentwurf benötigt wird. Solche Werte können empirisch durch Experimente oder Simulationen für interessierende Frequenzen bestimmt werden. Da die größeren Sekundärwiderstände R2 über eine Anzahl von FET-Schaltern geteilt werden, wird die Gesamtfläche, die für die Herstellung von integrierten Schaltkreisen benötigt wird, im Maßstab um das Verhältnis von R1 zu R2 reduziert. Wie ersichtlich ist, kann jeder Primärwiderstand R1 und der Sekundärwiderstand R2 zwei oder mehr tatsächliche Widerstandselemente umfassen.
-
Verfahren
-
Ein weiterer Aspekt der Erfindung umfasst ein Verfahren zum Konfigurieren einer Funkfrequenz-Schaltvorrichtung mit den Schritten:
-
Schritt 1: Bereitstellung mindestens eines gemeinsamen Anschlusses;
-
SCHRITT 2: Bereitstellen mindestens eines Feldeffekttransistors(FET)-Reihenschalters, jeweils mit mindestens einem gemeinsamen Port gekoppelt;
-
SCHRITT 3: Bereitstellen mindestens einer Übertragungsleitung, die jeweils mit einem jeweiligen FET-Reihenschalter gekoppelt sind, wobei jede Übertragungsleitung mindestens eine in Reihe geschaltete induktive Abstimmkomponente enthält;
-
SCHRITT 4: Bereitstellen mindestens eines Anschluss-Ports, jeweils mit einer jeweiligen Übertragungsleitung gekoppelt sind; und
-
SCHRITT 5: Bereitstellen, für jede Übertragungsleitung, mindestens einer FET-Shunt-Schalteinheit, die mit einer Schaltungsmasse und einer derartigen Übertragungsleitung in einer Abstimmnetzwerkkonfiguration gekoppelt ist;
-
Ein weiterer Aspekt der Erfindung umfasst ein Verfahren zum Konfigurieren einer Funkfrequenz-Schaltvorrichtung mit den Schritten:
-
SCHRITT 1: Bereitstellen mindestens eines gemeinsamen Ports;
-
SCHRITT 2: Koppeln mindestens eines Feldeffekttransistors(FET)-Reihenschalters mit mindestens einem gemeinsamen Port;
-
SCHRITT 3: Koppeln mindestens einer Übertragungsleitung mit einem jeweiligen FET-Reihenschalter, wobei jede Übertragungsleitung mindestens eine in Reihe geschaltete induktive Abstimmkomponente enthält;
-
SCHRITT 4: Koppeln mindestens eines Anschluss-Ports mit einer Übertragungsleitung; und
-
SCHRITT 5: Koppeln mindestens einer FET-Shunt-Schalteinheit zur Schaltungsmasse und zu jeder derartigen Übertragungsleitung in einer Abstimmnetzwerkkonfiguration.
-
Das beschriebene Verfahren kann erweitert werden, so dass Paare der FET-Shunt-Schaltereinheiten auf beiden Seiten jeder der mindestens einen Übertragungsleitung physikalisch positionierend werden; die mindestens eine Übertragungsleitung auf einem integrierten Schaltungslayout im Wesentlichen symmetrisch angeordnet wird; mindestens eine FET-Shunt-Einheit als in Reihe gekoppelter Stapel von FET-Schaltern konfiguriert wird; mindestens ein FET-Reihenschalter als in Reihe gekoppelter Stapel von FET-Schaltern konfiguriert wird; mindestens ein Primärwiderstand mit einem Gate jedes FET in der FET-Shunt-Einheit in unmittelbarer Nähe zu einem solchen Gate gekoppelt wird, und eine Vielzahl von Sekundärwiderständen bereitgestellt wird, jeweils in Reihe mit den Primärwiderständen von zwei oder mehr FETs gekoppelt, aber weiter entfernt von dem Gate von jedem derartigen FET positioniert als die Primärwiderstände, die mit jedem derartigen Gate gekoppelt sind; mindestens ein Sekundärisolations-FET-Serienschalter zwischen einer jeweiligen der mindestens einen Übertragungsleitung und einem jeweiligen des mindestens einen Anschluss-Ports gekoppelt wird; und die beschriebene Schaltungsanordnung als integrierte Schaltung hergestellt wird.
-
Wie für einen Fachmann leicht ersichtlich ist, können verschiedene Ausführungsformen der Erfindung implementiert werden, um eine breite Vielfalt von Spezifikationen zu erfüllen. Somit ist die Auswahl geeigneter Komponentenwerte eine Frage der Designauswahl, wenn nicht anders angegeben. Die Schaltelemente und passiven Elemente können in jeder geeigneten IC-Technologie implementiert sein, einschließlich, aber nicht beschränkt auf MOSFET- und IGFET-Strukturen. Integrierte Schaltungsausführungen können unter Verwendung beliebiger geeigneten Substrate und Prozesse hergestellt werden, einschließlich, aber nicht beschränkt auf Standard-Bulk-Silicium-, Silizium-auf-Isolator-(SOI-), Silizium-auf-Saphir-(SOS), GaAs-pHEMT- und MESFET-Verfahren. Die Spannungspegel können eingestellt werden, oder die Spannungspolaritäten werden in Abhängigkeit von einer bestimmten Spezifikation und/oder Implementierungstechnologie (z. B. NMOS, PMOS oder CMOS) umgekehrt. Die Spannungs-, Strom- und Leistungsbehandlungscharakteristiken der Komponenten können je nach Bedarf angepasst werden, beispielsweise durch Einstellen von Gerätegrößen, durch ”Stapeln” von Komponenten, um größere Spannungen zu tolerieren (einschließlich wie oben beschrieben) und/oder mehrere Komponenten parallel zu verwenden, um größere Ströme zu tolerieren. Zusätzliche Schaltungskomponenten können hinzugefügt werden, um die Eigenschaften der offenbarten Schaltkreise zu verbessern und/oder die zusätzliche Funktionalität ohne wesentliche Änderung der Funktionalität der offenbarten Schaltungen zu verbessern.
-
Es wurde eine Anzahl von Ausführungsformen der Erfindung beschrieben. Es versteht sich, daß verschiedene Modifikationen vorgenommen werden können, ohne vom Geist und Umfang der Erfindung abzuweichen. Zum Beispiel können einige der oben beschriebenen Schritte unabhängig von der Reihenfolge sein, und können daher in einer anderen Reihenfolge ausgeführt werden als die beschriebene. Verschiedene Aktivitäten, die mit Bezug auf die oben identifizierten Verfahren beschrieben wurden, können wiederholt, seriell oder parallel ausgeführt werden. Es versteht sich, daß die vorstehende Beschreibung den Umfang der Erfindung, der durch den Umfang der folgenden Ansprüche definiert ist, veranschaulichen und nicht einschränken soll und daß andere Ausführungsformen innerhalb des Umfangs der Ansprüche liegen.