JPH0435501A - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JPH0435501A JPH0435501A JP2142367A JP14236790A JPH0435501A JP H0435501 A JPH0435501 A JP H0435501A JP 2142367 A JP2142367 A JP 2142367A JP 14236790 A JP14236790 A JP 14236790A JP H0435501 A JPH0435501 A JP H0435501A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- circuit
- section
- terminal
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 9
- 230000000295 complement effect Effects 0.000 claims abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/10—Auxiliary devices for switching or interrupting
- H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
測定器の切換えや、フェーズド・アレイ・システムの位
相切換え等、各種装置に用いられるスイッチ回路に関し
、 スイッチのＯＮ、ＯＦＦに係わらずインピーダンス整合
をとることができ、且つ伝播信号の損失を極力少なくす
ることができるスイッチ回路を提供することを目的とし
、 両端に入力端子と出力端子とが設けられた、所定のイン
ピーダンス成分を有する伝播線路からなる回路であって
、該伝播線路に接続されたドレイン端子及び接地された
ソース端子とを具備する、複数の電界効果トランジスタ
からなるスイッチ部と、該スイッチ部と前記出力端子と
の間に直列に接続された、抵抗及び該抵抗に並列接続さ
れた電界効果トランジスタからなる終端回路部とを有し
、前記スイッチ部におけるトランジスタと前記終端回路
部におけるトランジスタとは、互いに相補的な動作を行
うように構成する。
相切換え等、各種装置に用いられるスイッチ回路に関し
、 スイッチのＯＮ、ＯＦＦに係わらずインピーダンス整合
をとることができ、且つ伝播信号の損失を極力少なくす
ることができるスイッチ回路を提供することを目的とし
、 両端に入力端子と出力端子とが設けられた、所定のイン
ピーダンス成分を有する伝播線路からなる回路であって
、該伝播線路に接続されたドレイン端子及び接地された
ソース端子とを具備する、複数の電界効果トランジスタ
からなるスイッチ部と、該スイッチ部と前記出力端子と
の間に直列に接続された、抵抗及び該抵抗に並列接続さ
れた電界効果トランジスタからなる終端回路部とを有し
、前記スイッチ部におけるトランジスタと前記終端回路
部におけるトランジスタとは、互いに相補的な動作を行
うように構成する。
本発明は、測定器の切換えや、フェーズド・アレイ・シ
ステムの位相切換え等、各種装置に用いられるスイッチ
回路に関する。
ステムの位相切換え等、各種装置に用いられるスイッチ
回路に関する。
現在各種装置において多用途にわたりスイッチが用いら
れているが、なかでも信号の伝播を行う装置においては
、スイッチ回路の導入に伴って信号の損失が発生しない
ようにする必要がある。
れているが、なかでも信号の伝播を行う装置においては
、スイッチ回路の導入に伴って信号の損失が発生しない
ようにする必要がある。
スイッチ回路の導入によって伝播する信号の損失を発生
させないためには、先ず該スイッチ回路と該スイッチ回
路を導入する回路との整合をとる必要がある。このため
スイッチ回路の特性インピーダンスは、スイッチのＯＮ
・ＯＦＦに係わらず、該スイッチ回路の入力端及び出力
端に接続される回路の内部インピーダンスと等しくなる
ように設定する必要がある。
させないためには、先ず該スイッチ回路と該スイッチ回
路を導入する回路との整合をとる必要がある。このため
スイッチ回路の特性インピーダンスは、スイッチのＯＮ
・ＯＦＦに係わらず、該スイッチ回路の入力端及び出力
端に接続される回路の内部インピーダンスと等しくなる
ように設定する必要がある。
第２図は従来のスイッチ回路の第一の例を示す回路図で
ある。図中Ａはスイッチ部、Ｂは終端回路部、ＩＮは入
力端子、ＯＵＴは出力端子、Ｑｌ１、Ｑ１２、Ｑ１３は
電界効果トランジスタ（以降ＦＥＴと表記）、Ｒは抵抗
である。
ある。図中Ａはスイッチ部、Ｂは終端回路部、ＩＮは入
力端子、ＯＵＴは出力端子、Ｑｌ１、Ｑ１２、Ｑ１３は
電界効果トランジスタ（以降ＦＥＴと表記）、Ｒは抵抗
である。
本例のスイッチ回路は、スイッチ部ＡのＦＥＴＱｌ１、
Ｑ１２によってスイッチのＯＮ・ＯＦＦが行われる。す
なわち該ＦＥＴのゲート電圧を変化させ、該ＦＥＴをＯ
Ｎ・ＯＦＦさせることにより、スイッチの０Ｎ−ＯＦＦ
を行うのである。またＦＥＴを複数設けているのは、ス
イッチをＯＦＦとしたとき（ＦＥＴのチャネルをクロー
ズしたとき）の、ドレイン・ソース間の漏れ電流を極力
少なくするためである。
Ｑ１２によってスイッチのＯＮ・ＯＦＦが行われる。す
なわち該ＦＥＴのゲート電圧を変化させ、該ＦＥＴをＯ
Ｎ・ＯＦＦさせることにより、スイッチの０Ｎ−ＯＦＦ
を行うのである。またＦＥＴを複数設けているのは、ス
イッチをＯＦＦとしたとき（ＦＥＴのチャネルをクロー
ズしたとき）の、ドレイン・ソース間の漏れ電流を極力
少なくするためである。
一般に各種装置の内部インピーダンスは５０Ωであるた
め、本例のスイッチ回路においてもその特性インピーダ
ンスは、スイッチのＯＮ・ＯＦＦに係わらず５０Ωとな
るように設定されている。
め、本例のスイッチ回路においてもその特性インピーダ
ンスは、スイッチのＯＮ・ＯＦＦに係わらず５０Ωとな
るように設定されている。
スイッチがＯＮのときは、ＦＥＴＱＩ １、Ｑ１２はＯ
Ｎとなり、ＦＥＴＱＩ３はＯＦＦとなる。
Ｎとなり、ＦＥＴＱＩ３はＯＦＦとなる。
この結果終端回路Ｂは切り離され、スイッチ部Ａのイン
ピーダンスにより、５０Ωが設定される。
ピーダンスにより、５０Ωが設定される。
次にスイッチがＯＦＦのときは、ＦＥＴＱＩ １、Ｑ１
２はＯＦＦとなり、Ｑ１３はＯＮとなる。この結果スイ
ッチ部Ａは切り離され、終端回路部Ｂのインピーダンス
により、５０Ωが設定される。
２はＯＦＦとなり、Ｑ１３はＯＮとなる。この結果スイ
ッチ部Ａは切り離され、終端回路部Ｂのインピーダンス
により、５０Ωが設定される。
従って本回路は、入力端及び出力端に接続する回路と整
合をとることができ、反射を防止することができた。
合をとることができ、反射を防止することができた。
第３図は従来のスイッチ回路の第二の例を示す回路図で
あり、スイッチ部ＡにおけるＦＥＴの接続方法を変更し
た例である。
あり、スイッチ部ＡにおけるＦＥＴの接続方法を変更し
た例である。
図中第２図と同一のものは同一の符号にて示しており、
Ｑ２１、Ｑ２２、Ｑ２３はＦＥＴ、Ｚはインピーダンス
成分である。
Ｑ２１、Ｑ２２、Ｑ２３はＦＥＴ、Ｚはインピーダンス
成分である。
本回路においてスイッチがＯＮのときは、全てのＦＥＴ
Ｑ２１、Ｑ２２、Ｑ２３がＯＦＦとなる。
Ｑ２１、Ｑ２２、Ｑ２３がＯＦＦとなる。
この結果全てのＦＥＴＱ２１、Ｑ２２、Ｑ２３は切り離
され、ＩＮ・ＯＵＴ間は接続される。
され、ＩＮ・ＯＵＴ間は接続される。
一方スイッチがＯＦＦのときは、全てのＦＥＴＱ２１、
Ｑ２２、Ｑ２３がＯＮとなる。コノ結果入力端子ＩＮに
入力した信号は、インピーダンス成分Ｚより充分小さな
インピーダンス成分を有するＦＥＴＱ２１、Ｑ２２で反
射され、出力端子ＯＵＴには到達しない。
Ｑ２２、Ｑ２３がＯＮとなる。コノ結果入力端子ＩＮに
入力した信号は、インピーダンス成分Ｚより充分小さな
インピーダンス成分を有するＦＥＴＱ２１、Ｑ２２で反
射され、出力端子ＯＵＴには到達しない。
この結果本回路において、スイッチのＯＮ・ＯＦＦが行
われる。
われる。
しかし従来の第一の例では、スイッチ部ＡにおいてＦＥ
Ｔを直列に接続しているために、ＦＥＴの容量成分など
による伝播信号の損失が大きいという問題が存在した。
Ｔを直列に接続しているために、ＦＥＴの容量成分など
による伝播信号の損失が大きいという問題が存在した。
この問題は、スイッチをＯＦＦとしたときのスイッチ部
Ａにおける漏れ電流を少なくするために、ＦＥＴ０数を
多くするほどより顕著となったのである。
Ａにおける漏れ電流を少なくするために、ＦＥＴ０数を
多くするほどより顕著となったのである。
一方従来の第二の例では、スイッチがＯＮとなったとき
にＩ Ｎ −ＯＵＴ間にＦＥＴが介在しないために、伝
播線路自体による伝播信号の損失は殆ど無くなることに
なる。
にＩ Ｎ −ＯＵＴ間にＦＥＴが介在しないために、伝
播線路自体による伝播信号の損失は殆ど無くなることに
なる。
また本例における特性インピーダンスについては、スイ
ッチがＯＮのときは全てのＦＥＴが切り離されるために
、インピーダンス成分Ｚによって設定することが可能で
ある。しかしながらスイッチがＯＦＦのときは、スイッ
チ部Ａが切り離されていないために、終端回路部Ｂにス
イッチ部Ａが並列接続されている状態となってしまった
。
ッチがＯＮのときは全てのＦＥＴが切り離されるために
、インピーダンス成分Ｚによって設定することが可能で
ある。しかしながらスイッチがＯＦＦのときは、スイッ
チ部Ａが切り離されていないために、終端回路部Ｂにス
イッチ部Ａが並列接続されている状態となってしまった
。
ＦＥＴＱ２１、Ｑ２２がＯＮしている場合、スイッチ部
Ａの合成インピーダンスは非常に小さくなる。このため
スイッチがＯＦＦの場合に、スイッチ部Ａと終端回路部
Ｂの合成インピーダンスを５０Ωとすることは非常に困
難であり、整合をとることができないという問題が存在
した。
Ａの合成インピーダンスは非常に小さくなる。このため
スイッチがＯＦＦの場合に、スイッチ部Ａと終端回路部
Ｂの合成インピーダンスを５０Ωとすることは非常に困
難であり、整合をとることができないという問題が存在
した。
本発明は、スイッチのＯＮ、ＯＦＦに係わらずインピー
ダンス整合をとることができ、且つ伝播信号の損失を極
力少なくすることができるスイッチ回路を提供すること
を目的とする。
ダンス整合をとることができ、且つ伝播信号の損失を極
力少なくすることができるスイッチ回路を提供すること
を目的とする。
本発明は、上記課題を解決するために、両端に入力端子
と出力端子とが設けられた、所定のインピーダンス成分
を有する伝播線路からなる回路であって、該伝播線路に
接続されたドレイン端子及び接地されたソース端子とを
具備する、複数の電界効果トランジスタからなるスイッ
チ部と、該スイッチ部と前記出力端子との間に直列に接
続された、抵抗及び該抵抗に並列接続された電界効果ト
ランジスタからなる終端回路部とを有し、前記スイッチ
部におけるトランジスタと前記終端回路部におけるトラ
ンジスタとは、互いに相補的な動作を行うように構成す
る。
と出力端子とが設けられた、所定のインピーダンス成分
を有する伝播線路からなる回路であって、該伝播線路に
接続されたドレイン端子及び接地されたソース端子とを
具備する、複数の電界効果トランジスタからなるスイッ
チ部と、該スイッチ部と前記出力端子との間に直列に接
続された、抵抗及び該抵抗に並列接続された電界効果ト
ランジスタからなる終端回路部とを有し、前記スイッチ
部におけるトランジスタと前記終端回路部におけるトラ
ンジスタとは、互いに相補的な動作を行うように構成す
る。
本発明ではスイッチ部の構成として、ＦＥＴを信号の伝
播線路と接地端子との間に接続する方式を適用している
。そして更に本発明では終端回路部の構成として、ＦＥ
Ｔを前記伝播線路に直列に接続し、且つ該ＦＥＴに対し
て並列に抵抗を接続している。またスイッチ部と終端回
路部のＦＥＴは、互いに相補的な動作を行うようにして
いる。
播線路と接地端子との間に接続する方式を適用している
。そして更に本発明では終端回路部の構成として、ＦＥ
Ｔを前記伝播線路に直列に接続し、且つ該ＦＥＴに対し
て並列に抵抗を接続している。またスイッチ部と終端回
路部のＦＥＴは、互いに相補的な動作を行うようにして
いる。
スイッチがＯＮのときは、スイッチ部におけるＦＥＴが
ＯＦＦ、終端回路部におけるＦＥＴがＯＮとなる。この
結果入出力端子間のインピーダンスは、伝播線路の有す
るインピーダンス成分Ｚだけとなる。従って本発明のス
イッチ回路において、スイッチがＯＮであるときの特性
インピーダンスは、インピーダンス成分Ｚを調整するこ
とによって設定することができる。
ＯＦＦ、終端回路部におけるＦＥＴがＯＮとなる。この
結果入出力端子間のインピーダンスは、伝播線路の有す
るインピーダンス成分Ｚだけとなる。従って本発明のス
イッチ回路において、スイッチがＯＮであるときの特性
インピーダンスは、インピーダンス成分Ｚを調整するこ
とによって設定することができる。
またスイッチがＯＦＦのときは、スイッチ部におけるＦ
ＥＴがＯＮ、終端回路部におけるＦＥＴがＯＦＦとなる
。この結果入出力端子間のインピーダンスは、スイッチ
部の合成インピーダンスに終端回路部の抵抗Ｒを加えた
ものとなる。従って本発明のスイッチ回路において、ス
イッチがＯＦＦであるときの特性インピーダンスは、抵
抗Ｒを調整することによって設定することができる。
ＥＴがＯＮ、終端回路部におけるＦＥＴがＯＦＦとなる
。この結果入出力端子間のインピーダンスは、スイッチ
部の合成インピーダンスに終端回路部の抵抗Ｒを加えた
ものとなる。従って本発明のスイッチ回路において、ス
イッチがＯＦＦであるときの特性インピーダンスは、抵
抗Ｒを調整することによって設定することができる。
即ち本発明では、スイッチのＯＮ、ＯＦＦに関わらず本
回路の特性インピーダンスを任意に設定することができ
る。この結果、本発明のスイッチ回路と他の回路とを接
続する際に確実にインピーダンス整合をとることができ
るため、本回路の入力端子より入力した信号は反射を起
こすことがない。またスイッチ部においてＦＥＴが直列
に接続されていないため、伝播線路自体による伝播信号
の損失も発生しない。
回路の特性インピーダンスを任意に設定することができ
る。この結果、本発明のスイッチ回路と他の回路とを接
続する際に確実にインピーダンス整合をとることができ
るため、本回路の入力端子より入力した信号は反射を起
こすことがない。またスイッチ部においてＦＥＴが直列
に接続されていないため、伝播線路自体による伝播信号
の損失も発生しない。
従って本発明におけるスイッチ回路は、入力信号にほと
んど損失を発生させることなくスイッチ動作を行うこと
ができるのである。
んど損失を発生させることなくスイッチ動作を行うこと
ができるのである。
第１図は本発明の一実施例を示す回路図であって、第２
図と同一のものは同一の符号で示している。図中Ｑ１、
Ｑ２、Ｑ３は、それぞれ接合型ＦＥＴである。
図と同一のものは同一の符号で示している。図中Ｑ１、
Ｑ２、Ｑ３は、それぞれ接合型ＦＥＴである。
本実施例では、スイッチ部Ａに２つのＦＥＴが用いられ
ている。そしてそれぞれのＦＥＴのドレイン端子は入出
力端子ｌＮ−０ＵＴ間を結ぶ伝播線路に接続され、また
該ＦＥＴのソース端子は接地されている。一方終端回路
部Ｂでは１つのＦＥＴが前記伝播線路に直列に接続され
ており、そして該ＦＥＴと並列に抵抗Ｒが接続されてい
る。スイッチ部ＡにおけるＦＥＴＱＩ、Ｑ２と、終端回
踏部ＢにおけるＦＥＴＱ３とは互いに相補的に動作を行
うものである。
ている。そしてそれぞれのＦＥＴのドレイン端子は入出
力端子ｌＮ−０ＵＴ間を結ぶ伝播線路に接続され、また
該ＦＥＴのソース端子は接地されている。一方終端回路
部Ｂでは１つのＦＥＴが前記伝播線路に直列に接続され
ており、そして該ＦＥＴと並列に抵抗Ｒが接続されてい
る。スイッチ部ＡにおけるＦＥＴＱＩ、Ｑ２と、終端回
踏部ＢにおけるＦＥＴＱ３とは互いに相補的に動作を行
うものである。
本実施例において、スイッチがＯＮであるときは、ＦＥ
ＴＱＩ、Ｑ２がＯＦＦ、ＦＥＴＱ３はＯＮとなる。入力
端子ＩＮから入力した信号は、ＦＥＴＱＩ、Ｑ２がＯＦ
Ｆであるため、スイッチ部Ａにおいて反射することなく
該スイッチ部Ａを通過する。そして終端回路部Ｂにおい
てはＦＥＴＱ３がＯＮとなっているため、スイッチ部Ａ
を通過した信号は、抵抗Ｒに比べてインピーダンスが充
分に小さい該ＦＥＴＱ３を通過して出力端子ＯＵＴに到
達する。
ＴＱＩ、Ｑ２がＯＦＦ、ＦＥＴＱ３はＯＮとなる。入力
端子ＩＮから入力した信号は、ＦＥＴＱＩ、Ｑ２がＯＦ
Ｆであるため、スイッチ部Ａにおいて反射することなく
該スイッチ部Ａを通過する。そして終端回路部Ｂにおい
てはＦＥＴＱ３がＯＮとなっているため、スイッチ部Ａ
を通過した信号は、抵抗Ｒに比べてインピーダンスが充
分に小さい該ＦＥＴＱ３を通過して出力端子ＯＵＴに到
達する。
ところでこの時入出力端子ｌＮ−０ＵＴ間におけるイン
ピーダンスは、伝播線路におけるインピーダンス成分Ｚ
に依存している。このため該インピーダンス成分Ｚを任
意の値に調整することにより、本実施例のスイッチ回路
の特性インピーダンスを任意の値、例えば５０Ωに設定
することができる。
ピーダンスは、伝播線路におけるインピーダンス成分Ｚ
に依存している。このため該インピーダンス成分Ｚを任
意の値に調整することにより、本実施例のスイッチ回路
の特性インピーダンスを任意の値、例えば５０Ωに設定
することができる。
一方本実施例において、スイッチがＯＦＦであるときは
、ＦＥＴＱＩ、Ｑ２がＯＮ、ＦＥＴＱ３はＯＦＦとなる
。入力端子ＩＮから入力した信号は、ＦＥＴＱＩ、Ｑ２
がＯＮであるため、前記インピーダンス成分Ｚよりも充
分小さなインピーダンスを有するＦＥＴＱＩ、Ｑ２にて
反射する。このため前記信号は、出力端子ＯＵＴに到達
しない。
、ＦＥＴＱＩ、Ｑ２がＯＮ、ＦＥＴＱ３はＯＦＦとなる
。入力端子ＩＮから入力した信号は、ＦＥＴＱＩ、Ｑ２
がＯＮであるため、前記インピーダンス成分Ｚよりも充
分小さなインピーダンスを有するＦＥＴＱＩ、Ｑ２にて
反射する。このため前記信号は、出力端子ＯＵＴに到達
しない。
ところでこの時入出力端子ＩＮ・○ＵＴ間におけるイン
ピーダンスは、ＦＥＴＱＩ、Ｑ２がＯＮとなっているた
めに、スイッチ部Ａの合成インピーダンスと終端回路部
Ｂの抵抗Ｒとを加えたものとなる。このため該抵抗Ｒの
値を任意に設定することにより、本実施例のスイッチ回
路の特性インピーダンスを任意の値、例えば５０Ωに設
定することができる。ところでこのときＦＥＴＱ３はＯ
ＦＦとなっているため、そのインピーダンスはほぼ無限
大であると考えられ、抵抗Ｒのみが関与する。
ピーダンスは、ＦＥＴＱＩ、Ｑ２がＯＮとなっているた
めに、スイッチ部Ａの合成インピーダンスと終端回路部
Ｂの抵抗Ｒとを加えたものとなる。このため該抵抗Ｒの
値を任意に設定することにより、本実施例のスイッチ回
路の特性インピーダンスを任意の値、例えば５０Ωに設
定することができる。ところでこのときＦＥＴＱ３はＯ
ＦＦとなっているため、そのインピーダンスはほぼ無限
大であると考えられ、抵抗Ｒのみが関与する。
以上の如く本実施例のスイッチ回路は、スイッチのＯＮ
、ＯＦＦに係わらずその特性インピーダンスを一定値と
することができるため、接続する他の回路と整合をとる
ことができる。また本回路では、スイッチ部Ａにおいて
直列にＦＥＴが接続されない。このためスイッチをＯＦ
Ｆとしたときの漏れ１Ｘ流を少なくするためにスイッチ
部ＡのＦＥＴ数を更に増加したとしても、伝播信号の損
失はほとんど発生しない。
、ＯＦＦに係わらずその特性インピーダンスを一定値と
することができるため、接続する他の回路と整合をとる
ことができる。また本回路では、スイッチ部Ａにおいて
直列にＦＥＴが接続されない。このためスイッチをＯＦ
Ｆとしたときの漏れ１Ｘ流を少なくするためにスイッチ
部ＡのＦＥＴ数を更に増加したとしても、伝播信号の損
失はほとんど発生しない。
ところで終端回路部ＢにおいてはＦＥＴが直列に接続さ
れているため、該ＦＥＴによる損失は多少存在する。し
かしながら従来技術において、スイッチ部Ａに多数のＦ
ＥＴを接続する必要があったのに対し、本発明の終端回
路部Ｂにおいては１つのＦＥＴで良いため、信号の損失
は従来と比較してはるかに少なくなるのである。
れているため、該ＦＥＴによる損失は多少存在する。し
かしながら従来技術において、スイッチ部Ａに多数のＦ
ＥＴを接続する必要があったのに対し、本発明の終端回
路部Ｂにおいては１つのＦＥＴで良いため、信号の損失
は従来と比較してはるかに少なくなるのである。
他の実施例の説明
上述の実施例では、スイッチ部にＦＥＴが２つ使用され
ているが、これはスイッチ部のＦＥＴの数を限定するも
のではない。またＦＥＴとして、接合型ＦＥＴでなく、
ＭＯ３型ＦＥＴを用いることも勿論可能である。
ているが、これはスイッチ部のＦＥＴの数を限定するも
のではない。またＦＥＴとして、接合型ＦＥＴでなく、
ＭＯ３型ＦＥＴを用いることも勿論可能である。
以上本発明を実施例によって説明したが、本発明は本発
明の趣旨に従って種々の変形が可能であり、本発明から
これらを排除するものではない。
明の趣旨に従って種々の変形が可能であり、本発明から
これらを排除するものではない。
以上説明したように本発明は、回路自体による伝播信号
の損失が発生しないという効果を奏する。
の損失が発生しないという効果を奏する。
またスイッチのＯＮ、ＯＦＦに関わらず、一定の特性イ
ンピーダンスを有するよう設定することが可能であると
いう効果も奏する。
ンピーダンスを有するよう設定することが可能であると
いう効果も奏する。
従って本発明におけるスイッチ回路を他の各種装置に接
続した際に、本発明におけるスイッチ回路に入力した信
号は反射を起こさず、また該入力信号の本回路における
損失はほとんど発生しないことから、係わるスイッチ回
路の性能向上に寄与するところが大きい。
続した際に、本発明におけるスイッチ回路に入力した信
号は反射を起こさず、また該入力信号の本回路における
損失はほとんど発生しないことから、係わるスイッチ回
路の性能向上に寄与するところが大きい。
第１図は本発明の一実施例を示す説明図、第２図は従来
のスイッチ回路の第一の例を示す回路図、 第３図は従来のスイッチ回路の第二の例を示す回路図で
ある。 図中、Ａ、、、、スイッチ部、 Ｂ、、、、終端回路部、 Ｑ１〜Ｑ３、 Ｑｌｌ〜Ｑ１３、 Ｑ２１〜Ｑ２３ ８００．ＦＥＴ。 ＩＮ０．、入力端子、 ＯＵＴ、、出力端子、 ２、 、 、 、インピーダンス成分、Ｒｏｏ、、抵抗
。 −７＼
のスイッチ回路の第一の例を示す回路図、 第３図は従来のスイッチ回路の第二の例を示す回路図で
ある。 図中、Ａ、、、、スイッチ部、 Ｂ、、、、終端回路部、 Ｑ１〜Ｑ３、 Ｑｌｌ〜Ｑ１３、 Ｑ２１〜Ｑ２３ ８００．ＦＥＴ。 ＩＮ０．、入力端子、 ＯＵＴ、、出力端子、 ２、 、 、 、インピーダンス成分、Ｒｏｏ、、抵抗
。 −７＼
Claims (1)
- 【特許請求の範囲】 両端に入力端子（ＩＮ）と出力端子（ＯＵＴ）とが設け
られた、所定のインピーダンス成分を有する伝播線路か
らなる回路であって、 該伝播線路に接続されたドレイン端子及び、接地された
ソース端子とを具備する、複数の電界効果トランジスタ
（Ｑ１、Ｑ２）からなるスイッチ部と、 該スイッチ部と前記出力端子（ＯＵＴ）との間に直列に
接続された、抵抗（Ｒ）及び該抵抗（Ｒ）に並列接続さ
れた電界効果トランジスタ（Ｑ３）からなる終端回路部
とを有し、 前記スイッチ部におけるトランジスタ（Ｑ１、Ｑ２）と
前記終端回路部におけるトランジスタ（Ｑ３）とは、互
いに相補的な動作を行うことを特徴とするスイッチ回路
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142367A JPH0435501A (ja) | 1990-05-31 | 1990-05-31 | スイッチ回路 |
| US07/707,826 US5159297A (en) | 1990-05-31 | 1991-05-30 | Switching circuit having constant impedance regardless switching operation thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142367A JPH0435501A (ja) | 1990-05-31 | 1990-05-31 | スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435501A true JPH0435501A (ja) | 1992-02-06 |
Family
ID=15313738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142367A Pending JPH0435501A (ja) | 1990-05-31 | 1990-05-31 | スイッチ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5159297A (ja) |
| JP (1) | JPH0435501A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335865A (ja) * | 1995-06-08 | 1996-12-17 | Nec Corp | 高周波スイッチ回路 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5367310A (en) * | 1991-10-11 | 1994-11-22 | Southwest Research Institute | Fiber optic antenna radiation efficiency tuner |
| US5272457A (en) * | 1992-03-10 | 1993-12-21 | Harris Corporation | High isolation integrated switch circuit |
| US5477184A (en) * | 1992-04-15 | 1995-12-19 | Sanyo Electric Co., Ltd. | Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal |
| US5585741B1 (en) * | 1994-04-22 | 2000-05-02 | Unitrode Corp | Impedance emulator |
| FR2722351B1 (fr) * | 1994-07-08 | 1996-08-23 | Alcatel Espace | Modulateur d'amplitude hf a largeur d'impulsion |
| JPH1056305A (ja) * | 1996-08-09 | 1998-02-24 | Mitsubishi Electric Corp | インピーダンス整合回路，及び測定用薄膜プローブ |
| JPH10242829A (ja) * | 1997-02-24 | 1998-09-11 | Sanyo Electric Co Ltd | スイッチ回路装置 |
| US5883541A (en) * | 1997-03-05 | 1999-03-16 | Nec Corporation | High frequency switching circuit |
| US6798314B2 (en) | 2002-12-26 | 2004-09-28 | Intel Corporation | Transmit/receive combiner using shunt admittance elements for isolation |
| FR2850206B1 (fr) * | 2003-01-17 | 2005-05-20 | Cit Alcatel | Dispositif de commutation une voie vers deux sans point de panne unique |
| US20050176462A1 (en) * | 2004-02-06 | 2005-08-11 | Kenichi Kawasaki | Systems and methods for reducing power consumption in a receiver |
| JP4106376B2 (ja) * | 2005-09-30 | 2008-06-25 | 富士通株式会社 | スイッチ回路及び集積回路 |
| US7482892B2 (en) * | 2006-03-18 | 2009-01-27 | National Taiwan University | Traveling wave switch having FET-integrated CPW line structure |
| US7612633B2 (en) * | 2006-11-07 | 2009-11-03 | Mitsubishi Electric Corporation | High-frequency switch |
| JP5026246B2 (ja) * | 2007-12-25 | 2012-09-12 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 高周波スイッチ回路 |
| JP2010081383A (ja) * | 2008-09-26 | 2010-04-08 | Panasonic Corp | 高周波回路、高周波電力増幅装置、及び半導体装置 |
| US7893791B2 (en) * | 2008-10-22 | 2011-02-22 | The Boeing Company | Gallium nitride switch methodology |
| RU2479079C1 (ru) * | 2011-09-20 | 2013-04-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | Двухканальный переключатель свч |
| KR101452063B1 (ko) * | 2012-12-10 | 2014-10-16 | 삼성전기주식회사 | 프론트 엔드 모듈 |
| US9831869B2 (en) * | 2015-01-30 | 2017-11-28 | Peregrine Semiconductor Corporation | Radio frequency switching circuit with distributed switches |
| US10148265B2 (en) | 2015-01-30 | 2018-12-04 | Psemi Corporation | Radio frequency switching circuit with distributed switches |
| US9685946B2 (en) * | 2015-01-30 | 2017-06-20 | Peregrine Semiconductor Corporation | Radio frequency switching circuit with distributed switches |
| JP6373543B2 (ja) * | 2016-06-28 | 2018-08-15 | 三菱電機株式会社 | 高周波スイッチ |
| CN110138371A (zh) * | 2019-05-15 | 2019-08-16 | 中国电子科技集团公司第十三研究所 | 一种开关电路及开关芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264014A (ja) * | 1988-04-14 | 1989-10-20 | Nec Corp | ダイオードスイッチ回路 |
| US4939485A (en) * | 1988-12-09 | 1990-07-03 | Varian Associates, Inc. | Microwave field effect switch |
| US5061911A (en) * | 1990-04-03 | 1991-10-29 | Motorola, Inc. | Single fault/tolerant MMIC switches |
-
1990
- 1990-05-31 JP JP2142367A patent/JPH0435501A/ja active Pending
-
1991
- 1991-05-30 US US07/707,826 patent/US5159297A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08335865A (ja) * | 1995-06-08 | 1996-12-17 | Nec Corp | 高周波スイッチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5159297A (en) | 1992-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0435501A (ja) | スイッチ回路 | |
| KR860001485B1 (ko) | 애널로그스위치회로 | |
| JP2964975B2 (ja) | 高周波スイッチ回路 | |
| US5061911A (en) | Single fault/tolerant MMIC switches | |
| US6903596B2 (en) | Method and system for impedance matched switching | |
| KR960002472B1 (ko) | 센터 모드 콘트롤 회로 | |
| JPH07321587A (ja) | 減衰装置 | |
| JPS5980010A (ja) | プログラマブルアツテネ−タ | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| JP3090105B2 (ja) | ステップアテネータ | |
| US11705889B2 (en) | Compact digital attenuator | |
| JP3191891B2 (ja) | ９０°移相器 | |
| JPH0685641A (ja) | マイクロ波スイッチ | |
| JPH1155059A (ja) | 可変減衰器 | |
| JP2962771B2 (ja) | 移相器 | |
| JPH0119761B2 (ja) | ||
| US3626208A (en) | Double-pole double-throw diode switch | |
| US5428320A (en) | Biphase modulator and method without matching elements | |
| US3789309A (en) | Digital coefficient attenuator | |
| US4853658A (en) | Microwave phase shifters | |
| JPH10173464A (ja) | ステップアッテネータ | |
| US5406146A (en) | Circuit and method for generating a buffered output having low distortion | |
| JPH0278317A (ja) | 信号切替回路 | |
| JP2825026B2 (ja) | 二信号切換回路 |