JP3936949B2 - 高周波スイッチ回路装置 - Google Patents

Description

本発明は、無線通信装置や画像伝送装置等に用いられる高周波スイッチ装置に係り、特に、１つの入力端子と複数の出力端子、あるいは１つの出力端子と複数の入力端子とを備えた高周波スイッチ装置に関する。

無線通信装置や画像伝送装置等に用いられる高周波回路装置の中でも、アンテナ切換スイッチや信号の変調回路などは、機能が異なるため、共用することが極めて難しく、搭載する半導体チップ数の低減や簡素化の観点から機能の共用化が重要な課題と成っている。

従来の無線通信装置や画像伝送装置等に用いられる高周波回路装置の中でも、半導体アンテナ切換スイッチの一例として、伝送線路による分布定数素子や容量，ダイオードを半導体基板の同一面上に形成し、１つの入力端子と２つの出力端子を備えた半導体スイッチ回路の構造としているものが知られている（例えば、非特許文献１参照）。

これは、２つの出力端子から夫々伝送線路による分布定数素子やダイオード，容量を経由して接続された中央の点から伝送線路による分布定数素子で入力端子に接続されている。

かかる構成は、伝送線路による分布定数素子が入出力端子に接続されるシステムインピーダンスに等しくなるように、線路幅が設計されている。１つの入力端子に高周波信号源を、また、２つの出力端子に夫々抵抗負荷を接続すれば、ダイオードのオン，オフにより、入力端子からの入力高周波信号が２つの出力端子に切り換え出力される。しかし、出力端子の一方に高周波信号源を接続し、他方の出力端子に抵抗負荷を接続して入力される高周波信号をオン，オフするには、入力端子と入力端子までの伝送線路による分布定数素子とにより、高周波信号の一部が反射して高周波信号の損失が増加する。
１９９８年IEEE GaAs IC Symposium「77GHz High Isolation Coplanar Transmit-Receive Switch Using InGaAs/InP PIN Diodes」

上記非特許文献に記載の技術では、１つの入力端子と２つの出力端子を備えた半導体スイッチ回路を、一方の出力端子に高周波信号源を接続し、他方の出力端子に抵抗負荷を接続して高周波信号をオン，オフする回路として用いるには、入力端子と入力端子までの伝送線路による分布定数素子とが不要となる。しかし、１つの入力端子と２つの出力端子を備えた半導体スイッチ回路として、入力端子と入力端子までの伝送線路による分布定数素子は必須であり、入力端子と入力端子までの伝送線路による分布定数素子を小型化して伝送線路による分布定数素子の高周波信号の損失を低減するには、限界がある。

図１３は伝送線路による分布定数素子と抵抗，容量の集中定数素子と半導体とを有し、少なくとも１つの入力端子と２つ以上の出力端子を備えた半導体スイッチ回路装置の一般的な回路構成を示す等価回路図である。

同図において、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子２と約λ／４の偶数倍の伝送線路による分布定数素子４と一方の出力端子６とが順に接続され、分布定数素子２，４にオン，オフ動作する半導体３が、分布定数素子４と一方の出力端子６とにオン，オフ動作する半導体５が夫々接続されている。半導体３，５を制御するための抵抗７，８は制御端子９に接続され、また、チップ容量１０で接地されている。また、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子１１と約λ／４の偶数倍の伝送線路による分布定数素子１３と他方の出力端子１５とが順に接続され、分布定数素子１１，１３にオン，オフ動作する半導体１２が、分布定数素子１３と他方の出力端子１５とにオン，オフ動作する半導体１４が夫々接続されている。半導体１２、１４を制御するための抵抗１６，１７は制御端子１８に接続され、また、チップ容量１９で接地されている。

図１４は図１３に示す回路を半導体基板上に形成した半導体スイッチ回路装置の一例を示す図である。

同図において、半導体基板２０の比誘電率を１３.５、厚みを０.０８ｍｍとし、分布定数素子２，４，１１，１３の伝送線路幅を０.０５４ｍｍ、抵抗７，８，１６，１７を１００Ω、チップ容量１０，１９を１００ｐＦ、入力端子１及び出力端子６，１５の寸法を０.１×０.１２ｍｍとしている。

図１５は図１４に示す構造の半導体スイッチ回路装置での周波数５０〜７０ＧＨｚの高周波信号を伝送したときの伝送損失の計算値を示すグラフ図である。

同図において、曲線１は、半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオフ抵抗を２ｋΩしたときの入力端子１から出力端子１５への高周波信号の伝送損失を、曲線２は同じ条件での入力端子１での高周波信号の反射損失を、曲線３は入力端子１から出力端子６への高周波信号の伝送損失を夫々示す。また、曲線４は、半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオフ抵抗を２ｋΩとし、入力端子１及び出力端子６，１５の寸法を０.０７４×０.０２ｍｍと極めて小さくしたときの、入力端子１から出力端子１５への高周波信号の伝送損失を、曲線５は同じ条件での入力端子１での高周波信号の反射損失を、曲線６は入力端子１から出力端子６への高周波信号の伝送損失を夫々示す。

図１５から明らかなように、高周波信号を切り換える高周波スイッチ回路として用いる場合には、入力端子１及び出力端子６，１５の寸法が極めて小さくなれば、曲線５に示すように、入力端子１での高周波信号の反射損失は減少するが、曲線１，４と曲線３，６とに示すように、高周波信号の伝送損失には影響が少なく、外部と接続するためには、削除することはできない。

図１６は図１４に示す構造の半導体スイッチ回路装置での入力端子１を開放して一方の出力端子６から他方の出力端子１５へ周波数５０〜７０ＧＨｚの高周波信号を伝送したときの伝送損失の計算値を示すグラフ図である。

同図において、曲線１は、半導体３，５のオフ抵抗を２ｋΩとし、半導体１２，１４のオフ抵抗を２ｋΩとしたときの、出力端子６から出力端子１５への高周波信号の伝送損失を、曲線２は同じ条件での出力端子６での高周波信号の反射損失を示し、曲線３は、半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオン抵抗を２Ωとしたときの、出力端子６から出力端子１５への高周波信号の伝送損失を示す。曲線４は、半導体３，５のオフ抵抗を２ｋΩとし、半導体１２，１４のオフ抵抗を２ｋΩとし、入力端子１及び出力端子６，１５の寸法を０.０７４×０.０２ｍｍと極めて小さくしたときの、入力端子１を開放して出力端子６から出力端子１５への高周波信号の伝送損失を、曲線５は同じ条件での出力端子６での高周波信号の反射損失を、曲線６は半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオン抵抗を２Ωとしたときの出力端子６から出力端子１５への高周波信号の伝送損失を夫々示す図である。

図１６から明らかなように、従来の高周波信号を切り換える高周波スイッチ回路を高周波信号のオン，オフ回路として用いると、曲線２に示すように、出力端子６での周波数５７〜６５ＧＨｚにおける高周波信号の反射損失が入力端子１での反射により７ｄＢ以下に劣化する。しかし、入力端子１及び出力端子６，１５の寸法が極めて小さくなれば、出力端子６から出力端子１５への高周波信号の伝送損失への影響は減少し（曲線４，６）、曲線５に示すように、出力端子６での高周波信号の反射損失は２０ｄＢ以上に改善され、図４に示すように、出力端子６から出力端子１５の高周波信号の伝送損失は約２.１ｄＢ以下になる。しかし、高周波信号の反射損失や伝送損失は低減するが、入力端子１を用いる機能と共用させるためには、入力端子１は、外部と接続するので、削除することはできず、入力端子１が存在することにより、出力端子６から出力端子１５への高周波信号の伝送損失は増加してしまう。このため、アンテナ切換スイッチや信号の変調回路などは、機能が異なるため、このように共用することが極めて難しい。

本発明の目的は、かかる問題を解消し、入力端子を有しながら、一方の出力端子から他方の出力端子への高周波信号の伝送における伝送損失を低減することができるようにした高周波スイッチ回路装置を提供することにある。

上記目的を達成するために、本発明は、１つの入力端子と、２以上の出力端子と、該入力端子と該出力端子夫々との間に設けられた伝送線路による分布定数素子と、該分布定数素子を介して接続された該入力端子と該出力端子との間をオン，オフする抵抗，容量の集中定数素子と半導体とを備えた高周波スイッチ回路装置であって、半導体によるオン，オフにより、入力端子から高周波信号を入力して出力端子のいずれかから出力する第１の回路構成と、出力端子のいずれかから高周波信号を入力して出力端子のいずれかから出力する第２の回路構成とを選択的に形成でき、入力端子に先端を開放もしくは短絡した伝送線路による分布定数素子を接続し、入力端子と分布定数素子としての先端が開放した伝送線路との合計の長さを約λ／２の整数倍、もしくは入力端子と分布定数素子としての先端が短絡した伝送線路との合計の長さを約λ／４＋λ／２の整数倍とし、第２の回路構成での高周波信号の伝送損失への入力端子からの反射による影響を低減するものである。

また、入力端子に接続した先端を開放もしくは短絡した伝送線路による分布定数素子を、誘電体基板上もしくは半導体基板上に形成したものである。

上記目的を達成するために、本発明は、１つの出力端子と、２以上の入力端子と、該出力端子と該入力端子夫々との間に設けられた伝送線路による分布定数素子と、該分布定数素子を介して接続された該出力端子と該入力端子との間をオン，オフする抵抗，容量の集中定数素子と半導体とを備えた高周波スイッチ回路装置であって、半導体によるオン，オフにより、入力端子のいずれかから高周波信号を入力して出力端子から出力する第１の回路構成と、入力端子のいずれかから高周波信号を入力して他の入力端子のいずれかから出力する第２の回路構成とを選択的に形成でき、出力端子に先端を開放もしくは短絡した伝送線路による分布定数素子を接続し、出力端子と分布定数素子としての先端が開放した伝送線路との合計の長さを約λ／２の整数倍、もしくは出力端子と分布定数素子としての先端が短絡した伝送線路との合計の長さを約λ／４＋λ／２の整数倍とし、第２の回路構成での高周波信号の伝送損失への出力端子からの反射による影響を低減するものである。

また、本発明は、出力端子に接続した前記先端を開放もしくは短絡した伝送線路による分布定数素子を、誘電体基板上もしくは半導体基板上に形成したものである。

本発明によれば、少なくとも１つの入力端子と２つ以上の出力端子を備えた半導体スイッチ回路装置において、先端を開放した伝送線路による分布定数素子を入力端子に接続し、入力端子とこの分布定数素子による伝送線路との合計の長さを約λ／２の整数倍とする、あるいは、先端を短絡した伝送線路による分布定数素子を入力端子に接続し、入力端子とこの分布定数素子による伝送線路との合計の長さを約λ／４＋λ／２の整数倍とすることにより、出力端子間をオン，オフする機能として、高周波信号の伝送損失の少ない半導体スイッチ回路を提供することができる。

また、本発明によれば、少なくとも１つの出力端子と２つ以上の入力端子を備えた半導体スイッチ回路装置において、先端を開放した伝送線路による分布定数素子を出力端子に接続し、出力端子とこの分布定数素子による伝送線路との合計の長さを約λ／２の整数倍とする、あるいは、先端を短絡した伝送線路による分布定数素子を出力端子に接続し、出力端子と分布定数素子による伝送線路との合計の長さを約λ／４＋λ／２の整数倍とすることにより、入力端子間をオン，オフする機能として、高周波信号の伝送損失の少ない半導体スイッチ回路を提供することができる。

さらに、本発明によれば、先端を開放した伝送線路による分布定数素子や先端を短絡した伝送線路による分布定数素子を形成する誘電体基板の材料として、セラミック等より比誘電率の高い誘電体材料を用い、小型化することも容易である。

以下、本発明の実施形態を図面を用いて説明する。

図１は本発明による高周波スイッチ回路装置の第１の実施形態の回路構成を示す等価回路図であって、２１は分布定数素子であり、図１３に対応する部分には同一符号をつけている。

同図において、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子２と約λ／４の偶数倍の伝送線路による分布定数素子４と一方の出力端子６とが順次直列に接続され、分布定数素子２，４にオン，オフ動作する半導体３が、分布定数素子４と出力端子６とにオン，オフ動作する半導体５が夫々接続されている。これら半導体３，５を制御するための抵抗７，８が制御端子９に接続されているとともに、チップ容量１０で接地されている。また、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子１１と約λ／４の偶数倍の伝送線路による分布定数素子１３と他方の出力端子１５とが順次直列に接続され、伝送線路による分布定数素子１１にオン，オフ動作する半導体１２が、分布定数素子１３と出力端子１５とにオン，オフ動作する半導体１４が夫々接続されている。これら半導体１２，１４を制御するための抵抗１６，１７が制御端子１８に接続されているとともに、チップ容量１９で接地されている。さらに、入力端子１に先端を開放した伝送線路による分布定数素子２１が接続されており、これら入力端子１と分布定数素子２１による伝送線路との合計の長さが約λ／２の整数倍となるようにしている。

かかる回路構成において、半導体３，５，１２，１４をオン，オフ動作することにより、出力端子６，１５のいずれか一方を切り換え選択し、入力端子１から入力された高周波信号を選択した出力端子６または１５から出力させることができるとともに、出力端子６，１５のいずれか一方を入力端子とし、他方を出力端子として、かかる入力端子から入力した高周波信号をかかる出力端子から出力させるようにすることもできる。さらには、出力端子６，１５を入力端子として用い、入力端子１を出力端子として用いるようにすることもできる。この場合には、入力端子が２個あり、半導体３，５，１２，１４のオン，オフ動作動作によっていずれか一方の入力端子を選択することができる。このことは、後述する他の実施形態についても同様である。

そして、かかる回路構成によると、出力端子６，１５のいずれか一方を入力端子とし、他方を出力端子として、かかる入力端子から入力した高周波信号をかかる出力端子から出力させるようにする場合、入力端子１と分布定数素子２１による伝送線路との合計の長さを約λ／２の整数倍としていることにより、かかる入力端子１と分布定数素子２１とによるインピーダンスが無限大となり、高周波信号の入力端子１からの反射の伝送損失への影響がなくなる。

図２は図１に示す回路が基板上に形成されてなる本発明による高周波スイッチ回路装置の第１の実施形態を示す構成図であって、２２は基板であり、図１に対応する部分には同一符号をつけて重複する説明を省略する。

同図において、この具体例は、線路幅が０.０９４ｍｍ、長さが０.７４ｍｍの先端を開放した伝送線路による分布定数素子２１を比誘電率が１０.５、厚みが０.１ｍｍのセラミックの基板２２上に形成し、図１での他の回路部分を半導体基板２０に形成したものである。半導体基板２０の比誘電率を１３.５、厚みを０.０８ｍｍとし、分布定数素子２，４，１１，１３の伝送線路幅を０.０５４ｍｍとし、抵抗７，８，１６，１７を１００Ωとし、チップ容量１０，１９を１００ｐＦとし、入力端子１及び出力端子６，１５の寸法を夫々０.１×０.１２ｍｍとした。

図３は図２で説明した構造の第１の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。

同図において、曲線１は、条件として、入力端子１に分布定数素子２１を接続し、半導体３，５のオフ抵抗を２ｋΩとし、半導体１２，１４のオフ抵抗を２ｋΩとしたときの、出力端子６から出力端子１５への高周波信号の伝送損失を示すグラフ図であり、曲線２は同じ条件としたときの出力端子６での高周波信号の反射損失を示すグラフ図である。曲線３は、半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオン抵抗を２Ωとしたときの、出力端子６から出力端子１５への高周波信号の伝送損失を示す図である。

図３から明らかなように、入力端子１に上記の分布定数素子２１を接続することにより、出力端子６での周波数５７〜６５ＧＨｚの高周波信号の反射損失（曲線２）が１２ｄＢ以上となり、出力端子６から出力端子１５への（即ち、出力端子を入力端子として用いる）高周波信号の伝送損失の入力端子１による影響は減少し、曲線１に示すように、半導体３，５のオフ抵抗が２ｋΩであるときの入力端子１から出力端子６への高周波信号の伝送損失と半導体１２，１４のオフ抵抗が２ｋΩであるときの入力端子１から出力端子１５への高周波信号の伝送損失の合計は約２.２ｄＢ以下になる。

図４は本発明による高周波スイッチ回路装置の第２の実施形態の回路構成を示す等価回路図であって、２３は分布定数素子であり、前出図面に対応する部分には同一符号をつけている。

同図において、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子２と約λ／４の偶数倍の伝送線路による分布定数素子４と一方の出力端子６とが順次直列に接続され、分布定数素子２，４にオン，オフ動作する半導体３が、分布定数素子４と出力端子６とにオン，オフ動作する半導体５が夫々接続されている。半導体３，５を制御するための抵抗７，８は制御端子９に接続されているとともに、チップ容量１０で接地されている。また、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子１１と約λ／４の偶数倍の伝送線路による分布定数素子１３と他方の出力端子１５とが順次直列に接続され、分布定数素子１１，１３にオン，オフ動作する半導体１２が、分布定数素子１３と出力端子１５とにオン，オフ動作する半導体１４が夫々接続されている。半導体１２，１４を制御するための抵抗１６，１７は制御端子１８に接続されているとともに、チップ容量１９で接地されている。さらに、入力端子１に先端を短絡した伝送線路による分布定数素子２３が接続され、入力端子１とこの分布定数素子２３による伝送線路との合計の長さが約λ／４＋λ／２の整数倍となるようにしている。

そして、かかる回路構成によると、出力端子６，１５のいずれか一方を入力端子とし、他方を出力端子として、かかる入力端子から入力した高周波信号をかかる出力端子から出力させるようにする場合、入力端子１と分布定数素子２３による伝送線路との合計の長さを約λ／４＋λ／２の整数倍としていることにより、かかる入力端子１と分布定数素子２３とによるインピーダンスが無限大となり、高周波信号の入力端子１からの反射の伝送損失への影響がなくなる。

図５は図４に示す回路を基板上に形成されてなる本発明による高周波スイッチ回路装置の第２の実施形態を示す構成図であって、２４は基板であり、図４に対応する部分には同一符号をつけて重複する説明を省略する。

同図において、線路幅が０.０９６ｍｍ、長さが１.２２ｍｍの先端を短絡した伝送線路による上記の分布定数素子２３を比誘電率が１０.５、厚みが０.１ｍｍのセラミック基板２４上に形成し、図４におけるその他の回路部分を半導体基板２０に形成した。半導体基板２０の比誘電率を１３.５、厚みを０.０８ｍｍとし、分布定数素子２，４，１１，１３の伝送線路幅を０.０５４ｍｍとし、抵抗７，８，１６，１７を１００Ωとし、チップ容量１０，１９を１００ｐＦとし、入力端子１、出力端子６，１５の寸法を夫々０.１×０.１２ｍｍとした。

図６は図５で説明した構造の第２の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。

同図において、曲線１は、条件として、入力端子１に分布定数素子２３を接続し、半導体３，５のオフ抵抗を２ｋΩとし、半導体１２，１４のオフ抵抗を２ｋΩとしたときの、出力端子６から出力端子１５への高周波信号の伝送損失を示すグラフ図であり、曲線２は同じ条件としたときの出力端子６での高周波信号の反射損失を示すグラフ図である。曲線３は、半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオン抵抗を２Ωときの、出力端子６から出力端子１５への高周波信号の伝送損失を示すグラフ図である。

図６から明らかなように、入力端子１に上記の分布定数素子２３を接続することにより、出力端子６での周波数５７〜６５ＧＨｚの高周波信号の反射損失（曲線２）が１５ｄＢ以上となり、入力端子として用いる出力端子６から出力端子１５の高周波信号の伝送損失への入力端子１による影響は減少し、曲線１に示すように、半導体３，５のオフ抵抗が２ｋΩであるときの入力端子１から出力端子６への高周波信号の伝送損失と半導体１２，１４のオフ抵抗が２ｋΩであるときの入力端子１から出力端子１５への高周波信号の伝送損失の合計は約２.３ｄＢ以下になる。

図１，図２で示す第１の実施形態では、先端を開放した伝送線路による分布定数素子２１を比誘電率１０.５のセラミック基板２２に形成し、図４，図５に示す第２の実施形態では、同様に先端を短絡した伝送線路による分布定数素子２３を、同様に比誘電率１０.５のセラミック基板２４に形成しているが、入力端子１との合計の長さが約λ／２の整数倍となる先端を開放した伝送線路による分布定数素子、あるいは、入力端子１との合計の長さが約λ／４＋λ／２の整数倍となる先端を短絡した伝送線路による分布定数素子であれば、かかる分布定数素子が形成される基板としては、誘電体基板としての材料を特に限定するものではない。さらに、半導体３，５，１２，１４のオン，オフにより、入力端子１からの高周波信号を出力端子６，１５へ切り換える高周波スイッチ回路として用いる場合には、セラミック基板２２に形成した先端を開放した伝送線路による分布定数素子２１、及びセラミック基板２４に形成した先端を短絡した伝送線路による分布定数素子２３は不要である。

図７は本発明による高周波スイッチ回路装置の第３の実施形態の回路構成を示す等価回路図であって、２５は分布定数素子であり、前出図面に対応する部分には同一符号をつけている。

同図において、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子２と約λ／４の偶数倍の伝送線路による分布定数素子４と一方の出力端子６とが順次直列に接続されており、分布定数素子２，４にオン，オフ動作する半導体３が、分布定数素子４と出力端子６とにオン，オフ動作する半導体５が夫々接続されている。半導体３，５を制御するための抵抗７，８が制御端子９に接続されているとともに、チップ容量１０で接地されている。また、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子１１と約λ／４の偶数倍の伝送線路による分布定数素子１３と他方の出力端子１５とが順次直列に接続されており、分布定数素子１１，１３にオン，オフ動作する半導体１２が、分布定数素子１３と出力端子１５とにオン，オフ動作する半導体１４が夫々接続されている。半導体１２，１４を制御するための抵抗１６，１７が制御端子１８に接続されているとともに、チップ容量１９で接地されている。さらに、入力端子１に先端を開放した伝送線路による分布定数素子２５が接続され、入力端子１とこの分布定数素子２５による伝送線路との合計の長さが約λ／２の整数倍となるようにしている。

そして、かかる回路構成によると、出力端子６，１５のいずれか一方を入力端子とし、他方を出力端子として、かかる入力端子から入力した高周波信号をかかる出力端子から出力させるようにする場合、入力端子１と分布定数素子２５による伝送線路との合計の長さを約λ／２の整数倍としていることにより、かかる入力端子１と分布定数素子２５とによるインピーダンスが無限大となり、高周波信号の入力端子１からの反射の伝送損失への影響がなくなる。

図８は図７に示す回路を基板上に形成されてなる本発明による高周波スイッチ回路装置の第３の実施形態を示す構成図であって、前出図面に対応する部分には同一符号をつけて重複する説明を省略する。

同図において、線路幅が０.０５４ｍｍ、長さが０.６４ｍｍの先端を開放した伝送線路による分布定数素子２５を半導体基板２０に形成し、入力端子１とワイヤボンディングで接続した。図７における他の回路部分も半導体基板２０上に形成されている。半導体基板２０の比誘電率を１３.５、厚みを０.０８ｍｍとし、分布定数素子２，４，１１，１３の伝送線路幅を０.０５４ｍｍとし、抵抗７，８，１６，１７を１００Ωとし、チップ容量１０，１９を１００ｐＦとし、入力端子１及び出力端子６，１５の寸法を夫々０.１×０.１２ｍｍとした。

図９は図８で説明した構造の第３の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。

同図において、曲線１は、条件として、入力端子１に分布定数素子２５を接続し、半導体３，５のオフ抵抗を２ｋΩとし、半導体１２，１４のオフ抵抗を２ｋΩとしたときの、入力端子として用いる出力端子６から出力端子１５への高周波信号の伝送損失を示すグラフ図であり、曲線２は同じ条件としたときの出力端子６での高周波信号の反射損失を示すグラフ図である。曲線３は、半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオン抵抗を２Ωとしたときの、出力端子６から出力端子１５への高周波信号の伝送損失を示すグラフ図である。

図９から明らかなように、入力端子１に分布定数素子２５を接続することにより、出力端子６での周波数５７〜６５ＧＨｚの高周波信号の反射損失（曲線２）が１５ｄＢ以上となり、出力端子６から出力端子１５への高周波信号の伝送損失の入力端子１の入力端子１による影響が減少し、曲線１に示すように、半導体３，５のオフ抵抗を２ｋΩとしたときの入力端子１から出力端子６への高周波信号の伝送損失と半導体１２，１４のオフ抵抗を２ｋΩとしたときの入力端子１から出力端子１５への高周波信号の伝送損失の合計は約２.３ｄＢ以下になる。

図１０は本発明による高周波スイッチ回路装置の第４の実施形態の回路構成を示す等価回路図であって、２６は分布定数素子であり、前出図面に対応する部分には同一符号をつけている。

同図において、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子２と約λ／４の偶数倍の伝送線路による分布定数素子４と一方の出力端子６とが順次直列に接続され、分布定数素子２，４にオン，オフ動作する半導体３が、分布定数素子４と出力端子６とにオン，オフ動作する半導体５が夫々接続されている。半導体３，５を制御するための抵抗７，８が制御端子９に接続されているとともに、チップ容量１０で接地されている。また、入力端子１と約λ／４の奇数倍の伝送線路による分布定数素子１１と約λ／４の偶数倍の伝送線路による分布定数素子１３と他方の出力端子１５とが順次直列に接続され、分布定数素子１１，１３にオン，オフ動作する半導体１２が、分布定数素子１３と出力端子１５とにオン，オフ動作する半導体１４が夫々接続されている。半導体１２，１４を制御するための抵抗１６，１７が制御端子１８に接続されているとともに、チップ容量１９で接地されている。さらに、入力端子１に先端を短絡した伝送線路による分布定数素子２６が接続され、入力端子１とこの分布定数素子２６による伝送線路との合計の長さが約λ／４＋λ／２の整数倍となるようにしている。

そして、かかる回路構成によると、出力端子６，１５のいずれか一方を入力端子とし、他方を出力端子として、かかる入力端子から入力した高周波信号をかかる出力端子から出力させるようにする場合、入力端子１と分布定数素子２６による伝送線路との合計の長さを約λ／４＋λ／２の整数倍としていることにより、かかる入力端子１と分布定数素子２６とによるインピーダンスが無限大となり、高周波信号の入力端子１からの反射の伝送損失への影響がなくなる。

図１１は図１０に示す回路を基板上に形成されてなる本発明による高周波スイッチ回路装置の第４の実施形態を示す構成図であって、前出図面に対応する部分には同一符号をつけて重複する説明を省略する。

同図において、即ち、線路幅が０.０５４ｍｍ、長さが１.０８ｍｍの先端を短絡した伝送線路による分布定数素子２６を半導体基板２０に形成し、入力端子１とワイヤボンディングで接続した。図１０における他の回路部分も半導体基板２０上に形成されている。半導体基板２０の比誘電率を１３.５、厚みを０.０８ｍｍとし、分布定数素子２，４，１１，１３の伝送線路幅を０.０５４ｍｍとし、抵抗７，８，１６，１７を１００Ωとし、チップ容量１０，１９を１００ｐＦとし、入力端子１及び出力端子６，１５の寸法を０.１×０.１２ｍｍとした。

図１２は図１１で説明した構造の第４の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。

同図において、曲線１は、条件として、入力端子１に分布定数素子２６を接続し、半導体３，５のオフ抵抗を２ｋΩとし、半導体１２，１４のオフ抵抗を２ｋΩとしたときの、入力端子として用いる出力端子６から出力端子１５への高周波信号の伝送損失を示すグラフ図であり、曲線２は同じ条件としたときの出力端子６での高周波信号の反射損失を示すグラフ図である。曲線３は、半導体３，５のオン抵抗を２Ωとし、半導体１２，１４のオン抵抗を２Ωとしたときの出力端子６から出力端子１５への高周波信号の伝送損失を示すグラフ図である。

図１２から明らかなように、入力端子１に分布定数素子２６を接続することにより、出力端子６での周波数５７〜６５ＧＨｚにおける高周波信号の反射損失（曲線２）が１５ｄＢ以上となり、出力端子６から出力端子１５への高周波信号の伝送損失の入力端子１による影響は減少し、曲線１に示すように、半導体３，５のオフ抵抗を２ｋΩしたときの入力端子１から出力端子６への高周波信号の伝送損失と半導体１２，１４のオフ抵抗を２ｋΩとしたときの入力端子１から出力端子１５への高周波信号の伝送損失の合計は約２.４ｄＢ以下になる。

図７，図８で示す第３の実施形態では、先端を開放した伝送線路による分布定数素子２５を半導体基板２０に形成し、また、図１０，図１１で示す第４の実施形態では、同様に先端を短絡した伝送線路による分布定数素子２６を半導体基板２０に形成し、これら分布定数素子２５や分布定数素子２６を入力端子１にボンディングワイヤなどで接続しているが、半導体３，５，１２，１４のオン，オフにより、入力端子１からの高周波信号を出力端子６，１５の一方から他方へ切り換える高周波スイッチ回路として用いる場合には、同一半導体基板２０に形成した先端を開放した伝送線路による分布定数素子２５や先端を短絡した伝送線路による分布定数素子２６はボンディングワイヤなどでの接続はしない。

なお、以上の実施形態では、出力端子を２個としたが、３個以上設けるようにしても同様である。この場合でも、上記実施形態と同様、夫々の出力端子毎に、入力端子１との間に２つの所定の長さの伝送線路による分布定数素子が直列に設けられ、かつこれら２つの分布定数回路に接続されるオン，オフ動作する半導体や出力端子とこの出力端子側の分布定数素子とに接続されるオン，オフ動作する半導体などが設けられる。

本発明による高周波スイッチ回路装置の第１の実施形態の回路構成を示す回路図である。 図１に示す回路が基板上に形成されてなる本発明による高周波スイッチ回路装置の第１の実施形態を示す構成図である。 図２に示す第１の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。 本発明による高周波スイッチ回路装置の第２の実施形態の回路構成を示す回路図である。 図４に示す回路が基板上に形成されてなる本発明による高周波スイッチ回路装置の第２の実施形態を示す構成図である。 図５に示す第２の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。 本発明による高周波スイッチ回路装置の第３の実施形態の回路構成を示す回路図である。 図７に示す回路が基板上に形成されてなる本発明による高周波スイッチ回路装置の第３の実施形態を示す構成図である。 図８に示す第３の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。 本発明による高周波スイッチ回路装置の第４の実施形態の回路構成を示す回路図である。 図１０に示す回路が基板上に形成されてなる本発明による高周波スイッチ回路装置の第４の実施形態を示す構成図である。 図１１に示す第４の実施形態での周波数５０〜７０ＧＨｚの高周波信号の伝送損失の計算値を示す図である。 従来の高周波スイッチ回路装置の一例の回路構成を示す等価回路図である。 図１３に示す図１０に示す回路が基板上に形成されてなる高周波スイッチ回路装置を示す構造図である。 図１４に示す高周波スイッチ回路装置の高周波特性の計算値を示す図である。 図１４に示す高周波スイッチ回路装置をオン，オフ回路として動作させたときの高周波特性の計算値を示す図である。

符号の説明

１ 入力端子
２ 約λ／４の奇数倍の伝送線路による分布定数素子
３ オン，オフ動作する半導体
４ 約λ／４の偶数倍の伝送線路による分布定数素子
５ オン，オフ動作する半導体
６ 出力端子
７ 制御抵抗
８ 制御抵抗
９ 制御端子
１０ チップ容量
１１ 約λ／４の奇数倍の伝送線路による分布定数素子
１２ オン，オフ動作する半導体
１３ 約λ／４の偶数倍の伝送線路による分布定数素子
１４ オン，オフ動作する半導体
１５ 出力端子
１６ 制御抵抗
１７ 制御抵抗
１８ 制御端子
１９ チップ容量
２０ 半導体基板
２１ 先端を開放した伝送線路による分布定数素子
２２ セラミックス基板
２３ 先端を短絡した伝送線路による分布定数素子
２４ セラミックス基板
２５ 先端を開放した伝送線路による分布定数素子
２６ 先端を短絡した伝送線路による分布定数素子

Claims (4)

1. １つの入力端子と、２以上の出力端子と、該入力端子と該出力端子夫々との間に設けられた伝送線路による分布定数素子と、該分布定数素子を介して接続された該入力端子と該出力端子との間をオン，オフする抵抗，容量の集中定数素子と半導体とを備えた高周波スイッチ回路装置において、
   該半導体によるオン，オフにより、該入力端子から高周波信号を入力して該出力端子のいずれかから出力する第１の回路構成と、該出力端子のいずれかから高周波信号を入力して他の該出力端子のいずれかから出力する第２の回路構成とを選択的に形成でき、
   該入力端子に先端を開放もしくは短絡した伝送線路による分布定数素子を接続し、
   該入力端子とこれに接続した該分布定数素子としての先端を開放した伝送線路との合計の長さを約λ／２の整数倍とし、もしくは該入力端子とこれに接続した該分布定数素子としての先端を短絡した伝送線路との合計の長さを約λ／４＋λ／２の整数倍とし、該第２の回路構成での該高周波信号の伝送損失への該入力端子からの反射による影響を低減することを特徴とする高周波スイッチ回路装置。
2. 請求項１に記載の高周波スイッチ回路装置において、
   前記入力端子に接続した前記先端を開放もしくは短絡した伝送線路による分布定数素子を、誘電体基板上もしくは半導体基板上に形成したことを特徴とする高周波スイッチ回路装置。
3. １つの出力端子と、２以上の入力端子と、該出力端子と該入力端子夫々との間に設けられた伝送線路による分布定数素子と、該分布定数素子を介して接続された該出力端子と該入力端子との間をオン，オフする抵抗，容量の集中定数素子と半導体とを備えた高周波スイッチ回路装置において、
   該半導体によるオン，オフにより、該入力端子のいずれかから高周波信号を入力して該出力端子から出力する第１の回路構成と、該入力端子のいずれかから高周波信号を入力して他の該入力端子のいずれかから出力する第２の回路構成とを選択的に形成でき、
   該出力端子に先端を開放もしくは短絡した伝送線路による分布定数素子を接続し、
   該出力端子とこれに接続された該分布定数素子としての先端が開放した伝送線路との合計の長さを約λ／２の整数倍、もしくは該出力端子とこれに接続された該分布定数素子としての先端が短絡した伝送線路との合計の長さを約λ／４＋λ／２の整数倍とし、該第２の回路構成での該高周波信号の伝送損失への該出力端子からの反射による影響を低減することを特徴とする高周波スイッチ回路装置。
4. 請求項４に記載の高周波スイッチ回路装置において、
   前記出力端子に接続した前記先端を開放もしくは短絡した伝送線路による分布定数素子を、誘電体基板上もしくは半導体基板上に形成したことを特徴とする高周波スイッチ回路装置。

Images